Thiết kế mạch điện tự đông báo giờ cho 5 tiết học với yêu cầu: mỗi tiết học trong 45 phút, giờ giải lao giữa các tiết là 5 phút , giờ giải lao giữa tiết 3 và 4 là 15 phút

Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

1
Lớp: ĐK KTĐ2





----------

................................................................................................
.............................................................................................................
.............................................................................................................
.............................................................................................................
.............................................................................................................
.............................................................................................................
.............................................................................................................
.............................................................................................................
.............................................................................................................
.............................................................................................................
.............................................................................................................

Nam Định, Ngy......tháng.....năm 2009




Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng

SVTH:
Phạm Đông Dơng

2
Lớp: ĐK KTĐ2


MụC LụC
Lời nói đầu....................................................................................................3
Chơng i: Cơ sở lý thuyết....................................................................4
I.1 Khối nguồn.............................................................................................4
I.2 Khối tạo xung CK (xung nhịp)...............................................................6
I.3 Khối đếm xung ......................................................................................8
I.4 Khối giải mã dùng IC 74247 .................................................................. 9
I.5 Cổng giao tiếp ......................................................................................10
I.6 Khối hiển thị (Led 7 thanh)..................................................................13
I.7. Một số cổng logic ...............................................................................16
I.7.1. Cổng Đảo (Inverter gate) ............................................................ 16
I.7.2. Cổng hoặc (OR gate). ................................................................. 17
I.7..3. Cổng V (AND gate): ................................................................18
I.7..4. Cổng V Đảo(NAND gate): .......................................................19
I.7..5. Cổng Hoặc Đảo(NOR gate) .......................................................20
I.7.6. Cổng Hoặc loại trừ( EXOR gate) ................................................22
I.7.7. Cổng loại trừ NOR (EXNOR GATE):........................................ 23
I.7. 8. Cổng đệm (Buffer gate)..............................................................24
I.8.Một số flip-flop......................................................................................26
I.8.1. Flip-Flop RS..................................................................................... 26
I.8.2. Flip-Flop JK ..................................................................................... 27
I.8.3. Flip-Flop D.......................................................................................28
I.8.4. Flip-FlopT........................................................................................29

CHƯƠNGII : thiết kế mạch .....................................................................31
iI.1 Sơ đồ khối.........................................................................................31
II.2 Tính toán v chọn linh kiện............................................................... 32
II.2.1. Tính toán v chọn linh kiện nguồn cấp ......................................... 32
II.2.2. Tính toán v chọn linh kiện phần tạo xung ............................... 45
II.2.3. Chọn linh kiện phần hiển thị. ........................................................46
II.2.4. Phần giao tiếp với chuông dùng SCR ............................................ 46
II.3. Sơ đồ nguyên lí mạch đếm................................................................48
II.3.1. Nguyên lý lm việc........................................................................49
CHƯƠNG III : Kết luận chung ..............................................................53
TàI LIệU THAM KHảO..................................................................................
PHụ LụC: HƯớNG DẫN Sử DụNG MộT Số PHầN MềM MÔ PHỏNG

Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

3
Lớp: ĐK KTĐ2



Lời nói đầu
o0o

Nh chúng ta đã biết Kỹ Thuật Số l một môn khoa học mới so với các
môn khoa học khác nhng nó đã có đợc những bớc tiến thần kỳ, đợc ứng
dụng vo tất cả các ngnh khoa học cũng nh trong đời sống của con ngời v
đặc biệt l trong các ngnh đòi hỏi độ tin cậy, chính xác cao nh tin học, đo
lờng điều khiển, viễn thông ...

Vì những lý do trên m việc môn Kỹ Thuật Số vo dạy trong các trờng
đại học chuyên về kỹ thuật l một điều tất yếu, đặc biệt l trờng Đại học S
Phạm Kỹ Thuật Nam Định. Chúng em l những ngời may mắn vì đợc sống
trong môi trờng có sự phát triển vợt bậc đó. V thật hãnh diện, tự ho khi
chúng em lại đợc đo tạo một cách cơ bản nhất những tri thức hiện đại của kĩ
thuật số trong nh trờng.
Xuất phát từ những nhận định thực tế trong quá trình học môn Kỹ thuật
số, em đợc giáo viên bộ môn giao cho hon thnh bi tập di: Thiết kế một
mạch điện tự động báo giờ cho 5 tiết học với yêu cầu: Mỗi tiết học trong 45
phút, giờ giải lao giữa các tiết l 5 phút, giờ giải lao giữa tiết 3 v 4 l 15 phút.
Qua bi thiết kế mạch chúng em đã đợc trang bị thêm một số kiến thức
về chuyên môn cũng nh về thực tế để tích luỹ thêm kinh nghiệm cho sau ny.
Chúng em xin chân thành cảm ơn Thạc sỹ Hoàng Thị Phơng đ tận
tình hớng dẫn chúng em hoàn thành bài thiết kế này.
Sinh viên thiết kế

Phạm Đông Dơng
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

4
Lớp: ĐK KTĐ2





chơng I: cơ sở lý thuyết

I.1 Khối nguồn
*Cấu tạo: Khối nguồn gồm một số linh kiện sau
+Máy biến áp: biến đổi điện áxoay
chiều từ 220V về điện áp xoay chiều
5V

+Cầu Diode: chỉnh lu dòng xoay
chiều thnh dòng một chiều (U
ra
=5V)


+Bộ ổn áp: ổn dịnh điện áp đầu ra
khi điện áp đầu vo mất ổn định

Sơ đồ chân IC7805
Chân 1: (VI) tín hiệu đầu vo
Chân 2: (GND) nối mass
Chân 3: (VO) tín hiệu đầu ra
VI
1
VO

3

G
N
D
2
7805

BR1
2W02G
MBA
TRAN-2P2S
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

5
Lớp: ĐK KTĐ2

*Sơ đồ khối của bộ nguồn

Sơ đồ chi tiết tác dụng linh kiện :
-
+MBA : máy biến áp biến đổi điện áp xoay chiều 220v thnh xoay chiều
5v cung cấp cho mạch điện
+ D1, D2, D3, D4 : cầu diod có tác dụng chỉnh lu điện áp xoay chiều
thnh điện áp một chiều .
+ Tụ C
1
: tụ lọc , có tác dụng giảm bớt sự nhấp nhô của điện áp ra v tạo
ra điện bằng phẳng hơn . Ngoi ra tụ C còn có tác dụng để lọc nhiễu ( các sóng
hi bậc cao )
+ IC 7805 l Ic cho điện áp ra ổn định có cực tính dơng
+ C
2
: tụ dùng để cảc thiện quá trình quá độ v giữ cho điện trở ra của
mạch đủ nhỏ ở tần số cao
* Nguyên lý lm việc :

- Điện áp vo l điện áp nguồn xoay chiều 220v , qua máy biến áp
đợc biến đổi thnh điện áp xoay chiều 5v .Điện áp sau khi biến đổi từ máy

ổn áp
Biến
áp
Mạch
chỉnh
lu
Bộ lọc
U
1
U
2
U
3
U
4

R
t

MBA

TRAN-2P2S

BR1

2W02G
C1

2200uF
C2
104
VI
1
VO
3
G
N
D
2
U1
7805
C3

10uF

C4
104

Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

6
Lớp: ĐK KTĐ2

biến áp đợc đa vo bộ chỉnh lu cầu để biến đổi từ điện áp xoay chièu thnh
điện áp 1 chiều qua 2 nửa chu kì chỉnh lu điện áp thu đợc l điện áp một
chiều có dạng nhấp nhô không bằng phẳng .Để giảm sự nhấp nhô của điện áp

trên tảI ta dùng một tụ lọc mắc song song với tải khi đó trong mạch xảy ra quá
trình phóng nạp của tụ dựa theo sự tăng giảm điện áp sau chỉnh lu , kết quả l
điện áp ra trên tụ có dạng tơng đối bằng phẳng .Mặt khác các tụ điện còn có
tác dụng lọc các sóng hi bậc cao , các sóng hi bậc cao qua tụ C thoát xuống
mass không đa ra tải do vậy dòng điện qua tải chỉ còn thnh phần một chiều
v một phần thnh phần hi bậc thấp
- Điện áp sau khi đợc lọc qua tụ C sẽ đợc ổn áp bởi bộ ổn áp dung IC
7805 , điện áp m ta thu đợc có giá trị cố định l 5v.
I.2 Khối tạo xung CK (xung nhịp)
I.2.1 Mạch tạo xung vuông

-Giới thiệu về sơ đồ
Đây l mạch dao động dùng cổng logic (cổng NAND 2 đầu vo)
U1:A v U1:B l cổng NAND có 2 đầu vo nối chụm thnh 1. nh vậy nó
chỉ nhận 2 trạng thái có các đầu vo cùng giá trị
+Mặt khác nếu ta dùng 1 TZT ngợc lm việc ở chế độ bão ho

1

2

3
U1:A

5
6
4
U1:B
4011
C1

1nF
R1
1k
R2
1k
C2
1nF
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

7
Lớp: ĐK KTĐ2



-Nếu TZT khoá => C =Mức cao = + nguồn
-Nếu TZT dẫn bão ho => U
CE
= 0.2V => C = mức cao v B = mức thấp
-Ta coi mỗi cổng NAND tơng đơng với 1 TZT ngợc
I.2.2 Mạch dao động xung dùng IC 555
a) Sơ đồ nguyên lý mạch dùng IC 555

-Mạch dao động tạo xung vuông trong 2 trờng hợp dùng 2 TZT v dùng
IC 555 thì mạch dùng IC 555 có nhiều u điểm hơn vì xung ra vuông không bị
xén, còn mạch dùng 2 TZT thì xung ra bị xén v không lý tởng, hơn nữa lại
cồng kềnh ít đợc áp dụng.
Q1
NPN

R
4
DC
7
Q
3
G
N
D
1
V
C
C
8
TR
2
TH
6
CV
5
U1
555
C1

104
C2
10uF
R1
10k
RV1

10k
R2
100
D1
LED-RED
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

8
Lớp: ĐK KTĐ2

b) Sơ đồ cấu trúc bên trong của IC 555
Chân 8:chân nguồn
Chân 7:chân xả
Chân 6:chân thềm
Chân 3: out (tín hiệu ra)
Chân 4: chân đặt lại
Chân 5: chân điều khiển
O
1
,O
2
:l 2 khuyếch đại opam
A1: các TZT switch
A2: TZT khuyếch đại đảo
Các điện trở R tạo thnh một mạng phân áp sao cho V
i
=2/3(+)B v
V

j
=(+)B/3
*Sơ đồ chân IC 555





I.3 Khối đếm xung:
-áp dụng vo mạch thì khối đếm sẽ đếm:
+ Mạch đếm giây.
+ Mạch đếm phút.
+ Mạch đếm giờ.
* Khối đếm: l khối tiếp nhận tín hiệu v phân tích tín hiệu. Các mức
xung hay tín hiệu m khối đếm nhận l các mức 0 v 1.
+ Mạch so sánh độ lớn.
+ Mạch kiểm tra chẵn lẻ
+ Mạch số học mạch cộng số nhị phân.
+ Có thể sử dụng các vi mạch tổ hợp.
2

3
4

5

6

7

8
I
j
A1
A2

Q1
R
1k
Rb
1k
Ra
1k
S
R Q

_

Q

+
O2
+
O1
1
Gnd
2
Trg
3
Out

4
Rst
5
Ctl
6
Thr
7
Dis
8
Vcc
IC
555
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

9
Lớp: ĐK KTĐ2

1) Đặc điểm mạch đếm :
- Đếm l khả năng nhớ đợc các xung đầu vo, thực hiện thao tác đếm gọi l
mạch đếm.
Mạch đếm đợc tạo thnh từ sự kết hợp của các Flip-Flop. Mạch có một đầu
vo cho xung đếm v nhiều đầu ra l các đầu Q của các Flip-Flop
- Số nhị phân có 2 chữ số 0 v 1 đợc gọi l bit.
- Mỗi Flip-Flop chỉ có một đầu ra Q cũng có 2 trạng thái 0 v 1. Cho nên đầu
ra Q tơng ứng với 1 bit của số nhị phân.
- Nếu ghép các Flip-Flop lại thì kết quả sẽ đợc số nhị phân có nhiều bit, số bit
bằng số Flip-Flop.
- Điều kiện cơ bản để hình thnh một mạch đếm l phải có các trạng thái khác

nhau mỗi khi có xung đếm vo.
- Số trạng thái khác nhau đó đợc gọi l dung lợng của mạch đếm v cũng
đợc gọi l modul của mạch đếm.
- Khi đếm đến trạng thái thứ M nếu cứ tiếp tục có xung đếm thì mạch đếm phải
tự động trở về trạng thái ban đầu v đếm lại.
2) Phân loại:
* Theo cách ghép Flip-Flop căn cứ vo sự khác biệt hệ số đếm của bộ đếm.
- Mạch đếm hệ nhị phân
-Mạch đếm thập phân
-Mạch đếm Modul M
* Theo chức năng căn cứ vo sự tác động xung đồng bộ đầu vo.
- Mạch đếm lên
- Mạch đếm xuống
- Mạch đếm vòng
* Theo phơng pháp đa xung đếm theo tình huống thay đổi trạng thái của các
FF.
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

10
Lớp: ĐK KTĐ2

- Đếm đồng bộ
- Đếm không đồng bộ.
I.4 Mạch giải mã.
-Trên hình trình by một IC giải mã từ BCD thnh 7 đoạn của IC TTL
7447. Số BCD đợc giả mã v đặt vo ngõ vo A
0
, A

1
, A
2
,A
3
. Khi tác động ở
mức thấp thì đèn kiểm tra (LT) tác động tất cả các ngõ ra (từ a đén g), ngõ vào
xoá(BI) tạo tất cả ngõ ra ở mức cao, lm tắt các hiển thị.
- Khi tác động ở mức thấp, ngõ vo xoá gợn sóng (RBI) xe xoá hiển thị
chỉ khi nó mức 0. Khi ngõ vo RBI tác động thì chân BI/RBI trở thnh ngõ vo
xoã gợn sóng v giửm xuống mức thấp. (Xoá có nghĩa l không gây cho các
đèn LED sáng trên hiển thị)
Bộ giải mã TTL 7447



I.5 Mạch giao tiếp
1.Dùng cổng đệm (Buffer gate).
Cổng đệm có tác dụng cho tín hiệu đi qua m không hề lm thay đổi
dạng sóng của tín hiệu truyền qua nó .Tức l nó thực hiện thuật toán lôgíc
Y=A.
Cổng đệm dùng trong trờng hợp khi ta cần một dòng điện thúc cho tải
tơng đối lớn trị số của nó vợt quá khả năng tải dòng của IC lôgíc thì ta cần
phải lắp thêm một cổng đệm nằm trung gian giữa IC lôgic v tải.
b. Kí hiệu của cổng đệm :
so BCD
Ngo ra 7 doan
kiem tra led
Xoa zero
Xoa

A3
A2
A1
A0
LT
RBI
g
f
e
d
c
b
a
RBO
BI/RBO
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

11
Lớp: ĐK KTĐ2


Y
A

2.Dùng phần tử giao tiếp SCR
a.Giới thiệu về phần tử giao tiếp scr
Thiristor SCR: l bộ nắn điện có điều chỉnh bằng chất bán dẫn
Cấu tạo :

Thyristor : đợc chế tạo từ bốn lớp bán dẫn P1 -N1-P2-N2 đặt xen
kẽ nhau ,giữa các lớp bán dẫn ny hình thnh lên các chuyển tiếp P-N lần lợt
l J1,J2 ,J3 v lấy ra ba điện cực l A( anot), K(katôt) v cực khống chế (gate)















Nguyên lý lm việc của SCR :
Bốn lớp bán dẫn của SCR có thể chia thnh hai cấu trúc transitor l P1,N1,P2
,v N1 ,P2,N2 v kí hiệu quy ớc của thyristor
Nguyên lý lm việc v đặc tuyến của SCR xét mạch điện nh hình vẽ .
P

P

N
++

A

K
G
N
P1
A
K
G
N1

P2
N1
P2
N2
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

12
Lớp: ĐK KTĐ2



Trờng hợp SCR phân cực ngợc :
Với Uak <0 (A nối với cực âm K nối với cực dơng ) SCR lúc ny coi nh
hai điốt phân cực ngợc mắc nối tiếp (J1,J3) dòng qua SCR chính l dòng
ngợc của Điốt có giá trị rất nhỏ . Nếu tăng điện áp đến một giá trị no đó thì
hai tiếp giáp chuyển tiếp J1,J3 lần lợt bị đánh thủng theo cơ chế thác lũ v cơ
chế Zenner. Dòng ngợc qua SCR tăng đột ngột nếu không .có biện pháp ngăn
chặn thì dòng ngợc qua SCR lm hỏng SCR. Miền đặc tuyến ngợc của SCR
trớc khi bị đánh thủng gọi l miền chắn ngợc

Trờng hợp phân cực thuận với Uak >0 (A nôí với cực dơng K nối với
cục âm
đầu tiên xét trờng hợp cực G hở Ig =0 chuyển tiếp J1,J3 lúc ny đợc
phân cực thuận còn J2 phân cực ngợc . Khi Uak còn nhỏ dòng SCR quyết định
bởi dòng dò ngợc của J2. Xét chung cho cả SCR thì dòng chạy qua SCR l
dòng dò thuận Ifx giá trị của dòng dò thuận v dòng dò ngợc khoảng 100 mA.
Khi Uak tăng tới một giá trị xấp xỉ điện áp đánh thủng , chuyển tiếp J2 . Điện
áp thuận ứng với giá trị ny gọi l điện áp đánh thủng Ube. Khi điện áp thuận
tăng tới một giá trị no đó dòng Ic0 trong SCr đủ lớn dẫn tới lm cho Q1,Q2
trong sơ đồ nh hình vẽ mở v lập tức chuyển sang trạng thái bão ho
SCR mở
N N
P P
P
N
V
mA
A
Rg
m
Vdc
R1
Vcc
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

13
Lớp: ĐK KTĐ2

nội trở của nó giảm đi đột ngột điện áp trên ,hai cực AK cũng giảm xuống đến
một ,giá trị Ue gọi l điện áp thuận
Phơng pháp chuyển SCR từ khóa sang mở bằng cách tăng dần Uak gọi l
kích mở bằng điện áp thuận
Trờng hợp Ig 0 dòng Ig do Ugk cung cấp cùng với dòng ngợc vốn có
trong SCR l I
0
lm cho Q2 có thể mở ngay điện áp Uak nhỏ hơn nhiều giá trị
kích mở lúc Ig = 0. Dòng Ig cng lớn thì Uak cần thiết tơng ứng để mở SCR
cng nhỏ
Điện áp Ugk đã cung cấp một dòng Ig lớn hơn dòng mở cực tiểu của Q2 nhng
điện áp Uak vẫn cha đủ lớn để phân cực cho Q1 v Q2 thì SCr vẫn cha mở
Phơng pháp mở bằng dòng trên cực điều khiển
Điện áp Uak khi SCR mở Uf= Ueb1 + Uec2 = Uec1 +Ueb2= 0.7+0.2
=0.9v khi SCR cha mở gọi l miền chắn thuận. Miền ứng SCR dã mở gọi l
miền dẫn thuận .
Sau khi các điều kiện kích mở đã kết thúc. Muốn duy trì cho SCR luôn
mở thì phải dảm bảo cho dòng điện thuận Ie phải lớn hơn một giá trị nhất định
gọi l dòng ghim Ih trong quá trình SCr mở Ig vãn đợc duy trì thì giá trị dòng
ghim tơng ứng sẽ giảm đi khi Ig tăng lên
Các tham số của SCR
Dòng điện thuận cực đại Iamax hay Ifmax đây l giá trị lớn nhất qua SCR
m SCR có thể chịu đựng đợc liên tục
điện áp ngợc cực đại,l điện áp ngợc lớn nhất dặt lên SCR m SCR
không bị đánh thủng khoảng 100 đến 1000v
Dòng điện kích G cực tiểu Ig min l dòng cực điều khiển nhỏ nhất để mở
SCR
Thời gian mở SCR T
mở
thời gian cần thiết để SCR chuyển từ trạng thái

khoá sang trạng thái dẫn khoảng vi s
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

14
Lớp: ĐK KTĐ2

Thời gian tắt Td l thời gian để SCR đóng khoảng vi s
I.6. Mạch hiển thị:
Led l điode phát ánh sáng nhẹ phát ra mu sắc phụ thuộc chất bán dẫn cấu tạo
nên nó ,led có khả năng giống silicon thông thờng vì vậy ta có thể dùng thay
thế cho renlơ.Dòng điện lm led bão ho khoảng 20mA bắt đầu dẫn 5mA.Vì
led l diode nên led cũng có tính chỉnh lu. Nếu ta xếp 7 led lại với nhau thnh
một khối có 4 phía phản xạ ánh sáng ta tạo đợc led 7 thanh.
* Cấu tạo chung: gồm các diode phát quang đợc đấu chung các đầu anode
hoặc cathode lại với nhau v đợc sắp xếp theo hình số 8. các đầu còn lại đợc
đa ra ngoi lm các đầu vo.
Đối với loại Cathode chung thì chân Cathode nối xuống mass (0V), còn
các chân a, b, c, d, e, f, g, dp điều khiển sao cho:
+ Nếu = 0 thì các thanh tối: Nếu = 1 thì các thanh sáng.
* Thiết kế mạch.
- Mạch giải mã bao giờ cũng đợc đặt sau mạch đếm nhị phân v đặt
trớc khối hiển thị.
-Các đầu vo l mã nhị phân 4bit có 6 tổ hợp (1010 -> 1111) không đợc sử
dụng nhng ta cần phải nhớ để tối thiểu hoá hm Boolean tín hiệu ra của bộ
giải mã l các bit: a, b, c, d, e, f, g dùng để kích thích LED 7 thanh hoạt động.
Có 2 loại led 7 thanh l loại có:
K chung (tác động ở mức cao)
A chung (tác động ở mức thấp)

Led 7 đoạn có hình dạng nh
hình vẽ a
Hình a

a b c d e f g .
V+
DISP1

b
c
d
e
f
g
a
b
c
d
e
f
g
-V+V
a
Dạng Ktốt chung
Dạng Anốt chung
Tác động ở mức thấp Tác động ở mức cao
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

15
Lớp: ĐK KTĐ2



Giả sử mạch tác động ở mức logic thấp ta có bảng chức năng sau:










-Dùng bảng Karnough để tối thiểu hm Boolen dạng OR- AND đối với các giá
trị 0 của hm đầu ra(hm đảo). Sau đó lấy đảota đợc dạng NOR-AND đối với
giá trị của hm đầu ra nh sau:
a=
CACABD +++

b=
ABBAC ++

c=
ABC ++

d=
ABCACBABCD ++++

e=
ABAC +

g=
ABBCBCD +++

f=
ABACBCD +++

Mạch điện có dạng nh hình vẽ:
Các đầu vo Các đầu ra
D

C

B

A

abcdef g
TT
0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 1 0 0 1 1 1 1 1
0 0 1 0 0 0 1 0 0 1 0 2
0 0 1 1 0 0 0 0 1 1 0 3
0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 1 0 0 0 0 0 6
0 1 1 1 0 0 0 1 1 0 1 7

1 0 0 0 0 0 0 0 0 0 0 8
1 0 0 1 0 0 0 0 1 0 0 9
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

16
Lớp: ĐK KTĐ2

_
D
D
_
C
C
_
B
B
_
AA
D
C
B
A
a
b
c
d
e
f

g

I.7. Một số cổng logic
I.7.1. Cổng Đảo (Inverter gate)
a. Định nghĩa:
Cổng đảo còn gọi l cổng not. Nó thực hiện thuật ton lôgíc phủ định biến
số ở đầu vo tức l Y =
A

*Cổng Đảo sử dụng trong mạch tơng ứng l các IC:4049, 74F04,
74LS04.
b. Kí hiệu :
Kí hiệu cổng NOT trình by nh hình vẽ cổng not chỉ có một đầu vo v
một đầu ra
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

17
Lớp: ĐK KTĐ2


YA

c.Bảng sự thật:


Cổng not hoạt động theo bảng chân lý trên
d. Biểu diễn cổng not bằng mạch điện và
mạch bán dẫn đơn giản

Uv
Uv
L1
A
C


e. Dạng xung cổng NOT:


I.7.2. Cổng hoặc (OR gate).
a. Định nghĩa :
Cổng hoặc l cổng lôgic cơ bản nó thực hiện phép tính tổng các biến số ở
đầu vo tức l :
Y = A+ B +.+ N
Với A,B.N l các biến số ở đầu vo , còn Y l hm số hay kết quả đầu
ra.
*Cổng OR trong mạch số gồm các IC nh: 4071, 4072, 74F32, 74LS32.
b. Kí hiệu :
Cổng OR hai đầu vo v cổng OR 3 đầu vo đợc biểu diễn nh hình vẽ:
AY
01
10
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

18
Lớp: ĐK KTĐ2

Y
A
B
C
Y
A
B

Cổng OR hai đầu vo Cổng OR ba đầu vo
c. Bảng sự thật :







d. Biểu diễn cổng OR bằng một mạch điện thay thế đơn giản:




e. Dạng xung của cổng OR:





I.7.3. Cổng Và (AND gate):

a. Định nghĩa :
Các đầu vo Đầu ra
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

19
Lớp: ĐK KTĐ2

Cổng and l cổng lôgíc cơ bản nó thực hiện phép tính lôgíc của các biến
số ở đầu vo tức l
Y= A.B.N
Với A,B..N l các biến số đầu vo,Y l đầu ra
Một cổng AND có thể có nhiều đầu vo nhng thông thờng nó chỉ có từ
2 đến 3 đầu vo .
*Cổng AND trong mạch số gồm các IC nh:4081, 74F08, 74LS08,4073,
74F11,74LS11.
b. Kí hiệu :
Cổng AND có 2 đầu vo v 3 đầu vo có kí hiệu nh hình vẽ :

Y
A
B
C
Y

A
B

Cổng AND 2 đầu vo Cổng AND 3 đầu vo
c. Bảng chân lý:




d. Biểu diễn cổng and bằng mạch điện, bán dẫn
đơn giản :
Biểu diễn bằng mạch điện đơn giản v Biểu dễn bằng mạch bán dẫn đơn
giản




A B Y
0 0 0
0 1 0
1 0 0
1 1 1
Y = A.B
Ur
Vcc
Vcc
A
B
R1
DB

DA
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

20
Lớp: ĐK KTĐ2

Y
A
B


e)Dạng xung của cổng AND:
Dạng sóng của cổng and đợc thể hiện nh hình vẽ.

Ta có thể biểu diễn dạng sóng của cổng and nh hình trên với A,B l dạng
sóng đầu vo còn Y l dạng sóng đầu ra. Chỉ khi no 2 đầu vo A,B ở mức cao
thì đầu ra Y mới ở mức cao.
I.7.4. Cổng Và Đảo(NAND gate):
a. Định nghĩa :
Cổng nand l một cổng lôgíc cơ bản nó thực hiện thuật toán phủ định
tích lôgíc các biến số đầu vo tức l :
Y=
.A B

*Cổng NAND trong mạch số gồm các IC nh: 4011, 4093,
74F00,74F132,74F37, 74LS00, 74LS132, 74LS37, 4023,74F10...
b. Kí hiệu:

Cổng NAND có thể có 2 hay nhiều đầu vo
c. Bảng sự thật:
A B Y
0 0 1
0 1 1
1 0 1
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

21
Lớp: ĐK KTĐ2







d. Biểu diễn bằng mạch điện và mạch bán dẫn đơn giản:






e. Dạng xung của cổng NAND :


I.7.5. Cổng Hoặc Đảo(NOR gate)

a. Định nghĩa :
Cổng NOR l một cổng lôgíc cơ bản nó thực hiện thuật toán phủ định
tổng lôgíc các biến số ở đầu vo .Tức l Y=

b. Kí hiệu :
Y
A
B

Cổng NOR có thể có 2 hoặc nhiều đầu vo
1 1 0
C
Uv
Uv
B
A
L1
Q2
NPN
Rc
Rb
Ur
Vcc
Vcc
A
B
R1
DB
DA
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng

SVTH:
Phạm Đông Dơng

22
Lớp: ĐK KTĐ2

*Cổng NOR trong mạch số gồm các IC nh: 4071, 7428, 74F02, 74LS02,
4002.
c. Bảng sự thật
A B Y
0 0 1
1 0 0
0 1 0
1 1 0

Cổng NOR 2 đầu vo hoat dộng theo bảng chân lý trên chỉ khi no cả
hai đầu vo ở mức thấp trhì đầu ra mới ở mức caồcn lại tất cả các trờng hợp
còn lại thì đầu ra đều ở mức thấp
d. Biểu diễn cổng NOR bằng một mạch điện và một mach bán dẫn đơn
giản









Cần chú ý tụ C trong mạch điện dùng để chống ngắn mạch nguồn 220v

AC đầu vo khi các công tắc A,B đều ở trạng thái đóng.
Mạch bán dẫn thể hiện sự hoạt động của cổng NOR nh hình vẽ .
Chỉ khi no 2 đầu vo ở mức thấp thì đầu ra mới ở mức cao còn lai các
trờng hợp khác thì đầu ra đều ở mức thấp


C
Uv
Uv
B
A
L1
Q2
NPN
Rc
Rb
Ur
Vcc
Vcc
A
B
R1
DB
DA
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

23
Lớp: ĐK KTĐ2

e. Dạng xung của cổng NOR:


I.7.6. Cổng Hoặc loại trừ( EXOR gate)
a. Định nghĩa :
Cổng EXOR l một loại cổng lôgíc m nó có khả năng thực hiện thuật
toán cộng lôgíc khác dấu các biến số ở đầu vo : tức l Y= A
B
*Cổng EXOR trong mạch số gồm các IC nh:4030, 4070, 74LS136,
74F86, 74LS386.
b. Kí hiệu:

Y
A
B

c. Bảng chân lý :
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
Cổng EXOR hoạt động theo bảng chân lý trên .
d. Biểu diễn sự hoạt động của cổng EXOR bằng một mạch lôgíc đơn
giản:
Y
B
A

Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

24
Lớp: ĐK KTĐ2

e. Dạng xung của cổng EXOR:


I.7.7. Cổng loại trừ NOR (EXNOR GATE):
a. Định nghĩa :
Cổng NOR l 1 l;oại cổng lôgíc nó có khả năng thực hiện thuật toán phủ
định tích lôgíc loại trừ của biến số đầu vo : tức l Y=

*Cổng EXNOR trong mạch số gồm các IC nh: 4077, 74LS266
b. Kí hiệu :

Y
A
B

c. Bảng chân lý :
Bảng chân lý của cổng loại trừ NOR
đợc xây dựng nh hình vẽ . Khi cả hai đầu vo
ở mức cao hoặc ở mức thấp thì đầu ra có mức
cao , còn khi một trong hai đầu vo ở mức thấp
hoặc ở mức cao thì đầu ra ở mức thấp.

A B Y
0 0 1
1 0 0
0 1 0
1 1 1
d. Biểu diễn cổng NOR loại trừ bằng mạch điện lôgíc :
Y
B
A


e. Dạng xung của cổng loại trừ NOR:
Đồ án môn học: Kỹ Thuật Số gvhd: Th.s hoàng thị phơng
SVTH:
Phạm Đông Dơng

25
Lớp: ĐK KTĐ2



I.7.8. Cổng đệm (Buffer gate).
a. Định nghĩa :
Cổng đệm có tác dụng cho tín hiệu đi qua m không hề lm thay đổi
dạng sóng của tín hiệu truyền qua nó .Tức l nó thực hiện thuật toán lôgíc
Y=A.
Cổng đệm dùng trong trờng hợp khi ta cần một dòng điện thúc cho tải
tơng đối lớn tri số của nó vợt quá khả năng tải dòng của IC lôgíc thì ta cần
phải lắp thêm một cổng đệm nằm trung gian giữa ic lôgic v tải.
b. Kí hiệu của cổng đệm :

Y
A

c. Bảng chân lý :




Cổng đệm hoạt động theo bảng chân lý trên khi đầu vo bằng 1 thì đầu
ra bằng 1 v khi đầu vo bằng 0 thì đầu ra cũng bằng 0
d. Biểu diễn cổng đệm bằng mạch bán
dẫn đơn giản :




A Y
0 0
1 1
Vcc
A
Y
Q1
R3
R2