Đề tài Thiết kế mạch đồng hồng hồ số

Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

PHẲN1: GIỚI THIỆU CHUNG
1.1 Cơ sở lý thuyêt
1.1.1

Flip-Flop
Flip-Flop la mạch logic có một hoặc hai đầu điểu khiển hãi đầu ra. Tín

hiệu trên hai đầu ra Flip-Flop phụ thuộc nhau: nếu một đầu ra tín hiệu là Q
thì đầu ra tín hiệu còn lại là đảo của Q (Q). Khỉ tín hiệu ở cửa vào thỏa mãn
điều kiện điều khiển, đầu ra Q sẽ lật trang thái từ múc logic thấp L len mức
logic cao H hoặc ngược lại. Vậy tín hiệu ở đầu ra Flip-Flop khi cố điều khiển
là một bước nhảy điện ảp.
Đặc điểm của Flip-Flop là: khi không có điều khiển ở cửa vào thì mức
logic (L hoặc H) được duy trì ồn định.
Tùy theo số đầu vào điều khiển, Flip-Flop cổ bốn loại chính : S-R, J- K,
T, D.

d)

9)

e) .

b)

1)

c)

Hình 1.1: Ký hiệu các loại Flip-Flop

9)


Mạch đồng hồ số

1.1.2

GVHD:Thầy Nguyễn Hoàng Vũ

Hệ chuyển mã.
1.1.2.1

Số BCD ( Binary Code Decimal).
Được tạo nên khi ta mã hóa mỗi decac của một số thập phân dưới

dạng một số bốn bit.
18
1.1.2.2

BCD

> 00011000

Hê chuyền từ mã nhi phân sang mã BCD.
♦♦♦ Bảng sư thât:

Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Nhị phân

BCD

X4 X3 X2 XI

Y5 Y4 Y3 Y2 Y1

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

1

0

0

0

0

1

0

0

0

1

1

0

0

0

1

1

•

•

1

0

0

1

0

1

0

0

1

1

0

1

0

1

0

0

0

0

1

0

1

1

1

0

0

0

1

1

1

0

0

1

0

0

1

0

1

1

0

1

1

0

0

1

1

1

1

1

0

1

0

1

0

0

1
1
1
1
1
0
1
0
1
Bảng 1.1: Bảng sự thật (chuyển từ nhị phân
—> BCD)

1.1.3 Hệ mã hóa và giải mã.
1.1.3.1 Hê mã hóa.
❖ Mã hóa thâp phân thành nhi phân:
(LSB)

0
1

A

2

B

3
4
5
6
7

c
D

(MSB

3

Hình 1.2: Mã hóa thập phân thành nhị phân
❖ Bảng sư thât:
0

1

2

3

4

5

6

7

8

9

D

c

B

A

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

1

0

0

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

0

0

0

0

1

0

0

0

1

1

1

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0 0 0 0 0 0
0 0 0 1
1
0 0
Bảng 1.2: Bảng sự thật (chuyển từ thập phân sang nhị phân)

1


❖ Phrtơng ừỉnh logic:
D= 8 + 9
C=4+5+6+7
B=2+3+6+7
A=l+3+5+7+9
❖ S ơ đ ồ mach logic:
Input

Output

D

c

B

A

a

b

c

d

e

f

g

0

0

0

0

0

0

0

0

0

0

1

0

0

0

1

1

0

0

1

1

1

1

0

0

1

0

0

0

1

0

0

1

0

0

0

1

1

0

0

0

0

1

1

0

0

1

0

0

1

0

0 Hình
1 1.3:
1 Sơ0đồ mạch
0

0

1

0

1logic01.1.3.2
1 Hê
0 giải
0 mã.1

0

1

1

0

0

1

0

1

1

1

0

1

0

0

0

0

0 0
D
0 0

1

0

0

1

0

0

0

0❖ Giải
0 mã0ra led
0 7 đoan
0
1

1

1

1

0

0

0

0

0c 0

0

1

0

0

X

X

X

X

d

X Giải
X X
mã
X led
X X
7
X X X

X

e

X

f
g

1

0

1

0

X

XB X

1

0

1

1

X

XA X

1

1

0

0

X

X

X

1

1

0

1

X

X

X

1

1

1

0

X

X

1

1

1

1

X

X

X X X X X
Hình 1.4: Giải mã ra led 7
X X X X X X
đoạn ❖ Bảng sư thât:

Bảng 1.3: Bảng sự thật (giải mã ra led 7 đoạn)
*Thiết kế dùng cho IC 74247 1.1.4 Hệ tuần tự (hệ
đếm).

a
b

c


1.1.4.1 Khái niêm:
Hệ đếm nối tiếp: xung đếm chỉ đưa vào một Flip-Flop.
Hệ đếm song song: xung đếm được đưa vào tất cả các phần tử
đếm.


Để thành lập một hệ đếm ta sử dụng JK Flip-Flop. Nếu có n
Flip-Flop thì thành lập được hệ đếm có dung lượng tối đa là 2n.
VD: 2 Flip-Flop thành lập hệ đếm 4.
3

Flip-Flop thành lập hệ dếm 8 .

4

Flip-Flop thành lập hệ đếm 16.
Hệ đếm: đếm nối tiếp, đếm song song.

♦♦♦ Xét hê đếm nối tiếp 3bit:

Q1 Q2 Q3

Hình 1.5: Hệ đếm nối tiếp
3bit 1.1.4.2 Hề đếm bất kv:
Gọi: N là số trạng thái của ỉ hệ đếm bất kỳ
n lầ số bit
Ta có: 2 n - l

VD: thành lập hệ đếm 6 đếm lên.
Ta có: 22 < 6< 23 => sử dụng 3FF.
1

Hình ỉ .6: Hệ đếm bất kỳ
♦♦♦ Bảng trang thái:


SỐ

Xoá bit nhớ về 0 0 0

Bảng 1.4: Bảng trạng thái dùng để xóa bit nhớ
1.1.4.3 Ghép hê đếm.
Nếu có hai hệ đếm N & M, ta có thể ghép nối tiếp thành hệ đếm có
hung lượng N*M thạng thái.
❖ Nguyên tắc ghép:
Đặt xung clock vào bộ đếm M.
Lấy tín hiệu từ bit có trọng số cao nhất của bộ đếm M làm
xung clock cho bộ đếm N.
VD: Hệ đếm 10 ghép với hệ đếm 6 thảnh hệ đếm 60.

MSB

LSB
Hình 1.7: Hệ đếm 60

1.2 IC chính sử dụng trong mạch.
A4 A3 A2
C

Ai

C

B3
B2B


1.2.1

ICLM555.
♦♦♦ Đai cương.
Vi mạch định thời LM555 là mạch tích hgrp Analog- digital. Do cổ ngõ

vào là tín hiệu tương tự và ngõ ra là tín hiệu số. Vi mạch định thời LM555 được ứng
dụng rất rộng rãi trong thực tế, đặc biệt trong linh vực điều khiển, vì nếu kết hợp với
các linh kiện R, c thì nó có thể thực hiện nhiều chức năng như: định thời, tạo xung
chuẩn, tạo tín hiệu kích, hay điều khiển cảc linh kiện hản dẫn công suất như:
Transistor, SCR, Triac...
❖ Hỉnh dang và sơ đồ chân.
Hình 1.8: Hình dạng và sơ đồ chân IC 555
8j in
[~ẽi
- Chân số 1 (GND): chồ nối mass để cấp dòng
cho
IC.[TI
- Chân số 2 (TRỈGGER): ngõ vào của một tầng so áp, mạch so áp
, 2*Vcc

55

dùng các transistor PNP. Mức áp chuân /3

- Chân số 3 (OƯTPƯT): ngõ ra. Xác định theo mức volt cao (gần bằng
múc áp chân 8) và thấp (gần hằng múc ảp chân ỉ)

u

m LU LU
- Chân số 4 (RESET): dùng lập định mức trạng thái ra. Khi chân số 4

nối mass thỉ ngõ ra ở mức thấp. Còn khỉ chân số 4 nối lên mức điện áp cao thì ngõ
ra tùy theo mức điện áp giửa chân 2 và 6.


- Chân số 5 (CONTROL VOLTAGE): dùng làm thay đổi mức áp
chuẩn trong IC 555 theo mức hiến áp ngoài hay dùng các điện trở ngoài cho nối
mass. Tuy nhiên, trong hầu hết các mạch ứng dụng chân số 5 nối mass qua mộttụ từ
0.01 pF—► 0.1 |iF, các tụ có tác dụng lọc bỏ nhiễu giữ cho mức áp chuẩn ổn định.
- Chân số 6 (THRESHOLD): ngõ vào của một tầng so áp khấc, mạch
so sánh dùng các transistor NPN. Mức áp chuẩn Vcc/3
- Chân số 7 (DISCHAGER): có thể xem như một khóa điện và chịu
điều khiển bởi tầng logic. Khi chân 3 ở mức thấp thì khóa này đóng lại. Ngược lại
thì nó mở ra. Chân 7 tự nạp xả điện cho một mạch R-C lúc IC 555 dung như một
tầng dao động.
- Chân số 8 (Vcc): cấp nguồn Vcc để cấp điện cho IC. Nguồn nuôi cấp
cho IC từ +5v—H-l 5v và mức tối đa là +18v.
♦♦♦ Cấu tao vả nguvên lv hoat đỏng.
Vcc

DISCHARGE

Hình 1.9: cấu tạo bên ừong IC 555
Bên trong vi mạch IC555 có hơn 20 transistor và nhiều điện trở, thực
hiện các chức năng sau:
- Cầu phân áp gồm 3 điện ưở Rỉ = R2=Ri = 5ẲÍ2 nối từ Vcc xuống
mass, cho ra hai mức điện áp chuẩn V3 VCC và 2 /3 Vcc.
- So sánh COMP1: là mach khuếch đại so sánh có Vịn =\!Wcc nối ra
chân 6, V7 nối qua chân 2. Tuỳ thuộc vào điện áp chân 2 so với điện áp chuẩn


l/3Vcc mà so sảnh 1 có điện áp múc cao hay múc thấp để tín hiệu s điều khiển
Flip~Flop( FF ) hoạt động.


- So sánh COMP2: là mạch khuếch đại so sánh có F.+ nối ra chân 6 , vr
= 2/3Vcc. Tuỳ thuộc vào điện áp chân 6 so với điện áp chuẩn 2/^Vcc mà so
sánh 2 cho ra mức điện áp cao hay thấp để tín hiệu R điều khiển FF hoạt động.
- Mạch FF là loại mạch lưỡng ổn kích một bên khi chân s có điện áp
cao thì điện áp này sẽ kích đổi trạng thái FF làm ngõ ra Q lên mức cao, Q = 0. Khi s
đang ở mức cao xuống mức thấp thì FF không đổi trạng thái.
> Khi: S = 1 ^ Q = 1 - > Ổ = 0
s = 1 -» 0 => FF không đổi trạng thái.
- Khi R có điện áp cao thì điện áp này sẽ kích đổi trạng thái FF làm Q =
1, Q = 0. Khi R đang ở mức cao xuống mức thấp thì R không đổi trạng thái.
- Mạch khuếch đại đảo nhằm khuếch đại dòng điện cung cấp cho tải, có
ngõ vào là Q của FF, nên khi Q ở mức cao thì ngõ ra chân 3 có điện áp thấp ~0V và
ngược lại, khi Q ở mức thấp thì ngõ ra chân 3 của IC sẽ có điện áp cao (~ Vcc)
Transistor Ti có chân E nối vào điện áp chuẩn khoảng 1,4V, là loại
transistor NPN. Khi cực B nối ra ngoài bởi chân 4 có điện áp cao hơn 1,4V thì T!

ngưng dẫn, nên Ti không ảnh hưởng tới mạch. Khi chân 4 có điện trở trị số nhỏ
thích hợp nối xuống mass thì Ti dẫn bão hòa đồng thời làm mạch Output cũng dẫn
bão hòa và ngõ ra mức thấp. Chân 4 gọi là chân reset có nghĩa là nó reset IC 555 bất
chấp tình trạng các ngõ vào khác. Do đó, chân reset dùng để kết thúc xung ra sớm
khi cần thiết. Nếu không dùng chức năng reset thì nối chân 4 lên Vcc để tránh bị
reset do nhiễu.
Transistor T2 là transistor có cực c để hở, nối ra chân 7. Do cực B được
phân cực bởi mức điện áp TãQ của FF, nên khi Q ờ mức cao thì T2 bão hoà và cực c
của T2 coi như nối mass. Lúc đó, ngõ ra chân 3 cũng ở mức thấp .Khi Q ở mức thấp
thì T2 ngưng dẫn , cực c của T2 để hở, lúc đó, ngõ ra ở chân 3 có mức điện áp cao.
Theo nguyên lý trên, cực c của T2 ra chân 7 có thể làm ngõ ra phụ thuộc có mức
điện áp giống như mức điện áp của ngõ ra chân 4.


1.2.2

IC đếm 74LS90
IC 7490 thuộc họ TTL có công dụng đếm mã nhị phân chia 10 mã hóa

BCD. Cứ mỗi một xung vào thỉ nó đếm tiến lên 1 và được mã hóa ra bốn chân. Khi
đếm đến 10 tự nó sẽ reset và trở về ban đầu. IC này có ứng dụng ĩộng trong các
mạch sấ ứng dụng đếm 10 và trong các mạch chia tần số.
• Hình dang và sơ đồ chân.
CKB c
RQÍUC
RO( 2)CỊ3

NCC
Vccd
R 9( 1)C

R 9( 2>c
Hình 1.10: Hình dạng và sơ đồ chân IC 7490 Bốn chân thiết lập R0(1)
(chân số 2),R0(2) (chân số 3), R9(l) (chân số 6), R9(2) (chần số 7)
Khi đặt R0(1 )= R0(2)= H (ở mức cao) thì bộ đếm được xóa về 0 và các đầu ra
ở mức thấp.
R9(l), R9(2) là chân thiết lập trạng thái cao của đầu ra: QA=QD=1, QB= QC 0.
=

Chân NC (chân 4): bỏ ừống.
Chân ỉ và chân 14: hai chân nhẫn xung đếm CK.
Bốn chân 8, 9,11,12: chân ngõ ra,ương ứng Qc, QB> QD> QA*
Chân 5(Vcc): cấp nguồn cho IC Chân 10 (GND) chân nối mass.
• Sơ đồ mach logic và bảng trang thái.
Sơ đồ logic:


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Hình 1.11: Sơ đồ mạch logic IC 7490 Dựa vào sơ đồ ta nhận thấy IC
7490 có bốn chân ngõ vào Reset dùng để Reset hệ thống. Khỉ ta đua vào IC các mức
điện áp thích hợp thì ỈC sẽ tự động Reset. Sau đây là bảng các mức Reset:
Reset Input
s
Ro(2) Red)
1
0
X
1

X
1
0
1
0
°
*

Rod)
1
1
0
X
0
0
X___,

ọ

0

Outputs
RsQÌ
QĐ
Qc
0
0
X
0
0

0
1
1
0
1
1
0
Đêm
Đèm
0
X
LIT
Lit
LIT
LIT
0
___
____^___ ___
ỀL_

QB
0
0
ũ
ũ
Đẻm
nt
ni
lít

QA
0
0
1
1
Đêm
nt
n.
1Ü

Bảng 1.5: Bảng sự thật cho các ngõ vào Reset IC 7490
Khi dùng IC 7490, ta có hai cách nối mạch cho cùng chu kỳ đếm 10, tức
tần số tín hiệu ở ngõ ra sau cùng bằng 1/10 tần số xung CK, nhưng dạng tín hiệu ra
khác nhau.
> Mạch đếm 2x5: Nối ngõ ra QA với ngõ vào B, xung đốn CK
nối với ngố vào A.
> Mạch đếm 5x2: Nối ngõ ra QD với ngõ vào A, xung đếm CK
nối với ngõ vào B.
Bảng trạng thái đếm cho hai dạng mạch đếm trên:
SVTH: Lê Thanh Tủ


QĐ

QD

Đếm 2x5

Đếm 5x2

Bảng 1.6: Bảng trạng thái cho hai dạng mạch đám Dạng sóng ngõ ra cho hãi trường hợp
trên:
□ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21
* H T T11 : F : +1 * : T M I M T11 : Ỉ I Ị IRMÍI* JT 1
OE,
(ĐÉM
Ỉ----2X51
------1

QA (4X2)
Hình 1.12: Dạng sóng ngõ ra của hai mạch đếm 2x5 và 5x2 của 7490
Theo như (Hình 1.12), ta thấy dạng sóng ở các ngõ ra của hai mạch cùng đếm 10 nhưng khác nhau:
Kiểu đếm 2x5 cho tín hiệu ra ờ QD không đối xứng Kiểu đếm 5x2 cho tín hiệu ra ỡ QA đối
xứng.
1.2.3

IC giải mã 74247.

IC 74LS247 là loại IC giải mã BCD sang led 7 đoạn. Mạch giải mã BCD sang led 7 đoạn là một mạch giải mã

phức tạp vì mạch phải cho nhiều ngõ ra lên cao hoặc xuống thấp (tùy theo loại đèn led là anode chung hay cathode chung)
đễ các đèn cần thiết sáng.
IC 74LS247 là loại IC tác động mức thấp có ngõ ra cực thu để hở và khả năng nhận dòng đủ cao để tác động

trực tiếp đến đèn led 7 đoạn loại anode chung. Nếu ta dùng led 7đoạn kiểu cathode thi tại các ngõ ra của IC 74LS247 phải
gắn thêm cổng đảo trước khỉ đán các chân led 7 đoạn


OUTPUT
S ___/S.____

Hình 1.13: Hình dáng IC 74LS247

A

Vcc M

Hình 1.14: Sơ đồ chân IC 74LS247
Chân 1, 2, 6, 7: Chân dữ liệu BCD vào, lấy từ IC đếm.
Chân 9, 10, 11, 12, 13, 14, 15: Các chân tác động mức thấp (0), nối vào led 7
đoạn
Chân số 4: Gồm ngõ vào xóa BI được để không hay nối lên cao cho hoạt
động giải mã bình thường. Khi nối BI ở mức thấp, các ngõ
đều
GN
LAMPraRB
RBtắt bất chấp trạng
thái của các ngõ vào.

INPUT

TEST OUT IN PUT
PUT

INPUT

Chân số 5: Ngõ vào xóa gợn sóng RBI được để không hay nối lên cao khi
không dùng để xóa số 0 (số 0 ở trước số có nghĩa hay số 0 thừa bên trái dấu chấm
thập phân).
Chân 3: Ngõ vào thử đèn LT ở mức cao các ngõ ra đều tắt và ngõ ra xóa đợn

sóng RBO thấp. Khi ngõ vào BI/RBO để không hay nối lên cao và ngõ vào LT giữ ở
mức thấp các ngõ ra đều sáng.
Chân 8: Chân nối mass


Chân 16: Chân nối nguồn
♦♦♦ Sơ đồ logic vả bảng trang thái.
1
LS247
Hình 1.15: Sơ đồ logic của IC 74LS247 Sự hoạt động của
mạch được thề hiện ở bảng sự thật, trong đó đốỉ vối các ngõ ra mức cao (H) là tắt và

OUTP
UT

mức thấp (L) là sáng, nghĩa là nếu 74LS247 tác động vào led 7 đoạn thì các đoạn a,
b, c, d, e, f, g của đèn sẽ sáng hay tắt tùy thuộc vào ngõ ra tương ứng là thấp(L)hay
cao(H).
DECI
MAL
OR
FUNC
TION
0
1
2
3
4
5
6

7
8
9
10
11
12
13
14
15
BL
RBI
LT

INPUTS ^
L RB
T I
H H
H X
H X
H X
H X
H X
H X
H X
H X
H X
H X
H X
H X
H X

H X
H X
X X
H L
L X

D
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
X
L
X

C
L
L

L
L
H
H
H
H
L
L
L
L
H
H
H
H
X
L
X

E
L
L
H
H
L
L
H
H
L
L
H

H
L
L
H
H
X
L
X

A
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
X
L
X

BI/R
BO+
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
L
H

A
ON
OF
F
ON
ON
OF
F

ON
ON
ON
ON
ON
OF
F
OF
F
OF
F
ON
OF
F
OF
F
OF
F
OF
F
ON

B
ON
ON
ON
ON
ON
OF
F

OF
F
ON
ON
ON
OF
F
OF
F
ON
OF
F
OF
F
OF
F
OF
F
OF
F
ON

OUTPUTS
C
D
E F
ON ON ON ON
OF OF
ON OF
F F

OF ON
OF
ON F
F
F
ON
ON OF OF
F
F
OF
OF
ON F F ON
ON ON OF
F ON
ON ON ON
ON
ON OF OF OF
F F F
ON ON ON ON
ON ON OF
ON
OF ON F
ON OF
F
F
ON
ON OF OF
OF OF F
OF F
ON

F
F F
OF ON
OF ON
F
F ON
OF
ON ON
F
OF OF OF OF
F
OF F
OF F
OF F
OF
F
OF F
OF F
OF F
OF
F
F F
ON ON
ON F
ON

b

0
OFF

OFF
ON
ON
ON
ON
ON
OFF
ON
ON
ON
ON
ON
ON
ON
OFF
OFF
OFF
ON

Bảng 1.7: Bảng trạng thái của IC 74LS247 Dựa vào bảng trạng thái ta
nhận thấy rằng sau khi giải mã IC cho ra 15 giá trị của mã led 7 đoạn, 15 mã này
được thể hiện như sau:

OUTP
UT

OUTP
UT

c

OUTP
OUTP
UT
OUTP
UT

f

OUTP
UT


234

1 hi

5

6

y r-

1LJ

1n

l—

_l

ũ1

HH

7 8 9 10 11 12 13 14 15

Hình 1.16: 15 giá trị của mã led 7 đoạn
Chú ý: khi ngõ vào đều mức cao thì led sẽ tắt.


PHẦN 2: THIẾT KẾ MẠCH ĐỔNG HỒ SỐ
2.1 THIẾT KẾ Sơ ĐỒ MẠCH.
2.1.1

Sơ đồ khối mạch.
Mạch đồng hồ số được xây dựng trên mô hình như sau:

Khối tao xung

Khối

Khối giải

Khối tạo
Mạch đếm
Mạch

Mạch

Mạch

Khối
Hình 2.1: Sơ đồ khối
mạch ♦♦♦ Nhiệm vụ các khối:

Khối hiến


-

Khối tạo xung: tạo xung vuông với tần số 1Hz, đưa vào bộ đếm và
khích cho bộ đếm hoạt động.

-

Khối đếm: nhận xung dao động từ khối tạo xung để xử lý đưa ra
tín hiệu mã hóa BCD và đưa tín hiệu này vào khối giải mã.

-

Khối giải mã: giải mã BCD và đưa vào khối hiển thị.

-

Khối hiển thị: hiện thị tín hiệu sau giải mã
Khối nguồn: đảm bảo cung cấp đủ nguồn cho IC hoạt động
nguồn Ycc =+5v.

2.1.2

Khối tạo xung.(dùng IC 555)
Bộ tạo xung là thành phần quan trọng nhất của hệ. Đặt biệt là đối với

bộ đếm, nó quyết định các trạng thái ngõ ra của bộ đếm.
Có rất nhíu mạch tạo dao động, nhưng do sự thông dụng ta chỉ quan
tâm đến mạch tạo xung dùng IC LM555.
❖ Tính toán các giá trị chính trong mạch tạo xung.
-

Các công thức tính toán và một số đều cần biết:
Tn = 0,693.(RI+R2).CI (Tn là thời gian xả điện)
Tx= 0,693 .R2 CI (TX là thời gian nạp điện)
T=Tn+Tx ( T chu kỳ dao động)
T= 0.693.(RI+2R2).CI
Điện trở Ri > lkQ

-

Tính toán giá trị trong mạch.
Vì đây là mạch đồng hồ số cho nên để cho thời gian được
chính xác thì: T = ls, Tn=Tx.
Để cho bài toán được đon giản ta chọn R!=lkíỉ, Ci= 47pF. Tính

R2.
Ta có: T= 0.693.(RI+2R2).C!
<=> 1=0.693.(103+2.R2).47.10'6
=> R2=14,85kí2 Chọn điện trở R2
=14,7kí2

❖ Sơ đồ mạch tạo xung:

Hình 2.2: Sơ mạch tạo xung dùng IC 555
❖ Dạng xung tại ngõ ra sau khi mô phỏng.

Hình 2.3: Dạng xung ngõ ra tại chân số 3 của IC 555
2.1.3

Khối đếm
Sau khi được tác động một xung vào chân CLK của khối đếm thì bộ

đếm sẽ thực hiện đếm một lần.
Ở đây ta dùng IC 74LS90. Đối với loại IC này hai thông số quan
trọng để tạo nên bộ phận đếm là: bảng chân lý mã hóa ra BCD và bảng mức
Reset để reset trở về trạng thái ban đầu.
❖ Bảng chân lý mã hóa BCD của IC 74LS90:


LS9Q
BCD COUNT SEQUENCE

OUTPUT
Q Q Ũ Û
Q L 2 3
0
L L L L
H L L L
1
L H L L

2
3
H H L L
4
L L H L
5
H L H L
L H H L
6
7
H H H L
L L L H
8
9
H L L H
MMẼ; Qưtpuỉ Qrj is cciìnec&sd
to input CPi for BCD count.

Mạch đồngCOUNT
hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Bảng 2.1: Bảng chân lý BCD của IC 74LS90 Trong bảng chân
lý có một chú ý quan trọng là ngõ ra Qo được nối với đầu vào CPL
❖ Bảng mức reset của IC 74LS90:
LS90
MODE SELECTION
RESET/SET
OUTPUTS

INPUTS
MR MR MS MS
QÛ QL Q3
1

2

H
H
X
L
X
L
X

H
H
X
X
L
X
L

1

L
X
H
L
X

X
L

2

X
L
H
X
L
L
X

LLLL
LLLL
HLLH
COUNT
COUNT
COUNT
COUNT

H = H IG H Voltag e Level L - LOW Voltage Level

Dont Care

X=

Bảng 2.2: Bảng mức reset IC 74LS90
2.1.4

Khối gỉăi mã.

Mạch giải mã BCD sang led 7 đoạn là mạch thúc nên cũng thường
được gọi là mạch giải mã thúc, ơiảỉ mã BCD sang led 7 đoạn phức tạp
SVTHĩ Lê Thanh Tả 20


hơn giải mã BCD sang thập phân vì mạch có tổ hợp nhiều ngõ ra lên cao
hoặc xống thấp (tùy thuộc vào loại led 7 đoạn anode chung hay cathode
chung).
Ở đây dùng IC 74LS247, nó có ngõ ra để hở và khả năng nhận dòng
cao để thúc trực tiếp các led 7 đoạn loại anode chung. Khỉ IC này tác động
vào led 7 đoạn thì các đoạn a, b, c, d, e, f, g của đèn sẽ sáng hay tắt tùy thuộc
vào ngõ ra tương ứng của IC là thấp(L) hay cao(H).
❖ Sơ đồ và chức năng các chân IC.
SN54/74LS247
(TOP VIEW)
OUTPUTS

T'
>CC ' 9 2 B
C Ú
1 1 14 13 12 11 10 9
6
1
1----5
—1 - r
F G 3 B CDE
BI/
DA

B C LT
nr
nRBŨRB-I

12
3
4
5
Hình
U 2.4: Sơ đồ chân IC 74LS247
INPU

Gm

Chân 1,2, 6, 7: Tín hiệu vào Chân 3 : ngõ
vào thử đèn Chân 4: ngõ vào xóa (BI)
Chân 5 : ngõ vào xóa gợn sóng.
Chân 8 : nối mass
Chân 9, 10,11, 12, 13, 14,15: tín hiệu ra
Chân 16: nốỉ nguồn ❖ Nguyên lý hoạt
động.


-

IC 74LS247 là IC tác động mức thấp nên các ngõ ra mức 1 là tắt và
mức 0 là sáng tương ứng vởi các thanh a, b, c, d, e, f, g của led 7 đoạn
anode chung.trạng thái ngỗ ra tương ứng với các chữ số thập phân từ
0-9 (còn các số 10-15 không dùng tới.).

-

Ngỗ vào xóa Bỉ được để không hay nối lên nguồn cho hoạt động gỉảỉ
mã bình thường. Nếu nếỉ xuống mass thì tất cả các ngõ ra đều tắt.

-

Ngõ vào xóa dợn sóng RBI được để không hay nối lên nguồn dùng đề
xóa số 0 (số 0 thừa sau dấu chấm thập phân hay số 0 trước số có
nghĩa). Khi RBI và các ngõ vào D, c, B, A ờ mức 0 nhưng ngõ vào LT
ở mức 1 thì các ngõ ra đều tắt và ngõ vào xóa dợn sóng RBO xuống
mức thấp.

-

Khi ngõ vào BI/RBO nối lên nguồn và LT nối xuống mass thì ngõ ra
đều sáng.

2.1.5

Khối hiển thị.
Đổ hiển thị kết quả ta dùng led 7 đoạn. Ở đây, để mạch được đơn giản

ta dùng led 7 đoạn anode chung vì ngõ ra của IC 74LS247 tích cực mức thấp.
❖ Cấu tạo và hình dáng led 7 đoạn.
Một con led 7 đoạn được cấu tạo từ 7 thanh led đơn liên kết lại với
một thứ tự và tỉ lệ thích hợp để hiển thị các số từ 0-9 và các ký tự A, B, c, D, E, F.
Ngoài ra, nó còn có một lcd nữa dùng đề hiển thị dấu chấm thập phân.

Hình 2.5: Hình dáng và sơ đồ chân led 7 đoạn

Áp rod trên moi đoạn từ 1,8-ỉ-2v với dòng từ 7-r20mA.Do vậy ta cần
tính điện trở hạn dòng cho led. Ta có:
V R =Vcc-V l e d = 5-2 = 3v 3
=> R = G JQ-3 = 375 Í2
Chọn R = 330 £2
2.2 MẠCH ĐỒNG HỒ SỐ.

Hình 2.6: Sơ đồ nguyên lý mạch đồng hồ số
❖ Nguyên lý hoat đông của mach:
Xung kích được tạo ra từ IC 555 được đưa vào bộ đếm và kích cho bộ đếm
hoạt động. Mỗi khi có một xung vào thì sẽ kích bộ đếm đếm một lần. Vì đây là
mạch đồng hồ số nên xung ở đây là xung chuẩn 1Hz.
Ta có thể chia mạch này là ba khối sau: khối giây, khối phút, khối giờ.
- Khối giây gồm hai con IC 74LS90, hai con 74LS247 và hai led 7 đoạn
anode chung. Khối có chức năng điều khiển và hiển thị giây của đồng
hồ từ 0-^59