Khối xung clock của KL46

L o g o


L o g o

L o g o

BÁO CÁO HÊỆ THỐNG NHÚNG
Đề tài:

Phân phối xung đồng bộ ngoại vi
Máy phát xung đồng bộ đa năng


L o g o

MỤC TIÊU

Hiểu được phân bố xung clock trong KL46
Hiểu được cách định dạng đặc trưng của xung clock đối với
thiết bị ngoại vi

Hiểu được cách định dạng PLL và FLL về việc sử dụng
internal clock hoặc external clock


L o g o

TỔNG QUAN VỀ MODULE KL46

 Các KL46 có các chế đôỆ sau đây về việc duy trì xung clock MCU và chế độ năng lượng

của nó:

 Bộ dao động (OSC): Module OSC là một bộ dao động tinh thể. Các mô-đun, kết hợp
với một tinh thể bên ngoài hoặc bôỆ cộng hưởng, tạo ra một xung tham chiếu cho các
MCU.

 HêỆ thống Module tích hợp (SIM): Cấu hình xung

đầu ra và bộ chia xung cho hệ

thống MCU và thiết bị ngoại vi khác.

 Hệ thống chế độ điều khiển (SMC): chịu trách nhiệm sắp xếp mức điện năng thấp của
ngõ vào và ra để ngừng và chạy chương trình.


L o g o

Multipurpose Clock Generator (MCG): cung cấp nhiều lựa chọn
nguồn cho MCU. Các mô-đun chứa một vòng khóa tần số(FLL) và
một vòng khóa pha ( PLL)

Sơ đồ phân phối xung : mô tả tất cả các dòng xung, PLL và FLL
trong hệ thống. Nó cũng cung cấp các mối quan hệ giữa các MCG,
OSC và SIM trong MCU.


L o g o

L o g o



Giới thiệu chung:
Kit FRDM-KL46Z là một kit ARM® Cortex™-M0+ giá rẻ do công ty Freescale sản xuất. Kit có kích thước khá
nhỏ. Nhưng trên kit tích hợp khá nhiều tính năng hay.



- chip ARM MKL46Z256VLL4MCU, core clock 48MHz, bộ nhớ flash 256kB, 32kB sram, tích hợp bộ điều khiển
segment LCD, USB otg.
- Cảm ứng điện dung (Capacitive touch slider), trên chip ARM đã tích hợp controller cho touch sensing.
- Cảm biến Accelerometer MMA8451Q
- Cảm biến từ trường magnetometer MAG3110
- Linh hoạt trong lựa chọn nguồn, có thể sử dụng 5V từ cổng USB máy tính, hoặc từ pin 3V3.



- Form factor compatible with Arduino ™ R3 pin layout
- Tích hợp bộ debug Open SDA trên kit, có thể sử dụng Open SDA để debug và giao tiếp RS232
- cảm biến ánh sáng
- I/O (2 leds, 2 buttons)
- LCD segment 4 digits


L o g o

 Clock giống như trái tim của chip, trái tim này đập 96 triệu lần
mỗi giây (KL46 tối đa 100MHz).

 KL46 có 5 phần có màu nền khác nhau tương ứng với 5 module:
- MCG
- SIM
- System Oscillator
- PMC
- RTC


L o g o


L o g o


L o g o


L o g o

Bộ dao động (OSC)
- Là một bộ dao động thạch anh, nó kết hợp với một thạch anh ngoài hoặc bộ cộng

hưởng, tạo ra một đồng hồ tham chiếu cho MCU
-Ngõ vào:




Thạch anh ngoài

Ngõ vào xung RTC

-Ngõ ra:





OSCCLK cho hệ thống MCU.
OSCERCLK cho thiết bị ngoại vi trên chip , và OSC32KCLK.
OSC32KCLK cho RTC.


L o g o


L o g o
Module tích hợp hệ thống(SIM)

 Chức năng là bộ chia tần thể hiện ở 2 khối OUTDIV1 và OUTDIV4 trên
hình Clock diagram. Output của OUTDIV1 là System/core clock <=
48MHz. Output của OUTDIV4 là bus/flash clock <= 24MHz

 Có 3 chức năng chính:
- Bộ chia tần
- Bộ chọn xung
- Enable/disable clock
ngoài ra còn cấu hình Flash/RAM và một số cấu hình cho các thiết bị
ngoại vi khác.

L o g o

 Bôô chia tần: Để set giá trị cho OUTDIV1 và OUTDIV4 thì ghi vào thanh ghi SIM_CLKDIV1 các giá trị
OUTDIV1/OUTDIV4 phù hợp.

 Bôô chọn xung: Chức năng là bộ chọn xung chỉ hỗ trợ một số thiết bị ngoại vi: UART0, USB, TPM.
Nguồn clock cho UART0 có thể có:
- MCGFLLCLK clock or MCGPLLCLK/2 clock
- OSCERCLK clock
- MCGIRCLK clock

 Enable/disable clock hỗ trợ tất cả các peripheral. Sau khi reset chip, tất cả các xung cho peripheral đều
Disable. Dùng module nào phải Enable clock cho module đó.


L o g o


L o g o

Multipurpose Clock Generator (MCG)

 Các Kinetis MCG (Multipurpose Clock Generator) cho phép một số nguồn xung nội hay
xung ngoại được sử dụng để lấy hệ thống và xung kết nối . MCG thay đổi giữa các bộ
phận, một số có PLL và FLL và một số chỉ với FLL nhưng tất cả theo một bố cục tương tự
và quy tắc tương tự để sử dụng.

 Lưu ý rằng lưu lượng từ FLL có jitter cao hơn từ PLL và không thích hợp với nguồn xung
clock cho USB. Đối với chế độ lưu trữ USB, chỉ PLL được sử dụng để lấy từ xung clock 48

MHz, trừ khi một tín hiệu xung clock USB chuyên dụng có sẵn. Điều này cũng đúng đối với
các thiết bị USB trừ phần Kinetis bao gồm IRC48M, có thể được sử dụng để thực hiện các
yêu cầu kỹ thuật USB thiết bị.


L o g o


L o g o


L o g o


L o g o



MCG vùng FEI

-FEI là trạng thái MCG đầu tiên mà tồn tại tự động sau mỗi lần reset. Nó có nghĩa là FLL Enaged nội bộ và
sử dụng chậm 32kHz nội RC oscillator (32kHz ICR) như là nguồn để các FLL (Frequency Locked Loop). Các mặc
định FLL đến một yếu tố nhân của 640 có nghĩa là đầu ra FLL sẽ có khoảng 20.5MHz do thực tế rằng ICR 32 kHz
sẽ được cắt cho giá trị này trong nhà máy. tuy nhiên nó có một số sai lệch và nhiệt độ trôi mà làm cho nó thường
ít chính xác rằng một nguồn tinh.
-PLL bị vô hiệu hóa trong trạng thái mặc định sau khi cài lại.
-Đầu ra của FLL được chuyển sang MCGOUTCLK, mà sau đó cung cấp các lõi xử lý và xe buýt sau khi chia
tùy chọn. do đó về 20.5MHz đồng hồ của bộ vi xử lý hiện các thiết lập lại và con đường đồng hồ mặc định được
thể hiện trong sơ đồ sau. Các ngăn trong các thiết bị Kinetis thường defaut chia cho 1 kể từ khi đồng hồ tốc độ
ban đầu là không cao hơn giá tốc độ tối đa của bất kỳ của các xe buýt nó xung kết nối.

L o g o




MCG vùng FEE

L o g o

-Các FEE (FLL dính bên ngoài) vùng có nghĩa là FLL đang được sử dụng làm nguồn cho MCG
CLKOUT theo đó đầu vào của FLL không phải là xung nội chậm nhưng thay vào đó có nguồn gốc từ đầu
vào xung bên ngoài bởi MCG_C7 chọn.
-Việc chuyển đổi kiểm soát sự thay đổi trạng thái này FEI bản chất là MCG_C1 [refs] đang được
thay đổi từ giá trị mặc định của '1' [chọn xung nội bộ chậm] để '0'.
-Cần được thực hiện lần đầu tiên chọn đầu vào đồng hồ bên ngoài để các FLL trước khi chuyển vì
đầu vào xung của FLL nên trong phạm vi 31.25..39.065kHz fo hoạt động chính xác. Điều này đạt được
bằng cách đảm bảo rằng nguồn là Sẵn có (ví dụ. Một nguồn dao động RTC có thể phải là lần đầu tiên
kích hoạt), mà nguồn bên ngoài đồng hồ này được chọn trong MCG_C7 và chia đầu vào của FLL MCG_C1
[FRDIV] được thiết lập để chia nó xuống đến phạm vi tần số chính xác.




L o g o
FEE
- Lựa chọn ngõ ra FLL giống như ngõ ra của xung MCGOUT
- Có nhiều xung ngoại.
- PLL không hoạt động ở công suất thấp trừ phi C5[PLLCLKEN] được set.

- Set: C1[CLKS]==00, C1[IREFS]=0, C6[PLLS]=0 and C1[FRDIV] được cung cấp một xung ngoại từ

31,25 kHz đến 39,0625 kHz.



PEE
- Lựa chọn ngõ ra PLL giống như ngõ ra của xung MCGOUT
- Xung clock ngoại cung cấp cho PLL.
- Set: C1[CLKS]==00, C1[IREFS]=0, C5[PRDIV] được cung cấp một xung ngoại từ 2 MHz đến 4 MHz

và C6[PLLS]=1 và C2[LP]=0
- PLL không hoạt động ở trạng thái công suất thấp.


L o g o

 FBE
- Lựa chọn xung ngoại giống như xung MCGOUT
- FLL là một quá trình hoạt động nhưng ngõ ra không sử dụng. ( xung ngoại được
sử dụng như ngõ vào)
- Có thể cung cấp một xung cho hệ thống khi FLL đạt đến tần số nhất định.
- PLL không hoạt động ở trạng thái công suất thấp trừ phi C5[PLLCLKEN] được
đặt.
- Set: C1[CLKS]=10,C1[IREFS]=0,C1[FRDIV] được cung cấp một xung ngoại từ
32.25 kHz đến 39,0625 kHz, C6[PLLS]=0 và C2[LP]=0