Đề tài 13. Nghiên cứu tìm hiểu về vi mạch điều khiển BUS 8288 (bus controller).
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (397.65 KB, 23 trang )
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
BÀI TẬP LỚN
MÔN: KIẾN TRÚC MÁY TÍNH
Lớp: KHMT1 – K10
Nhóm sv thực hiện: Nhóm 7
1. Trần Hữu Lộc
2. Nguyễn Thành Quang
3. Phạm Hồng Phi
4. Vũ Văn Việt
5. Đỗ Đức Vinh
Page 1
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
LỜI NÓI ĐẦU
Trong kiến trúc máy tính, bus là một hệ thống phụ chuyển dữ liệu giữa các thành phần
bên trong máy tính, hoặc giữa các máy tính với nhau.
Các bus máy tính đầu tiên theo nghĩa đen là các dây điện song song với đa kết nối,
nhưng thuật ngữ này bây giờ được sử dụng cho bất cứ sắp xếp vật lý cung cấp cùng một
chức năng như các bus điện tử song song.
Các bus máy tính hiện đại có thể dùng cả thông tin liên lạc song song và các kết
nối chuỗi bit, và có thể được đi dây trong một multidrop (dòng điện song song)
hoặc chuỗi Daisy (kỹ thuật điện tử) có cấu trúc liên kết, hoặc kết nối với các hub chuyển
mạch, như USB.
Page 2
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Nhận xét và góp ý của giáo viên:
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
.
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
Page 3
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
...............................................................................................................................................
...............................................................................................................................................
..
Page 4
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
PHỤ LỤC:
BỘ CÔNG THƯƠNG.......................................................................................................1
LỜI NÓI ĐẦU
....................................................................................................................................
2
NHẬN XÉT
....................................................................................................................................
3
I.............................................................................................................................................
NỘI DUNG THỰC HIỆN
.........................................................................................................................
5
1.............................................................................................................................................
Giới thiệu
.........................................................................................................................
5
2.............................................................................................................................................
Tìm hiểu chung về Intel 8288
.........................................................................................................................
5
II............................................................................................................................................
MỤC ĐÍCH VÀ YÊU CẦU
.........................................................................................................................
6
1.............................................................................................................................................
Mục đích
.........................................................................................................................
6
2.............................................................................................................................................
Yêu cầu
.........................................................................................................................
6
Page 5
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
III...........................................................................................................................................
CẤU TẠO, CHỨC NĂNG, ỨNG DỤNG
.........................................................................................................................
7
1.
Cấu tạo và chức năng
7
a.
Sơ đồ chân
7
b.
Định nghĩa chân và chức năng
8
c.
Bảng tạo tín hiệu
11
d.
Sơ đồ khối
12
e.
Chức năng khối
12
f.
Kết nối CPU 8086 và các mạch phụ trợ tạo bus hệ thống
13
g.
Kết nối CPU và các mạch phụ trợ chính trong IBM PC XT
14
h.
Biểu đồ đọc đơn giản hóa
15
i.
Biểu đồ ghi đơn giản hóa
16
j.
Giải nghĩa biểu đồ đơn giản hóa
17
2.
Ứng dụng
18
a.
Ứng dụng
18
b.
Thông tin tham khảo
18
Page 6
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
I.NỘI DUNG THỰC HIỆN
1.Giới thiệu:
Bus là hệ thống các đường dân dẫn vận chuyển tín hiệu điện từ phần mạch này sang
phần mạch khác trong phạm vi máy tính, được phân loại thành 3 loại:
1. Bus địa chỉ (Address Bus-Bus A): Dùng để truyền tín hiệu địa chỉ từ CPU ra
ngoài, nhằm xác định đối tượng cần trao đổi dữ liệu với CPU.
2. Bus dữ liệu (Data Bus-Bus D): Dùng để truyền tín hiệu dữ liệu giữa các phần
mạch khác nhau trong máy tính.
3. Bus điều khiển (Control Bus): Gồm nhiều đường dân dẫn điện, mỗi đường dây có
chức năng truyền một tín hiệu điều khiển khác nhau để các phần mạch trong hệ
thống máy tính làm việc với nhau được đồng bộ, tránh được sự xung đột khi thực
hiện chương trình cũng như khi thực hiện trao đổi dữ liệu.
4. Intel 8288 thuộc Control Bus làm nhiệm vụ xử lí lệnh từ CPU và điều khiển tín
hiệu.
2.Tìm hiểu chung về Intel 8288
1. Intel 8288 là 1 Bus điều khiển được thiết kế cho Intel 8086/8087/8088/8089 và
2.
3.
4.
5.
được cung cấp trong gói DIP 20 chân. Chip 8086(và 8088) hoạt động ở chế độ tối
đa, do chúng được cấu hình chủ yếu cho các hoạt động chính hay làm việc với bộ
xử lí mở rộng, tín hiệu điểu khiển được tạo ra bởi Intel 8288. Đã được sử dụng
trong máy tính IBM, XT và các phiên bản khác.
Cung cấp tín hiệu được yêu cầu kiểm soát bộ nhớ, I/O, và ngắt giao tiếp
Kết nối trực tiếp với 8088/8086
Xử lí các chân S0, S1, S2 mang mã trạng thái trước khi bắt đầu mỗi chu kì Bus
Tạo ra lệnh một cách thích hợp theo thời gian và điều khiển tín hiệu trong phản
ứng
Page 7
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
II.MỤC ĐÍCH VÀ YÊU CẦU
1.Mục đích:
•
•
•
Hiểu rõ hơn về bộ xử lí Intel 8288
Hiểu được nguyên lí hoạt động của I
ntel 8288
2.Yêu cầu:
•
•
•
•
•
•
Nêu lên được nguyên lí hoạt động của Intel 8288
Vẽ được sơ đồ kết nối với bộ xử lí chính
Vẽ được sơ đồ chân của Intel 8288
Vẽ được sơ đồ khối của Intel 8288
Giải nghĩa chức năng các chân của Intel 8288
Giải nghĩa chức năng các khối Intel 8288
•
Page 8
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
III.CẤU TẠO, CHỨC NĂNG, ỨNG DỤNG:
1) Cấu tạo và chức năng:
a. Sơ đồ chân:
Page 9
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
b. Định nghĩa chân và chức năng:
Kí hiệu
Đầu vào(I)
Đầu ra(O)
Chân Số
Chức năng
Mode> Điều khiển
1
I
để 8288 làm việc ở
IOB
các chế độ bus khác
nhau
IOB (chân 1) – (chế độ vào/ra bus), khi IOB = 1, 8288 trong chế độ bus vào/ra
với ngoại vi. Trong chế độ này, 8288 cho phép thực hiện lệnh ghi ngoại vi(hoặc
đọc) mà không cần chờ xử lí. Khi vi xử lý khởi tạo một lệnh vào/ra, 8288 ngay
lập tức cho phép các đường tín hiệu lệnh sử dụng MCE/PDEN# và DT/R# để điều
khiển mạch thu phát vào/ra bus. Chế độ vào/ra bus tiện lợi để sử dụng trong hệ
thống đa xử lý mà các thiết bị ngoại vi kết nối với một bộ xử lý. Khi IOB = 0, 8288
làm việc trong chế độ bus hệ thống thì không tín hiệu nào được cho phép hoạt
động. Chế độ này được dùng trong hệ thống chỉ có một bus hệ thống mà trên đó
kết nối các thiết bị ngoại vi và bộ nhớ.
<Clock> Ngõ vào
CLK
2
I
lấy từ xung nhịp hệ
thống
Đây là đầu vào nối các xung đồng hồ hệ thống (từ mạch 8284) và dùng để đồng
bộ tất cả các xung điều khiển đi ra từ mạch 8288
Các tín hiệu lấy
trực tiếp từ µP. Tùy
theo các giá trị mà
3, 18, 19
I
S0#, S1#, S2#
8288 sẽ đưa ra các
tín hiệu theo bảng
tạo tín hiệu
Các chân tạo tín hiệu của Intel 8288, tùy vào tín hiệu nhận được mà tạo ra các
lệnh khác nhau.
Page 10
BỘ CÔNG THƯƠNG
Kí hiệu
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Đầu vào (I)
Đầu ra (O)
Chân Số
Chức năng
DT/R#
4
O
P truyền (1) hay
nhận (0) dữ liệu
Là tín hiệu để điều khiển hướng đi của dữ liệu trong hệ vào hay ra so với CPU
(DT/R# = 0 : CPU đọc dữ liệu, DT/R# = 1 : CPU ghi dữ liệu)
5
O
Enable> Tín hiệu
ALE
cho phép chốt địa chỉ
ALE(chân 5) – (chốt địa chỉ), điều khiển và cho phép chốt địa chỉ
<Address Enable>
chờ thời gian trễ
khoảng 150ms sẽ tạo
các tín hiệu điều
AEN#
6
I
khiển ở đầu ra của
8288 để đảm bảo
rằng địa chỉ sử dụng
đã hợp lệ
AEN# (chân 6) – (cho phép địa chỉ), điều khiển để các tín hiệu của 8288 chờ sau
khoảng từ 110ns đến 250ns để dành cho các địa chỉ đã chốt ra ngoài bus địa chỉ.
O
Command> Điều
MRDC#
khiển đọc bộ nhớ
Lệnh cho phép đọc bộ nhớ
O
Command> Điều
MWTC#
khiển ghi bộ nhớ
Lệnh cho phép ghi bộ nhớ
<Advanced MWTC>
8
O
Giống MWTC nhưng
AMWC#
hoạt động sớm hơn
Cũng là lệnh cho phép ghi bộ nhớ nhưng hoạt động sớm hơn lệnh MWTC#
Page 11
BỘ CÔNG THƯƠNG
Kí hiệu
IOWC#
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Chân Số
11
Đầu vào (I)
Đầu ra (O)
Chức năng
O
Command> Điều
khiển ghi ngoại vi
Lệnh cho phép ghi ngoại vi
<Advanced IOWC>
Giống IOWC
nhưng hoạt động
12
O
sớm hơn, dùng cho
AIOWC#
các ngoại vi chậm
đáp ứng kịp tốc độ
µP
Cũng là lệnh cho phép ghi ngoại vi nhưng hoạt động sớm hơn lệnh IOWC#
13
O
Command> Điều
IORC#
khiển đọc ngoại vi
Lệnh cho phép đọc ngoại vi
ra thông báo µP
14
O
INTA#
chấp nhận yêu cầu
ngắt của thiết bị
ngoại vi
INTA#(chân 14), Xử lí yêu cầu ngắt của thiết bị ngoại vi
15
I
CEN
đưa ra các tín hiệu
của 8288
CEN (chân 15) – (cho phép lệnh), khi CEN = 0, thì tất cả cá đầu ra tín hiệu và các
đầu ra điều khiển DEN, PDEN của 8288 trở về trạng thái không tích cực. Khi CEN
= 1 thì các tín hiệu ra của 8288 được phép tích cực.
<Data Enable> Tín
hiệu điều khiển bus
DEN
16
O
dữ liệu thành bus
cục bộ hay bus hệ
thống
DEN(chân 16), chân nhận tín hiệu điều khiển bus dữ liệu thành bus cục bộ hay
bus hệ thống
Page 12
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Kí Hiệu
Đầu vào(I)
Đầu ra(O)
Chân số
Chức năng
Data Enable> Định
MCE/PDEN#
17
O
chế độ làm việc cho
mạch điều khiển
ngắt PIC 8259
Thay đổi chức năng nhờ IOB. Khi IOB = 1(chế độ vào/ra bus), thì MCE/PDEN# =
0 cho phép dữ liệu cho bus vào/ra hoặc bus hệ thống. Khi IOB = 0(chế độ bus hệ
thống), thì MCE/PDEN# = 1 phục vụ cho chấp nhận yêu cầu ngắt trong hệ thống
chuỗi ngắt gồm các mạch PIC(có master và các slaves). Hệ thống ngắt chỉ có 1
PIC thì MCE không có ý nghĩa
Cung cấp năng
V
20
CC
lượng (+5V)
10
Bã (0V)
GND
c. Bảng tạo tín hiệu:
S2#
0
0
0
0
1
1
1
1
S1#
0
0
1
1
0
0
1
1
S0#
0
1
0
1
0
1
0
1
Page 13
Tạo tín hiệu
INTA#
IORC#
IOWC#AIOWC#
Không tạo
MRDC#
MRDC#
MWTC#,AMWC#
Không tạo
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
d. Sơ đồ khối:
S0#
S1#
Bộ tạo tín hiệu
các lệnh
Giải mã trạng
thái
S2#
MRDC#
MWTC#
AMWC#
IORC#
Các tín hiệu
lệnh
IOWC#
AIOWC#
CLK
Đầu
vào
điều
khiển
Logic điều khiển
AEN#
CEN
Bộ tạo tín hiệu
điều khiển
INTA#
DT/R#
DEN
MCE/PDEN#
ALE
IOB
e. Chức năng khối:
Giải mã trạng thái: Khối giải mã nhận lệnh từ các tín hiệu 3 chân: S0#, S1#,
S2# để nhận dạng trạng thái tức thời của hệ thống
Bộ tạo tín hiệu các lệnh: Kết hợp với khối giải mã trạng thái tạo ra tín hiệu cho
phép các lệnh hoạt động
Logic điều khiển: Dựa vào trạng thái tức thời của hệ thống và tín hiệu điều
khiển các lệnh để đưa ra trình tự hợp lí nhất cho các lệnh
Bộ tạo tín hiệu điều khiển: Tạo ra tín hiệu điều khiển nhằm cho phép chốt địa
chỉ, thu hay phát dữ liệu điều khiển ngắt
Page 14
Chốt địa
chỉ, thu
phát dữ
liệu điều
khiển
ngắt
BỘ CÔNG THƯƠNG
f.
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Sơ đồ kết nối với CPU 8086 và các mạch phụ trợ tạo bus hệ thống:
A19/S6 – A16/S3
74HC373
LE
OE#
b
AD15 – AD8
74HC373
LE
OE#
Page 15
A19 – A16
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
A15 – A8
Bus
g. Sơ đồ kết nối CPU và các mạch phụ trợ chính trong IBM PC
XT:
địa
V
CC
chỉ/
AD7 – AD0
dữ
liệu
nội
bộ
8086/8088
RAM
CP
8284
U
Bus cục bộ
Bộ tạo nhịp
đồng hồ
RE RE
SE AD
TĐiều
Y khiển
Tạo nhịp đồng hồ
hệ thống (8284)
Điều khiển DMA
(8237A)
Điều khiển ngắt
(8259A)
(8288)
D15 – D8
Bus
ROM
CLK
CLK
A19/S6 . A16/S3
Bus
Bu
AD15:AD0
S0#hệ
sX
S1#
thốn
S2# g
8086
mở
REALY
rộng
RESET BHE#/S7
MN/MX#
PIO
AD7 – AD0
74HC373
A7 – A0
LE
OE#
OE#
DIR
D15 – D8
74HC245
OE#
DIRD7 – D0
74HC245
Bộ thích ứng
MRDC#
S0#
Điều khiển
MWTC#
đồ họa(6845)
S1#
busAMWC#
S2#
CLK
AEN#
Điều
khiển
IORC#
(8288)
IOWC#
AIOWC#
CEN
vào/ra
đa
INTA#
năng
MCE/PDEN#
Đĩa tư (PD765)
ALE
COMN(8250)
DT/R#
GND
Máy in
DEN
IOB
(8255)
Đếm thời gian
AEN#
GND
(8253)
Page 16
Các khe mở rộng BHE#/S7
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
h. Biểu đồ đọc đơn giản:
Page 17
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
i. Biểu đồ ghi đơn giản:
Page 18
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Page 19
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Giải nghĩa biểu đồ đơn giản hóa:
Chu kỳ T1:Trong chu kỳ này địa chỉ của bộ nhớ hay thiết bị ngoại vi được đưa
ra trên các đường địa chỉ, hoặc địa chỉ/dữ liệu và địa chỉ/trạng thái. Các tín
hiệu điều khiển ALE, DT/R#, IO/M# cũng được đưa ra để giúp việc hoàn tất
việc giữ thong tin địa chỉ này.
Chu kỳ T2:Trong chu kỳ này CPU đưa ra các tín hiệu điều khiển RD# hoặc
WR#, DEN# và tín hiệu dữ liệu trên D0 – D7 nếu là lệnh ghi. DEN# thường
dùng để mở các bộ đệm của bus dữ liệu nếu như chúng được dùng trong hệ.
Tại cuối kỳ T2(và giữa mỗi chu kỳ T của Tw, nếu có) CPU lấy mẫu tín hiệu
READY để xử lý trong chu kỳ tiếp theo khi nó phải làm việc với bộ nhớ hoặc
thiết bị ngoại vi chậm.
Chu kỳ T3 :Trong chu kỳ này CPU dành thời gian cho bộ nhớ hay thiết bị ngoại
vi khi nhập dữ liệu. Nếu là chu kỳ đọc dữ liệu thì tại cuối chu kỳ T3 CPU sẽ lấy
mẫu tín hiệu của bus dữ liệu
Nếu tại cuối chu kỳ đồng hồ T2(hoặc giữa mỗi chu kỳ T của Tw) mà CPU phát
hiện ra tín hiệu READY = 0(do bộ nhớ hay thiết bị ngoại vi đưa đến) thì CPU tự
xen vào sau T3 một vài chu kỳ T để tạo chu kỳ đợi Tw = n*T nhằm kéo dài thời
gian thực hiện lệnh, tạo điều kiện cho bộ nhớ hoặc thiết bị ngoại vi có đủ thời
gian hoàn tất việc đọc/ghi dữ liệu.
Chu kỳ T4 : Trong chu kỳ này các tín hiệu trên bus được đưa về trạng thái bị
động để chuẩn bị cho chu kỳ bus mới. Tín hiệu WR# trong khi chuyển trạng
thái từ 0 lên 1 sẽ kích hoạt động quá trình đưa vào bộ nhớ hay thiết bị ngoại vi.
Trên các biểu đồ đọc ghi cũng biểu diễn các thông số quan trọng về mặt thời
gian lien quan đến tốc độ hoạt động tối thiểu cần thiết của các bộ nhớ hoặc
thiết bị ngoại vi nếu chúng muốn làm việc với CPU.Trong biểu đồ thời gian đọc
ta thấy việc truy nhập bộ nhớ kéo dài trong khoảng thời gian từ T1 – T3(gần 3
chu kỳ đồng hồ 3*T = 600ms). Trong tổng số thời gian này phải tính đến thời
gian trễ khi chuyền địa chỉ ttrễ địa chỉ = 110ns, thời gian giữ của dữ liệu khi đọc
tgiữR = 30ns và thời gian trễ do việc truyền tín hiệu qua các mạch đệm nhiều
nhất là t trễ đệm = 40ns. Như vậy các bộ nhớ nối với 8086 – 5MHz cần phải có
thời gian truy nhập nhỏ hơn:
3*T – ttrễ địa chỉ - tgiữR – ttrễ đệm = 600 – 110 – 30 – 40 = 420ns.
Mặt khác với CPU 8086 5MHz thì độ rộng xung đọc là TRD = 325ns, đó là thời
gian đủ dài để cho bộ nhớ với thời gian truy nhập cỡ 420ns làm việc.
Trong biểu đồ thời gian ghi ta thấy phải có một thời gian giữ dữ liệu tối thiểu để
ghi TgiữW = 88ns sau khi WR# đột biến từ 0 lên 1. Trong thực tế thời gian này
gần như bằng 0 đối với bộ nhớ thông dụng.
2) Ứng dụng:
j.
Page 20
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
a) Ứng dụng:
Như đã biết, vi mạch 8288 là mạch điều khiển, nó lấy một số tín hiệu điều khiển
của CPU và cung cấp tất cả tín hiệu điều khiển cần thiết co hệ vi xử lí 8088 làm
việc ở chế độ MAX. Tùy theo các tín hiệu trạng thái lấy thẳng từ CPU mà mạch
8288 sẽ tạo ra các tín hiệu khác nhau tại các chân của nó để điều khiển hoạt động
của các thiết bị nối với CPU
b) Thông tin tham khảo:
Bus controller 8288 trên mạch
Page 21
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Bus controller 8288 linh kiện rời
Lịch sử ra đời của mạch vi xử lí:
Năm 1947, J. Bardeen & W. Brattain (AT&T Bell Lab., USA) phát minh ra "Point
Contact Transistor." - đây là một đột phá trong nỗ lực tìm ra thiết bị mới thay cho ống
chân không. Dòng điện vào được truyền qua lớp dẫn điện (conversion layer) trên bề mặt
bản Germanium và được khuyếch đại thành dòng. Sở dĩ thiết bị khuyếch đại dòng điện
này có tên là TRANSISTOR vì nó là một loại điện trở hay bán dẫn có khả năng truyền
điện.
Năm 1950, W.Shockley (AT&T Bell Lab., USA) phát minh ra transistor kiểu tiếp
hợp. Đây là mô hình đầu tiên của loại bipolar transitor sau này.
Năm 1958, J.Kilby (công ty Texas Instruments, Mỹ) phát minh ra mạch IC
(Integrated Circuit) đầu tiên, mở đầu cho thời kỳ hoàng kim của vi điện tử. Điểm quan
trọng trong phát minh của Kilby là ở ý tưởng về việc tích hợp các thiết bị điện tử (điện
trở, transistor, condenser) lên trên bề mặt tấm silicon.
Năm 1959, J.Hoerni và R.Noyce (Mỹ) thành công trong việc chế tạo ra transistor trên
một mặt phẳng silicon. Hình dưới là transistor với cả 3 cực (base, emitter, colector) cùng
nằm trên một mặt phẳng.
Năm 1970, G.E.Smith và W.S.Boyle (AT&T Bell Lab., USA) tạo ra mạch CCD 8-bit.
Cùng năm 1970, J.Karp và B.Regitz (công ty Intel, Mỹ) tạo ra mạch DRAM 1103 với
trên 1000 memory cells.
Năm 1971, M.E.Hoff, S.MazerF.Faggin (công ty Intel, Mỹ) tạo ra bộ vi xử lý 4004 với
trên 2,200 con transistor.
Năm 2004, công ty Intel (Mỹ) chế tạo chip Pentium 4 với trên 42 triệu con transistor.
Cùng năm 2004, Intel tung ra chip Itanium 2 (9MB cache) phục vụ máy chủ, với số
transistor lên tới 592 triệu con.
Page 22
BỘ CÔNG THƯƠNG
ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Năm 2005, ê kíp liên kết giữa IBM, SONY, SONY Computer Entertainment, và
Toshiba giới thiệu chip CELL đa lõi (multicore), hoạt động ở tốc độ 4GHz, đạt tốc độ xử
lý lên tới 256 GFLOPS.
Chưa đầy 50 năm kể từ ngày Kilby đề xuất ra ý tưởng về IC, ngành công nghệ vi
mạch đã đạt được những thành tựu rực rỡ. Sự tăng trưởng ở tốc độ chóng mặt của ngành
công nghệ vi mạch là chìa khóa quan trọng bậc nhất trong cuộc cách mạng công nghệ
thông tin hiện nay.
Page 23
