nghiên cứu, thiết kế, mô phỏng và chế tạo bộ lọc thông dải điều hưởng khả trình dải tần uhf

MỤC LỤC
MỤC LỤC .............................................................................................................. 1
LỜI CAM ĐOAN .................................................................................................... 3
DANH MỤC CÁC CHỮ VIẾT TẮT ...................................................................... 4
DANH MỤC CÁC BẢNG ...................................................................................... 5
DANH MỤC CÁC HÌNH VẼ ĐỒ THỊ ................................................................... 6
MỞ ĐẦU ................................................................................................................ 8
1. Lý do chọn đề tài ................................................................................................. 8
2. Lịch sử nghiên cứu .............................................................................................. 8
3. Mục đích nghiên cứu, đối tượng và phạm vi của đề tài ........................................ 9
4. Tóm tắt luận văn ................................................................................................ 10
5. Phương pháp nghiên cứu ................................................................................... 10
Chương I - Tổng quan về thiết kế bộ lọc cao tần .................................................... 12
1. Thiết kế bộ lọc bằng phương pháp suy hao chèn ................................................ 12
1.1. Tổng quan ................................................................................................... 12
1.2. Phương pháp chuyển đổi và chuẩn hóa ....................................................... 13
1.3. Một số dạng bộ lọc thường được sử dụng ................................................... 15
2. Các phương pháp điều chỉnh tần số cộng hưởng ................................................ 18
2.1. Thiết kế bộ lọc sử dụng các bộ chuyển đổi ngược trở kháng/dẫn nạp .......... 18
2.1.1. Bộ chuyển đổi ngược trở kháng/dẫn nạp .............................................. 18
2.1.2. Một số phương pháp hiện thực hóa các bộ chuyển đổi ngược ............... 19
2.1.3. Bộ lọc thông thấp sử dụng các bộ chuyển đổi ngược ............................ 22
2.1.4. Bộ lọc thông dải sử dụng các bộ chuyển đổi ngược .............................. 25

1


2.2. Một số phương pháp điều chỉnh tần số cộng hưởng .................................... 27
Chương II - Bộ lọc thông dải điều hưởng 450÷550MHz ........................................ 30
1. Sơ đồ khối và các yêu cầu kỹ thuật .................................................................... 30
2. Khối cao tần – Tunable BPF .............................................................................. 32

2.1. Sơ đồ khối tổng quan .................................................................................. 32
2.2. Mô phỏng ................................................................................................... 33
2.3. Bản vẽ nguyên lý và layout ......................................................................... 40
3. Khối giao diện điều khiển số.............................................................................. 44
3.1. Cấu trúc ...................................................................................................... 44
3.2. Giao thức điều khiển ................................................................................... 50
3.3. Phần mềm điều khiển trên máy tính cá nhân ............................................... 51
Chương III – Kết Quả Thực Tế.............................................................................. 53
1. Hình ảnh thực tế về bộ lọc ................................................................................. 53
2. Kịch bản đo kiểm .............................................................................................. 54
3. Kết quả đo ......................................................................................................... 55
KẾT LUẬN ........................................................................................................... 63
1. Những kết quả đã đạt được ................................................................................ 63
2. Định hướng phát triển trong tương lai ................................................................ 63
TÀI LIỆU THAM KHẢO ..................................................................................... 65

2


LỜI CAM ĐOAN
Tôi xin cam đoan đây là công trình do bản thân tôi tiến hành nghiên cứu và triển
khai thực hiện dưới sự hướng dẫn của PGS.TS Vũ Văn Yêm. Ngoài các tài liệu
tham khảo đã được trích dẫn, tất cả các số liệu, kết quả mô phỏng, đo đạc là trung
thực và được chính tác giả thu thập trong quá trình mô phỏng.
Nếu phát hiện có bất kỳ sự gian lận nào tôi xin hoàn toàn chịu trách nhiệm trước
Hội đồng.
Tác giả

Lê Huy Hoàng

3


DANH MỤC CÁC CHỮ VIẾT TẮT
STT

TỪ VIẾT
TẮT

THUẬT NGỮ
TIẾNG ANH

THUẬT NGỮ
TIẾNG VIỆT

1

UHF

Ultra High Frequency

Tần số siêu cao

2

DAC

Bộ chuyển đổi số - tương tự

3

DTC

4

MEMS

Digital to Analog
Converter
Digitally Tunable
Capacitor
Microelectromechanical
System

5

LPF

Low Pass Filter

Bộ lọc thông thấp

6

HPF

High Pass Filter

Bộ lọc thông cao

7

BPF

Band Pass Filter

Bộ lọc thông dải

8

BSF

Band Stop Filter

Bộ lọc chắn dải

9

SDR

Software Defined Radio

Vô tuyến định nghĩa bằng
phần mềm

4

Tụ điện điều chỉnh số
Hệ thống vi cơ điện tử

DANH MỤC CÁC BẢNG
Bảng 1.1: Chuẩn hóa trở kháng và tần số................................................................................................14
Bảng 1.2: Chuyển đổi từ bộ lọc thông thấp sang các loại bộ lọc khác .....................................................14
Bảng 1.3: Một số phương pháp hiện thực hóa các bộ chuyển đổi ngược trở kháng/dẫn nạp [2]............20
Bảng 1.4: Hệ số của bộ lọc Butterworth và Equal Ripple 0.5dB [1]........................................................23
Bảng 2.1: Tham số mô phỏng của bộ lọc tại một số tần số cộng hưởng ..................................................40
Bảng 2.2: Danh sách linh kiện..................................................................................................................41
Bảng 3.1: Kết quả đo bộ lọc thông dải điều hưởng..................................................................................61

5


DANH MỤC CÁC HÌNH VẼ ĐỒ THỊ
Hình 1.1: Sơ đô mạch điện tổng quát.......................................................................................................12
Hình 1.2: Quy trình thiết kế bộ lọc bằng phương pháp suy hao chèn.....................................................13
Hình 1.3: Chuyển đổi phần tử cơ bản từ LPF sang HPF, BPF hoặc BSF ...............................................15
Hình 1.4: Đáp ứng của một bộ lọc thông thấp Maximally Flat ...............................................................16
Hình 1.5: Đáp ứng của một bộ lọc thông thấp Tchebyscheff ..................................................................17
Hình 1.6: Đáp ứng của một bộ lọc thông thấp Elliptic ............................................................................17
Hình 1.7: Đặc tính của bộ chuyển đổi ngược trở kháng (bên trái) và dẫn nạp (bên phải) .....................19
Hình 1.8: Sử dụng Inverter để chuyển đổi tương đương tụ điện và cuộn cảm .......................................19
Hình 1.9: Ví dụ về việc hiện thực hóa một Admittance Inverter.............................................................22
Hình 1.10: Bộ lọc thông thấp sử dụng Impedance Inverter [9] ...............................................................23
Hình 1.11: Bộ lọc thông thấp sử dụng Admittance Inverter [9] ..............................................................23
Hình 1.12: Sơ đồ nguyên lý của hai bộ lọc thông thấp tương đương ......................................................24
Hình 1.13: Đặc tính truyền đạt của hai bộ lọc thông thấp tương đương.................................................25
Hình 1.14: Chuyển đổi LPF → BPF (Admittance Inverter) [9] ..............................................................27
Hình 1.15: Chuyển đổi LPF → BPF (Impedance Inverter) [9] ...............................................................27
Hình 1.16: Sơ đồ nguyên lý hai bộ lọc thông dải tương đương ...............................................................28

Hình 1.17: Đặc tuyến của hai bộ lọc thông dải tương đương ..................................................................28
Hình 2.1: Sơ đồ khối bộ lọc thông dải điều hưởng khả trình ..................................................................30
Hình 2.2: Mô hình tương đương của diode biến dung SMV1763 (Skyworks) ........................................31
Hình 2.3: Sơ đồ khối bộ lọc thông dải điều hưởng...................................................................................32
Hình 2.4: Sơ đồ nguyên lý mô phỏng với linh kiện lý tưởng (bước 1) .....................................................34
Hình 2.5: Kết quả mô phỏng S21 của bộ lọc sử dụng linh kiện lý tưởng (bước 1) ..................................35
Hình 2.6: Sơ đồ nguyên lý mô phỏng khi sử dụng dây chêm ngắn mạch (bước 2) .................................36
Hình 2.7: Kết quả mô phỏng S21 của bộ lọc sử dụng dây chêm ngắn mạch (bước 2) ............................36
Hình 2.8: Sơ đồ nguyên lý mô phỏng (bước 3 – phần 1)..........................................................................37
Hình 2.9: Sơ đồ nguyên lý mô phỏng (bước 3 – phần 2)..........................................................................38
Hình 2.10: Sơ đồ nguyên lý mô phỏng (bước 3 – phần 3) ........................................................................38
Hình 2.11: Sơ đồ nguyên lý mô phỏng (bước 3 – phần 4) ........................................................................39
Hình 2.12: Kết quả mô phỏng S21 của bộ lọc (bước 3) ...........................................................................39
Hình 2.13: Sơ đồ nguyên lý chi tiết của khối cao tần ...............................................................................42
Hình 2.14: Bản vẽ layout lớp TOP của khối cao tần................................................................................43
Hình 2.15: Sơ đồ cấu trúc khối điều khiển số ..........................................................................................45
Hình 2.16: Sơ đồ nguyên lý phần nguồn của khối điều khiển .................................................................46
Hình 2.17: Sơ đồi nguyên lý phần vi điều khiển của khối điều khiển......................................................47

6


Hình 2.18: Sơ đồ nguyên lý phần khuếch đại của khối điều khiển..........................................................48
Hình 2.19: Sơ đồ nguyên lý phần giao diện USB của khối điều khiển.....................................................49
Hình 2.20: Cấu trúc bản tin điều khiển sử dụng mã DAC ......................................................................50
Hình 2.21: Cấu trúc bản tin điều khiển sử dụng giá trị tần số cộng hưởng ............................................50
Hình 2.22: Cấu trúc bản tin lưu trữ thông tin hiệu chỉnh .......................................................................51
Hình 2.23: Phần mềm điều khiển trên máy tính BPF_Controller...........................................................52
Hình 3.1: Mạch lọc thông dải điều hưởng khả trình ...............................................................................53
Hình 3.2: Mạch điều khiển số ..................................................................................................................53

Hình 3.3: Sơ đồ khối hệ thống đo.............................................................................................................54
Hình 3.4: Hình ảnh thực tế về hệ thống đo ..............................................................................................54
Hình 3.5: S11 và S21 của bộ lọc khi tần số cộng hưởng là 450MHz ........................................................55
Hình 3.6: S11 và S21 của bộ lọc khi tần số cộng hưởng là 460MHz ........................................................56
Hình 3.7: S11 và S21 của bộ lọc khi tần số cộng hưởng là 470MHz ........................................................56
Hình 3.8: S11 và S21 của bộ lọc khi tần số cộng hưởng là 480MHz ........................................................57
Hình 3.9: S11 và S21 của bộ lọc khi tần số cộng hưởng là 490MHz ........................................................57
Hình 3.10: S11 và S21 của bộ lọc khi tần số cộng hưởng là 500MHz ......................................................58
Hình 3.11: S11 và S21 của bộ lọc khi tần số cộng hưởng là 510MHz ......................................................58
Hình 3.12: S11 và S21 của bộ lọc khi tần số cộng hưởng là 520MHz ......................................................59
Hình 3.13: S11 và S21 của bộ lọc khi tần số cộng hưởng là 530MHz ......................................................59
Hình 3.14: S11 và S21 của bộ lọc khi tần số cộng hưởng là 540MHz ......................................................60
Hình 3.15: S11 và S21 của bộ lọc khi tần số cộng hưởng là 550MHz ......................................................60
Hình 3.16: So sánh kết quả đo đạc và mô phỏng (tần số cộng hưởng: 450MHz, 500MHz và 550MHz).61

7


MỞ ĐẦU
1. Lý do chọn đề tài
Hiện nay, cùng với sự phát triển của khoa học công nghệ, ngày càng xuất hiện
nhiều các thiết bị truyền thông có khả năng hoạt động trên nhiều kênh tần số khác
nhau như đầu thu kỹ thuật số, bộ đàm và đặc biệt là các thiết bị sử dụng công nghệ
vô tuyến định nghĩa bằng phần mềm (SDR). Do kênh truyền thông có thể thay đổi
trong quá trình hoạt động, việc hiện thực hóa các thiết bị này gặp phải trở ngại trong
công đoạn lọc tín hiệu có ích ra khỏi các tín hiệu nằm ở các dải tần lân cận từ các hệ
thống xung quanh. Có nhiều giải pháp có thể sử dụng để giải quyết vấn đề này, và
một trong số đó là sử dụng các bộ lọc thông dải có thể cấu hình tần số cộng hưởng.
Bên cạnh đó, tính thực tiễn của các bộ lọc này sẽ được nâng lên rất nhiều nếu được
trang bị giao diện điều khiển số.

2. Lịch sử nghiên cứu
Bộ lọc tương tự có lịch sử phát triển rất lâu đời, thậm chí từ trước chiến tranh thế
giới thứ II [2]. Do tầm quan trọng của thiết bị này trong các hệ thống viễn thông, rất
nhiều các công trình nghiên cứu về phương pháp thiết kế, kỹ thuật điều chỉnh tần số
cộng hưởng, và những kinh nghiệm trong việc hiện thực hóa các bộ lọc đã được đưa
ra. Nói riêng trong lĩnh vực các kỹ thuật điều chỉnh tần số cộng hưởng, chúng ta có
thể điểm qua một số công trình nghiên cứu đã được thực hiện:
- Trong bài báo [3], B. Kapilevich đã đề cập tới những lý thuyết cơ bản và quá
trình hiện thực hóa một bộ lọc thông dải sử dụng diode biến dung với băng
thông cố định và có bù suy hao trong dải thông. Bộ lọc trong bài báo sử dụng
các bộ cộng hưởng Step-Impedance kết hợp với các bộ cân bằng đáp ứng tần
số. Tham số kỹ thuật:
 Dải điều chỉnh tần số cộng hưởng: 1080 ÷ 1440MHz;
 Băng thông 3dB: 60 ± 5MHz;
 Suy hao tại tần số cộng hưởng: 3.5÷5 dB.

8


- Một bộ lọc thông dải sử dụng hai bộ cộng hưởng LC song song được giới
thiệu bởi K. Jeganathan trong [6]. Tuy nhiên, công trình này chỉ đưa ra được
kết quả mô phỏng. Các số liệu mô phỏng đạt được như sau:
 Dải điều chỉnh tần số cộng hưởng: 170 ÷ 217MHz;
 Băng thông điều chỉnh được;
 Suy hao tại tần số cộng hưởng: < 2dB.
- Công trình nghiên cứu [7], được thực hiện bởi Tatiana Pavlenko, tập trung vào
các giải pháp điều hưởng bộ lọc thông dải. Để minh họa cho công trình của
mình, tác giả đã thiết kế và triển khai một bộ lọc thông dải điều hưởng sử dụng
tụ điện điều chỉnh số (DTC) với các tham số kỹ thuật cụ thể:

 Dải điều chỉnh tần số cộng hưởng: 370 ÷ 570MHz;
 Băng thông: 50MHz hoặc 100MHz (điều chỉnh được);
 Suy hao tại tần số cộng hưởng: 3.6÷4.6dB với băng thông 50MHz.
- Trong bài báo [8], tác giả đã đưa ra quá trình thiết kế, triển khai và kết quả đo
đạc hai bộ lọc thông dải điều hưởng sử dụng đi-ốt biến dung với ba bộ cộng
hưởng. Tham số kỹ thuật cụ thể của từng bộ lọc như sau:
 Bộ lọc thông dải điều hưởng dải tần VHF:
 Dải điều chỉnh tần số cộng hưởng: 176MHz÷216MHz.
 Băng thông: 44MHz.
 Suy hao trong dải thông: 3.3dB÷3.7dB.
 Bộ lọc thông dải điều hưởng dải tần VHF:
 Dải điều chỉnh tần số cộng hưởng : 476MHz÷698MHz.
 Băng thông: 30MHz.
 Suy hao trong dải thông: 4.7dB÷6.9dB.

3. Mục đích nghiên cứu, đối tượng và phạm vi của đề tài
- Hiểu rõ cơ sở lý thuyết về thiết kế bộ lọc cao tần;

9


- Nắm bắt các phương pháp thiết kế bộ lọc thông dải điều chỉnh được tần số
cộng hưởng và khả năng số hóa của từng phương pháp;
- Thiết kế sơ đồ nguyên lý và mô phỏng được hoạt động của bộ lọc thông dải
điều chỉnh được tần số cộng hưởng dải tần UHF;
- Chế tạo và căn chỉnh, tối ưu hóa các tham số của bộ lọc thông dải điều hưởng
khả trình dải tần UHF;
- Đưa ra được một quy trình tổng quát có tính thực tế cao về thiết kế bộ lọc
thông dải điều hưởng.

4. Tóm tắt luận văn
Luận văn bao gồm các nội dung chính như sau:
- Chương I: giới thiệu tổng quan về thiết kế bộ lọc cao tần
 Thiết kế bộ lọc thông thấp sử dụng phương pháp Insertion Loss;
 Kỹ thuật chuyển đổi từ bộ lọc thông thấp sang các dạng bộ lọc khác;
 Lý thuyết và ứng dụng của các bộ biến đổi ngược trở kháng/dẫn nạp;
 Các giải pháp cho việc điều chỉnh tần số cộng hưởng của bộ lọc thông dải;
- Chương II: trình bày chi tiết về quá trình thiết kế, mô phỏng bộ lọc thông dải
điều hưởng dải tần UHF, cũng như giải pháp tích hợp giao diện điều khiển số;
- Chương III: đánh giá các số liệu đo đạc thực tế của bộ lọc thông dải điều
hưởng dải tần UHF;
- Đề xuất một số hướng phát triển trong tương lai.

5. Phương pháp nghiên cứu
Quá trình thực hiện nghiên cứu, thiết kế và chế tạo bộ lọc điều hưởng khả trình
được tiến hành theo các bước như sau:
- Nghiên cứu về lý thuyết thiết kế bộ lọc cao tần.
- Nghiên cứu các phương pháp điều chỉnh tần số cộng hưởng của bộ lọc thông
dải.

10


- Thiết kế sơ đồ nguyên lý và mô phỏng bộ lọc thông dải điều hưởng dải tần
UHF.
- Chế tạo, đo đạc và căn chỉnh bộ lọc thông dải điều hưởng dải tần UHF.
- Tích hợp giao diện điều khiển số.

11

Chương I - Tổng quan về thiết kế bộ lọc cao tần
1. Thiết kế bộ lọc bằng phương pháp suy hao chèn
1.1. Tổng quan
Xét một bộ lọc không tổn hao (lossless), là bộ lọc sử dụng các linh kiện và đường
truyền không tổn hao, được kết nối với nguồn và tải như minh họa trong Hình
1.1.
Γ

ZIN

Bộ lọc
RS

RL

VS

Hình 1.1: Sơ đô mạch điện tổng quát

- Đặt PLR là tỷ số giữa công suất tối đa có thể cấp cho tải của nguồn Pinc với
công suất thực sự cấp cho tải PLoad
(1)
Đối với bộ lọc không tổn hao:
|

|

(2)

Trong đó, Γ( ) là hệ số phản xạ.
Do Γ( ) là hàm chẵn của
dưới dạng phân thức theo

và có giá trị nhỏ hơn 1 nên ta có thể biểu diễn
2

như sau [2]:

12


|

|

(

)

(

(3)
)

Trong phương pháp suy hao chèn, ta sẽ sử dụng hàm

(4)
để đại diện cho

đáp ứng biên độ của bộ lọc theo tần số.
- Quy trình thiết kế bộ lọc bằng phương pháp suy hao chèn:

Đặc tả bộ lọc

Thiết kế
nguyên mẫu
lọc thông thấp

Chuyển đổi

Triển khai bộ lọc
trên thực tế

Hình 1.2: Quy trình thiết kế bộ lọc bằng phương pháp suy hao chèn

 Trong phương pháp suy hao chèn, chúng ta sẽ dựa trên đặc tả kỹ thuật của
bộ lọc cần thiết kế để chọn ra kiểu bộ lọc có đáp ứng biên độ phù hợp
(Maximally Flat, Tchebyscheff, Elliptic …) sau đó xác định bậc của bộ lọc
rồi cuối cùng xác định giá trị các linh kiện trong bộ lọc.
 Trừ bộ lọc thông thấp, để đơn giản hóa quá trình thiết kế, sau khi chọn ra
kiểu bộ lọc và bậc phù hợp, chúng ta sẽ không trực tiếp đi vào xác định giá
trị linh kiện trong bộ lọc mà sẽ đi vào thiết kế nguyên mẫu lọc thông thấp
rồi chuyển đổi sang dạng bộ lọc cần thiết kế (thông cao, thông dải, chắn
dải). Hình 1.2 mô tả quy trình chung khi thiết kế bộ lọc bằng phương pháp
suy hao chèn.

1.2. Phương pháp chuyển đổi và chuẩn hóa
- Chuẩn hóa các tham số của bộ lọc thông thấp: để đơn giản cho quá trình thiết
kế, trở kháng và tần số thường được chuẩn hóa như sau [2]:

13


Bảng 1.1: Chuẩn hóa trở kháng và tần số

Trước chuẩn hóa

STT

Sau chuẩn hóa

(Giá trị thực)

1

Trở kháng nguồn Rs

2

Trở kháng tải RL

3

Tần số cắt

4

Tần số

5

Cuộn cảm L

6

Tụ điện C

1

- Phương pháp chuyển đổi: việc chuyển đổi từ bộ lọc thông thấp sang các dạng
bộ lọc khác có thể thực hiện theo Bảng 1.2 và Hình 1.3.
Bảng 1.2: Chuyển đổi từ bộ lọc thông thấp sang các loại bộ lọc khác

LPF

HPF

BPF

Li

Ci

14

BSF


Thông thấp

(LPF)

Chắn dải
(BSF)

Thông dải
(BPF)

Thông cao
(HPF)

L’
C’

L

L’

C’

C’

L’
L’

C

L’

C’

C’

Hình 1.3: Chuyển đổi phần tử cơ bản từ LPF sang HPF, BPF hoặc BSF

Các công thức chuyển trên được tính với Li, Ci là các giá trị đã chuẩn hóa trở
kháng và tần số còn Li’, Ci’ là các giá trị thực.
Trong đó, đối với chuyển đổi:
 LPF-HPF:

là tần số cắt của cả hai bộ lọc

 LPF-BPF và LPF-BSF:
√
,

là tần số trung tâm

là biên của dải thông
(5)

1.3. Một số dạng bộ lọc thường được sử dụng
Trong phần này, chúng ta sẽ khảo sát một số dạng bộ lọc phổ biến được thiết kế
bằng phương pháp suy hao chèn.
- Maximally Flat (Binomial hay Butterworth): đặc điểm của các bộ lọc dạng này
là đáp ứng biên độ trong dải thông có độ phẳng rất cao. Đối với một bộ lọc
thông thấp Maximally Flat:

15

( )

(6)

trong đó, k là hằng số quyết định hệ số truyền đạt tại tần số cắt

, N là bậc

của bộ lọc.
Hình 1.4 mô tả đáp ứng tần số của một bộ lọc thông thấp Maximally Flat bậc 5
tần số cắt 1GHz (3dB).
0.00

Insertion Loss (dB)

-10.00
-20.00
-30.00
-40.00
-50.00
-60.00
0

0.5

1

1.5

2

2.5

3

3.5

Frequency (GHz)

Hình 1.4: Đáp ứng của một bộ lọc thông thấp Maximally Flat

- Equal Ripple (Tchebyscheff): đáp ứng biên độ trong dải thông của bộ lọc loại
này có dạng gợn sóng. So với bộ lọc Maximally Flat cùng bậc thì Equal
Ripple có độ chọn lọc tần số cao hơn. Đối với bộ lọc thông thấp Equal Ripple:
(7)
trong đó,

là đa thức Tchebyscheff,

là hằng số quyết định mức gợn

trong dải thông.
Hình 1.5 mô tả đáp ứng của một bộ lọc thông thấp Tchebyscheff bậc 5 tần số
cắt 1GHz (3dB).

16


0.00

Insertion Loss (dB)

-10.00
-20.00
-30.00
-40.00
-50.00
-60.00
-70.00
-80.00
0

0.5

1

1.5

2

2.5

3

3.5

Frequency (GHz)

Hình 1.5: Đáp ứng của một bộ lọc thông thấp Tchebyscheff

- Elliptic: với bộ lọc loại này đáp ứng biên độ trong toàn dải đều có dạng gợn
sóng. Ưu điểm của bộ lọc loại này là có độ chọn lọc tần số cao hơn hai loại
trên. Hình 1.6 mô tả đáp ứng tần số của một bộ lọc thông thấp Elliptic bậc 5
tần số cắt 1GHz.
20.00

Insertion Loss (dB)

0.00
-20.00
-40.00
-60.00
-80.00
-100.00
-120.00
-140.00
0

0.5

1

1.5

2

2.5

Frequency (GHz)

Hình 1.6: Đáp ứng của một bộ lọc thông thấp Elliptic

- Những dạng bộ lọc trên có các đặc điểm đáng chú ý như sau:

17

3

3.5


 Bậc của bộ lọc chính bằng số lượng thành phần phản kháng (tụ điện, cuộn
cảm đối với bộ lọc thông thấp, thông cao; cặp tụ điện-cuộn cảm mắc song
song hoặc nối tiếp đối với bộ lọc thông dải và chắn dải) sử dụng trong bộ
lọc. Bậc của bộ lọc càng lớn thì khả năng chọn lọc tầng số càng cao, tuy
nhiên suy hao của bộ lọc cũng sẽ tăng lên.
 Do việc thiết kế bộ lọc bậc cao yêu cầu khối lượng tính toán rất lớn nên trên
thực tế thường sử dụng một số phần mềm CAD như Advanced System
Design của Agilent hoặc MATLAB để thực hiện việc tổng hợp bộ lọc.
Ngoài ra một số tài liệu như [1] và [2] còn cung cấp bảng tra cứu tham số
để thiết kế bộ lọc.

2. Các phương pháp điều chỉnh tần số cộng hưởng
2.1. Thiết kế bộ lọc sử dụng các bộ chuyển đổi ngược trở kháng/dẫn nạp
2.1.1. Bộ chuyển đổi ngược trở kháng/dẫn nạp
- Định nghĩa [3]: bộ chuyển đổi trở kháng/dẫn nạp lý tưởng là một bốn cực
không tổn hao, tương hỗ, không phụ thuộc tần số với ma trận truyền đạt có
dạng:
*

+

[

*

+

[

]

(8)

hoặc
]

(9)

- Tính chất của bộ chuyển đổi ngược trở kháng/dẫn nạp được mô tả như mô tả
trong Hình 1.7.

18


K

Z1

J

Y1

Z2

Y2

Hình 1.7: Đặc tính của bộ chuyển đổi ngược trở kháng (bên trái) và dẫn nạp (bên phải)

trong đó,
và là hằng số.
lần lượt là trở kháng và dẫn nạp đầu vào.
lần lượt là trở kháng và dẫn nạp tải.
 Các bộ chuyển đổi ngược trở kháng/dẫn nạp thực tế chỉ có thể thỏa mãn
tính chất mô tả trong Hình 1.7 trên một dải tần số nhất định.
 Với tính chất này, các bộ chuyển đổi ngược trở kháng/dẫn nạp được sử
dụng rất phổ biến trong việc thay thế cuộn cảm trong các bộ lọc bằng tụ
điện và ngược lại. Phương pháp chuyển đổi được miêu tả trong Hình 1.8.

L

K

L

K

C

J

C

J

Hình 1.8: Sử dụng Inverter để chuyển đổi tương đương tụ điện và cuộn cảm

2.1.2. Một số phương pháp hiện thực hóa các bộ chuyển đổi ngược
Các bộ chuyển đổi ngược trở kháng/dẫn nạp với các tính chất nêu trên sẽ không
có ý nghĩa nếu không thể hiện thực hóa. Trong phần này, chúng ta sẽ xem xét một
số phương pháp triển khai thực tế của các bộ chuyển đổi ngược trở kháng/dẫn nạp.
19


Bảng 1.3: Một số phương pháp hiện thực hóa các bộ chuyển đổi ngược trở kháng/dẫn nạp [2]

Sơ đồ nguyên lý
Bộ chuyển đổi ngược trở kháng

-L

Tham số

-L
L

-C

>0

-C
C

θ/2

>0

θ/2

| |

Z0

jX

Z0

( )
(

20

)


Sơ đồ nguyên lý
Bộ chuyển đổi ngược dẫn nạp

Tham số

L
-L

-L

>0

C
-C

-C

θ/2

>0

θ/2

| |

jB
Y0

Y0

( )
(

)

- Nhìn vào Bảng 1.3, chúng ta thấy rằng hầu như sẽ không thể hiện thực hóa các
bộ Inverter này nếu chúng đứng một mình do có sự xuất hiện của các cuộn
cảm, tụ điện giá trị âm hoặc các đoạn đường truyền có độ dài điện nhỏ hơn 0.
Tuy nhiên nếu được ghép với các linh kiện hoặc đường truyền bên ngoài thì

21


các tham số âm sẽ được bù và do đó việc hiện thực hóa được các bộ Inverter
này là hoàn toàn có thể. Hình 1.9 mô tả trường hợp hiện thực hóa một mạch
điện bao gồm một Admittance Inverter mắc song song với hai tụ điện C1 và
C2, trong đó C1 và C2 đều lớn hơn C.

C
C1

J

C2

-C+C1

-C+C2

J=ω*C
Hình 1.9: Ví dụ về việc hiện thực hóa một Admittance Inverter

2.1.3. Bộ lọc thông thấp sử dụng các bộ chuyển đổi ngược
Việc thiết kế bộ lọc thông thấp sử dụng các bộ chuyển đổi ngược trở kháng/dẫn
nạp có thể thực hiện theo các bước như sau:

- Bước 1: xác định các chỉ tiêu kỹ thuật của bộ lọc thông thấp (tần số giới hạn
dải thông, tần số giới hạn dải chắn và suy hao yêu cầu tại hai tần số đó, độ gợn
dải thông và dải chắn);
- Bước 2: lựa chọn dạng bộ lọc (Butterworth, Tchebyscheff hay Elliptic), bậc và
độ gợn phù hợp [1];
- Bước 3: thiết kế bộ lọc theo hướng dẫn trong Hình 1.10 hoặc Hình 1.11, trong
đó:


là trở kháng đặc tính của hệ thống (thường là 50Ω);



là tần số giới hạn dải thông;



và

là các giá trị có thể tùy biến được chỉ cần thỏa mãn quan hệ trong

Hình 1.10;


và

là các giá trị có thể tùy biến được chỉ cần thỏa mãn quan hệ trong

Hình 1.11;


là các hệ số phụ thuộc vào loại bộ lọc sử dụng, Bảng 1.4 chứa các bộ giá
trị đối với các bộ lọc Butterworth và Equa Ripple 0.5 dB có bậc nhỏ hơn
hoặc bằng 5, có thể tham khảo đầy đủ hơn trong [1];
22


RS
L’1

L’n

K0,1

K1,2

√

Kn,n+1

√

RL

√

Hình 1.10: Bộ lọc thông thấp sử dụng Impedance Inverter [9]

GS
J0,1

C’1

√

C’n

J1,2

√

Jn,n+1

GL

√

Hình 1.11: Bộ lọc thông thấp sử dụng Admittance Inverter [9]

- Bước 4: tiến hành hiện thực hóa các bộ chuyển đổi ngược theo hướng dẫn
trong mục 2.1.2 để thu được bộ lọc thông thấp mong muốn.
Bảng 1.4: Hệ số của bộ lọc Butterworth và Equal Ripple 0.5dB [1]

Bậc

g0

g1

g2

g3

g4

Bộ lọc Butterworth
1

1

2

1

2

1

1.4142

1.4142

1

3

1

1

2

1

23

1

g5

g6


Bậc

g0

g1

g2

g3

g4

g5

4

1

0.7654

1.8478

1.8478

0.7654

1

5

1

0.618

1.618

2

1.618

0.618

g6

1

Bộ lọc Equal Ripple (0.5 dB)

1

1

0.6986

1

2

1

1.4029

0.7071

1.9841

3

1

1.5963

1.0967

1.5963

1

4

1

1.6703

1.1926

2.3661

0.8419

1.9841

5

1

1.7058

1.2296

2.5408

1.2296

1.7058

Hình 1.12: Sơ đồ nguyên lý của hai bộ lọc thông thấp tương đương

24

1


Hình 1.13: Đặc tính truyền đạt của hai bộ lọc thông thấp tương đương

- Hình 1.12 và Hình 1.13 lần lượt mô tả sơ đồ nguyên lý và đặc tuyến truyền đạt
của một bộ lọc thông thấp thông thường, và một bộ lọc thông thấp sử dụng các
bộ chuyển đổi ngược trở kháng lý tưởng. Có thể thấy rằng đặc tuyến truyền
đạt của hai bộ lọc này hoàn toàn trùng khớp với nhau.
- Việc sử dụng các bộ chuyển đổi ngược khi thiết kế các bộ lọc thông thấp có
một số ưu điểm như sau:
 Có thể tạo ra được những bộ lọc thông thấp chỉ sử dụng một loại linh kiện
điện kháng như cuộn cảm hay tụ điện. Điều này rất có ý nghĩa trong việc
giảm chi phí triển khai và kích thước bộ lọc.
 Giá trị các linh kiện

,

và các bộ chuyển đổi ngược có thể tùy biến

được, tạo ra độ linh hoạt nhất định trong thiết kế.
2.1.4. Bộ lọc thông dải sử dụng các bộ chuyển đổi ngược
- Việc thiết kế bộ lọc thông thấp sử dụng các bộ chuyển đổi ngược trở
kháng/dẫn nạp có thể thực hiện theo các bước như sau:

25