Nghiên cứu tìm hiểu về vi mạch định thời PIT 8253 8254

BÀI TẬP LỚN
Môn: Kiến trúc máy tính

Đề tài:
Nghiên cứu tìm hiểu về vi mạch định thời PIT –
8253/8254 (Programmable Interval Timer)

Nhóm thực hiện:
Nhóm 3
Lớp:
KTPM5 – K10

Giáo viên hướng dẫn:
Thành viên trong nhóm:

Ths. Nguyễn Thanh Hải
Nguyễn Sỹ Công
Phạm Văn Đô
Bùi Việt Hà
Trần Văn Chung
Trần Mạnh Cường

Hà Nội 2017
Page | 1


I.

Lời mơ đầu
Trong máy tính có nhiều bộ phận riêng lẻ được ghép nối lại với
nhau thành một thể thống nhất. Mỗi bộ phận này có những nhiệm vụ

riêng biệt và cách thức hoạt động cũng khác nhau. Sau đây ta sẽ nghiên
cứu tìm hiểu về vi mạch định thời PIT – 8253/8254 (Programmable
Interval Mạch định thời).

Ta sẽ tìm hiểu theo ba phần chính như sau:
- Tổng quan, khái niệm, đặc điểm và chức năng của vi mạch định thời
PIT 8253/ 8254.
-

Sơ đồ chân và chức năng các chân tín hiệu.

Sơ đồ khối và chức năng của các khối.
Khái niệm vi mạch định thời PIT –8253/8254
-

II.

1. Khái niệm
* Mạch định thời PIT – 8253/8254 là một mạch phụ rất quan trọng trong các
hệ vi xử lý. Nó có thể đáp ứng được các yêu cầu ứng dụng khác nhau như đếm thời
gian, chia tần số, tạo ra dãy xung...
* Được giới thiệu vào năm 1921, lúc đầu chúng được thiết kế chủ yếu cho các
chíp vi xử lý 8080/8085 Intel, nhưng sau đó chúng được sử dụng trong
các hệ thống x86. (Hoặc một mạch tương đương nhúng vào trong một
chip
lớn hơn) được
tìm thấy trong tất cả các đời máy tính IBM.



Hiện nay, PIT này không được bao gồm như là một chip riêng biệt
trong một máy tính x86. Thay vào đó, chức năng của nó được
bao gồm như là một phần của chipset chỉ nam của bo mạch
chủ. Trong một số chipset hiện đại, sự thay đổi này có thể hiển thị
như là sự khác biệt thời gian đo lường trong việctruy cập vào một
Pit bằng cách sử dụng không gian địa chỉ I / O x86. Đọc và viết như
thanh ghi PIT trong không gian địa chỉ I/O có thể hoàn thành nhanh
hơn nhiều.



Bo mạch chủ mới cũng bao gồm truy cập thông qua các chi tiết cấu
hình và giao diện nguồn (ACPI), truy cập vào các địa phương trình
điều khiển ngắt nâng cao(APIC địa phương), và một sự kiện hẹn

Page | 2


giờ chính xác. CPU chính nó cũng cung cấp cơ sơ số lượt truy cập Time
Stamp Counter (TSC).

Page | 3


2. Đặc điểm và chức năng

a.

Đặc điểm



Có 3 bộ đếm 16 bit độc lập Mỗi bộ đếm có tín hiệu xung clock riêng (8254
tương tự như 8253 nhưng có thêm lệnh đọc thanh ghi từ điều khiển CWR).

b.

Page | 4



Cung cấp 6 chế độ ra xung khác nhau.



Cho phép đọc lại giá trị bộ đếm.



Có thể đếm nhị phân hoặc BCD.

Chức năng




Cập nhật đồng hồ hệ thống: bộ đếm 0 của PIT phát tuần hoàn một ngắt
cứng qua IRQ0 của 8259 để CPU có thể thay đổi đồng hồ hệ thống. Bộ đếm
hoạt động trong chế độ 2. Ngõ vào được cấp xung clock tần số 1.19318
MHz. G0 = 1 để bộ đếm luôn được phép đếm. Giá trị ban đầu được nạp là 0

cho phép PIT phát ra xung chính xác với tần số:1.19318/65536 = 18.206Hz.
Cạnh dương của mỗi xung này sẽ tạo ra một ngắt cứng trong 8259. Yêu cầu
này sẽ dẫn tới ngắt 08h để cập nhật đồng hổ hệ thống 18.206 lần trong 1
giây.



Làm tươi bộ nhớ: PIT nối với chip DMAC dùng làm tươi bộ nhớ DRAM.
Bộ đếm1 sẽ định kỳ kích hoạt kênh 0 của DMAC-8237A để tiến hành 1 chu
tr.nh đọc giả làm tươi bộ nhớ. Bộ nhớ 1 hoạt động trong chế độ 3 phát sóng
vuông với giá trị nạp ban đầu là 18. Do đó sóng vuông được phát ra có tần
số 1,19318 MHz/18 = 66288 Hz (chu kỳ bằng 0.015s). Như vậy cứ sau 15
ms cạnh dương của sóng vuông này sẽ tạo 1 chu kỳ đọc giả để làm tươi bộ
nhớ.



Phát sóng âm với tần số biến đổi ra loa của PC: Bộ đếm 2 của PIT được
dùng để phát sóng âm ra loa của PC.

III.

Sơ đồ chân và chức năng các chân.
1. Sơ đồ chân

Page | 5


2.Chức năng các chân

•

D0...D7: 8 chân bit dữ liệu. Các chân này được kết nối với bus dữ liệu để
CPU có thể đọc và gửi lệnh.

• CLK 0, CLK 1, CLK 2: Ngõ vào xung clock cho các bộ đếm
• OUT 0,OUT 1, OUT 2: Ngõ ra bộ đếm
•

GATE 0, GATE 1, GATE 2: Cho phép hay cấm các bộ đếm hoạt động ( =1:
cho phép, =0: cấm)

• GND: Chân tiếp đất
• Vcc: Nhập điện áp nguồn
•

RD (đảo) ,WR (đảo) : Cho phép CPU đọc / ghi dữ liệu từ / đến các thanh ghi
của 8253

• CS (đảo) : Tín hiệu chọn Chip
•
IV.

A0, A1: Giải mã chọn bộ đếm hay thanh ghi điều khiển, thường được nối với
bus địa chỉ của CPU.
Sơ đồ khối và chức năng của các khối.
1. Sơ đồ khối

2.Chức năng các khối
Page | 6

Đệm dư liệu:



Bộ đệm bus dữ liệu có ba chức năng cơ bản:

1. Chương trình chế độ 8253/54.
2. Tải đăng ký số.
3. Đọc các giá trị số.
Điều khiển đọc ghi:



Đọc/ghi logic có 5 tín hiệu: RD (đảo), WR (đảo), CS (đảo) và những dòng địa
chỉ A0 và A1.
Trong chế độ I/O thiết bị ngoại vi, RD (đảo), và WR (đảo) tín
hiệu được kết nối với I/OR và I/OW, tương ứng. Trong bộ nhớ ánh xạ I/O, chúng
được kết nối với MEMR và MEMW. Địa chỉ đường A0 và A1 của CPU thường
được kết nối với dòng A0 và A1 8253/54, và CS (đảo) được gắn với một địa chỉ
decoded.
Kiểm soát từ đăng ký và đồng hồ được lựa chọn theo các tín hiệu trên dòng
A0 và A1.

Thanh ghi từ điều khiển:

o

Đăng ký này được truy cập khi dòng A0 và A1 logic 1. Nó được sử

dụng để viết một từ lệnh chỉ định số lượt truy cập sẽ được sử dụng (nhị
phân hoặc BCD), hoặc là một hoạt động đọc hoặc viết và chế độ của nó.

o

Bộ đếm:

Gồm 3 khối có chức năng giống hệt nhau trong hoạt động. Số lượt truy
cập mỗi bao gồm một lần duy nhất, 16 bit, pre-settable, xuống số lượt
truy cập. Truy cập có thể hoạt động trong hệ nhị phân hoặc hoặc BCD
các đầu vào, các chân và đầu ra được cấu hình bơi việc lựa chọn chế độ
lưu trữ trong đăng ký từ kiểm soát. Bộ đếm hoạt động hoàn toàn độc
lập. Các lập trình viên có thể đọc nội dung của bất kỳ 1 trong 3 công tơ
mà không làm phiền các số thực tế trong quá trình.
3.Thanh ghi
PIT 8253 có tất cả 6 chế độ đếm tùy thuộc vào giá trị trong thanh ghi điều
khiển.

Page | 7


Địa chỉ các thanh ghi của PIT đối với PC là:

2.

Nguyên lý hoạt
động

Page | 8

Bảng phân phối hoạt động theo địa chỉ:

Từ địa chỉ

Nguyên lý hoạt động


Page | 9

Ba bộ đếm đều là các bộ đếm lùi 16 bit




Thanh ghi từ điều khiển của bộ đếm qui định chế độ làm việc và cách nạp
số đếm (nạp)



Đếm số xung đưa vào chân CLK



Điều khiển hoạt động của các bộ đếm bằng tín hiệu từ bên ngoài qua chân
GATE
GATE=1: cho phép đếm
GATE=0: kết thúc quá trình
đếm



Tín hiệu xung trên đầu ra OUT qui định: (tùy chế độ)
OUT==0: bắt đầu quá trình
đếm
OUT=1: Kết thúc quá trình đếm (bộ đếm đạt tới 0)

Chế độ 0-Xung ngắt quãng (Interrupt on Terminal Count): tín hiệu ngõ ra ở mức thấp
cho tới khi bộ đếm tràn thì sẽ chuyển lên mức cao.

Chế độ 1-Xung phát một lần (Programmable Monoflop): tín hiệu ngõ ra chuyển
xuống mức thấp tại cạnh âm của xung clock đầu tiên và sẽ chuyển lên mức cao khi bộ
đếm kết thúc.
Page | 10


Chế độ 2-Xung xung gai (Rate Generator): tín hiệu ngõ ra xuống mức thấp trong chu
kỳ đầu tiên và sau đó chuyển lên mức cao trong các chu kỳ còn lại.

Chế độ 3-Xung xung vuông (Square-Wave Generator): tương tự như chế độ 2 nhưng
xung ngõ ra là sóng vuông khi giá trị đếm chẵn và sẽ thêm một chu kỳ ở mức cao khi
giá trị đếm lẻ.

Page | 11




Khi GATE=1 bộ đếm bắt đầu đếm ngược. Sau khi nạp số đếm N thì
đầu ra OUT sẽ:

•

N chẵn:
OUT=1 trong N/2 chu kỳ xung xung
OUT=0 trong N/2 chu kỳ xung còn lại

•

N lẻ:
OUT=1 trong N+1/2 chu kỳ xung xung
OUT=0 trong N-1/2 chu kỳ xung còn lại

Chế độ 4-Xung kích mềm (Software-triggered Pulse): giống như chế độ 2 nhưng
xung Gate không khởi động quá trình đếm mà sẽ đếm ngay khi số đếm ban đầu được
nạp. Ngõ ra ở mức cao để đếm và xuống mức thấp trong chu kỳ xung đếm. Sau đó, ngõ
ra sẽ trở lại mức cao.

Page | 12


Chế độ 5-Xung kích cứng (Hardware-triggered Pulse): giống như chế độ 2 nhưng
xung Gate không khởi động quá trình đếm mà được khởi động bằng cạnh dương của
xung clock ngõ vào. Ngõ ra ở mức cao và xuống mức thấp sau một chu kỳ clock khi
quá trình đếm kết thúc.

Tác động của tín hiệu Gate

Page | 13

V.

Kết luận



Trên đây là đề tài mà tôi đã nghiên cứu. Sau khi tìm hiểu về đề
tài này tôi đã biết thêm được kiến thức về một số loại vi mạch
và chip, thành phần trong CPU, và cụ thể là vi mạch định thời
PIT-8253/8254. Tôi thấy đây là kiến thức khá thú vị và bổ ích
cho sinh viên nghiên cứu về kiến trúc máy tính.



Song do thời gian nghiên cứu cùng cơ sơ kiến thức vẫn còn
hạn chế, nên để hiểu rõ hơn bản chất, nguyên lý, cấu tạo và
hoạt động của các thiết bị vẫn khó khăn và sơ sài. Mong các
bạn và thầy thông cảm,cũng hi vọng với sự góp ý của các bạn
và thầy giáo tôi sẽ hoàn thành đề tài tìm hiểu này của mình.

VI.

Danh mục các tài liệu tham khảo

 Tài liệu Cấu trúc máy tính & Hợp ngư------------------------

Nguyễn Mạnh Hoàng
 Giáo trình vi xử lý-------------------------------------------------Đại

học viễn thông


/>
 />

 r