THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại NHIỄU THẤP (LOW NOISE AMPLIFIER – LNA) (có sơ đồ mạch)

THIẾT KẾ VÀ MÔ PHỎNG MẠCH
KHUẾCH ĐẠI NHIỄU THẤP (LOW
NOISE AMPLIFIER – LNA)


MỤC LỤC


DANH MỤC CÁC HÌNH VẼ

DANH MỤC BẢNG BIỂU


DANH MỤC CÁC TỪ VIẾT TẮT
AC

Alternating Current

CMOS

Complementary Metal – Oxide – Semiconductor

CG

Common Gate

CS

Common Source

DC

Direct Current

FET

Field – Effect Transistor

LOS

Line Of Sight

LNA

Low Noise Amplifier

MOSFET

Metal – Oxide Semiconductor Field – Effect Transistor

NLOS

Non Line Of Sight

OFDM

Orthogonal Frequency Division Multiplexing

IC

Integrated Circuit

WIMAX

Worldwide Interoperability For Microwave Access


Trang 5/47

CHƯƠNG 1.

TỔNG QUAN VỀ MẠCH KHUẾCH ĐẠI

1.1 Giới thiệu
Mạch khuếch đại thuật toán được thiết kế để thực hiện các tính toán bằng cách
sử dụng điện áp như một giá trị tương tự để mô phỏng những đại lượng khác. Nó
được đặt tên là “Mạch khuếch đại thuật toán”. Đậy là thành phần cơ bản trong các
máy tính tương tự, trong đó mạch khuếch đại thuật tán sẽ thực hiện những thuật
toán như cộng, trừ, tích phân và vi phân... Tuy nhiên, mạch khuếch đại thuật toán
rất đa năng, với nhiều ứng dụng khác nhau ngoài những ứng dụng thuật toán. Mạch
khuếch đại thuật toán thực nghiệm được lắp ráp bằng transistor, đèn điện tử chân
không hoặc những linh kiện khuếch đại được trình bày dưới dạng mạch linh kiện rời
rạc hoặc mạch tích hợp tỏ ra tương ứng với linh kiện thực sự.
Trong các mạch khuếch đại thuật toán đầu tiên phát triển trên đèn điện tử chân
không, hiện nay thường được sản xuất dưới dạng mạch tích hợp (ICs) mặc dù vậy
các phiên bản lắp ráp bằng linh kiện rời rạc cũng được sử dụng nếu cần các tiện ích
vượt quá tầm của IC.
1.1.1 Lịch sử
Các mạch khuếch đại thuật toán tích hợp đầu tiên được ứng dụng rộng rãi cuối
thập niên 1960 là mạch sử dụng transistor lưỡng cực của hãng Fairchild do Bob
Widlar thiết kế năm 1965. Những thiết kế tốt hơn được giới thiệu một số dựa trên

transistor hiệu ứng trường FET (cuối thập niên 1970) và transistor hiệu ứng trường
có cổng cách điện MOSFET (đầu thập niên 1980).
Các mạch khuếch đại thuật toán thường có những thông số nằm trong giới hạn
nhất định và có những vỏ ngoài tiêu chuẩn cùng với nguồn điện cung cấp tiêu
chuẩn.
1.1.2 Hệ thống các mạch khuếch đại
 Mạch khuếch đại nhiễu thấp:

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 6/47

-

Mạch khuếch đại nhiễu thấp là một mạch khuếch đại điện tử sử dụng để
khuếch đại các tín hiệu có biên độ nhỏ dễ bị ảnh hưởng bởi nhiễu như
những tín hiệu nhận được bởi ang-ten. Mạch khuếch đại nhiễu thấp là
một thành phần quan trọng được đặt ở ngõ vào của một mạch thu sóng.

-

Mạch khuếch đại nhiễu thấp có thông số quan trọng là: độ lợi, hệ số
nhiễu, tuyến tính, phối hợp trở kháng, băng thông.

 Mạch khuếch đại lớp A:
-

Mạch khuếch đại lớp A là làm cho bộ khuếch đại không bị méo bằng cách
giữ cho dạng sóng tín hiệu ra khỏi vùng giữa 0V và khoảng 0.6V nơi mà

đặc tính đầu vào của transistor không tuyến tính.

-

Ưu điểm:
• Khuếch đại không bị méo tín hiệu trong vùng 0V-0.6V.
• Không có miền tuyến tính.

-

Nhược điểm:
• Hiệu suất thấp khoảng 30%.
• Tổn hao điện.

 Mạch khuếch đại công suất lớp B:
-

Mạch khuếch đại công suất lớp B là một giải pháp hiệu quả và các vấn đề
liên quan đến lớp A.

-

Ưu điểm:
• Hiệu suất khoảng 50% cao hơn lớp A
• Nhiệt lượng cao hơn lớp A.

-

Nhược điểm:
• Có độ méo lớn.

 Mạch khuếch đại công suất lớp AB:
-

Mạch khuếch đại công suất lớp AB là sự kết hợp giữa lớp A và lớp B để
khác phục nhược điểm của lớp A và lớp B.

-

Ưu điểm:

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 7/47

• Hiệu suất khoảng 50% đến 60%.
• Tuyến tính cao.
 Mạch khuếch đại công suất lớp C:
-

Mạch khuếch đại công suất lớp C là mạch có hiệu suất cao nhất khoảng
80% nhưng tuyến tính nhỏ nhất so với các lớp A, lớp B, lớp AB.

 Mạch khuếch đại vi sai:
-

Mạch khuếch đại vi sai là mạch khuếch đại thực hiện khuếch đại tín hiệu
điện theo sự khác biệt giữa hai điện áp ngõ vào và ngăn chặn bất kỳ điện
áp chung nào tồn tại ở cả hai ngõ vào đó.

 Mạch khuếch đại âm thanh:
-

Mạch khuếch đại âm thanh (còn gọi là amply) là một mạch khuếch đại
điện tử, nó sẽ khuếch đại tín hiệu âm thanh công suất thấp (có tần số
trong khoảng 20 – 20000 Hz, đây cũng là khoảng mà con người có thể
nghe được) lên một mức thích hợp từ đó xuất ra loa.

 Mạch khuếch đại phân bố:
-

Mạch khuếch đại phân bố là các thiết kế mạch kết hợp lý thuyết đường
truyền vào thiết kế mạch khuếch đại truyền thông để có được sản phẩm
độ lợi, băng thông lớn hơn có thể thực hiện được bằng các mạch truyền
thông.

1.2 Wimax
Wimax (Worldwide Interoperability For Microwave Access) là công nghệ mạng
không dây băng thông rộng, hỗ trợ khả năng kết nối băng thông rộng tốc độ cao cho
cả mạng cố định lẫn mạng không dây. Lợi thế của Wimax là triển khai nhanh, tính
chuyển đổi cao, chi phí thấp, Wimax góp phần giải quyết vấn đề nghẽn.
Các chuẩn của Wimax:
-

Chuẩn IEEE 802.16-2001 được hoàn thành vào tháng 10/2001 và được
phân bố vào tháng 4/2002, định nghĩa đặc tả kỹ thuật giao diện không
gian WirelessMANTM cho các vùng đô thị. Giao diện không gian cho hệ

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

Trang 8/47

thống truy cập không dây băng thông cố định hoạt động ở dải tần số 10 -

66 GHz, cần thỏa mãn tầm nhìn thẳng.
Chuẩn IEEE 802.16a vì những khó khăn trong triển khai chuẩn IEEE
802.16, hướng vào việc sử dụng tần số từ 10 - 66 GHz, một dự án sửa đổi
có tên IEEE 802.16a được hoàn thành vào tháng 11/2002 và được công
bố vào tháng 4/2003. Chuẩn này được mở rộng hỗ trợ giao diện không
gian cho những tần số trong băng tần 2-11 GHz, bao gồm cả những phổ
cấp phép và không cấp phép và không cần thỏa mãn điều kiện tầm nhìn

-

thẳng.
Chuẩn IEEE 802.16-2004 được hoàn thành vào tháng 7/2004, còn đucợ
gọi chuẩn IEEE 802.16-2004 hay IEEE 802.16d. Kết hợp của các chuẩn
IEEE 802.16-2001 và IEEE 802.16a, ứng dụng LOS ở dải tần số 10 – 66
GHz và NLOS ở dải tần số 2 – 11 GHz. Khả năng vô tuyến bổ sun như là

-

“beam forming” và kênh con OFDM.
Chuẩn IEEE 802.16e vào đầu năm 2005, chuẩn không dây băng thông
rộng 802.16e với tên gọi Mobile Wimax đã được phê chuẩn, cho phép
trạm gốc kết nối tới những thiết bị đang di chuyển. Chuẩn này giúp cho
thiết bị từ các nhà sản xuất này có thể làm việc, tương thích tốt với các
thiết bị từ nhà sản xuất khác. Chuẩn IEEE 802.16e hoạt động ở các băng

tần nhỏ hơn 6 GHz.

1.3 Công nghệ CMOS
Đây là con NMOS có ba chân: gate (G), Source (S), Drain (D). Khi hoạt động
như một công tắc, VG ở mức cáo sẽ lên nguồn và VG ở mức thấp sẽ xuống đất.
1.1.3 Cấu trúc MOSFET.

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 9/47

Cấu trúc đơn giản của n-type MOS (NMOS). Chế tạo trên bề mặt p-type, thiết bị
gồm có hai vùng n tạo thành các đầu cuối source và drain, một phần polysilicon
(thường được gọi là poly) hoạt động như cổng và một lớp silic dioxide mỏng cách
điện cổng từ chất nền. Lưu ý cấu trúc này đỗi xứng đối với S và D.

Hình 1-1: Cấu trúc MOSFET

Kích thước của cổng dọc theo đường dẫn source-drain được gọi là chiều dài “L”
và vuông góc với chiều dài được gọi là chiều rộng “W”. Khi chế tạo các đường nối
S/D “khuếch tán” khoảng cách thực tế giữa source và drain nhỏ hơn chiều dài “L”.
Để tránh nhầm lẫn, chúng ta có công thức L eff=Ldrawn - 2LD trong đó Leff là chiều dài
hiệu dụng, Ldrawn là tổng chiều dài, LD là chiều dài khuếch tán. Như chúng ta thấy L
và độ dày oxide cổng đóng vai trò quan trọng trong việc thực hiện mạch MOS. Việc
đẩy mạnh phát triển công nghệ MOS là giảm cả hai kích thước này từ thế hệ này
sang thế hệ tiếp theo mà không làm suy giảm thông số của thiết bị.

1.1.4 Ký hiệu MOS

Hình 1-2: Ký hiệu MOS

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 10/47

1.1.5 Điện áp ngưỡng
Khi tăng VG làm chiều rộng của vùng suy giảm và điện áp ở bề mặt phân cách
oxide silicon. Cấu trúc này giống như hai tụ điện: tụ điện oxide cổng và tụ điện
oxide vùng. Khi điện áp giao tiếp đạt đến một giá trị tích cực đủ, các điện tích theo
source tới giao diện và cuối cùng tới drain. Do đó, một kênh mang điện được hình
thành dưới oxide cổng giữa S và D, và transistor “on”. Mặt phân cách là đảo ngược.
Giá trị của VG cho điều này xảy ra được gọi là điện áp ngưỡng “V TH”. Nếu VG tăng
lên thì điện tích trong vùng suy giảm vẫn tương đối nhỏ trong khi mật độ tích tụ
kênh tiếp tục tăng, cung cấp dòng điện lớn hơn từ S và D.
Trong thực tế khó phân xác định được điện áp ngưỡng V TH. Trong vật lý bán dẫn
VTH của một NFET thường được định nghĩa như là điện áp cổng mà giao diện là
nhiều n-type như chất nền p-type. Nó có thể được chứng minh:
(1.1)
Trong đó:
VTH: Điện áp ngưỡng
Qdep: Vùng điện hao hụt
Cox: Điện dung oxide cổng trên một đơn vị điện tích
ΦMS: là sự khác nhau giữa chức năng làm việc của cổng poly và chất nền silcon
ΦF = (kT/q) ln (Nsub/ni)

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

Trang 11/47

Trong thực tế giá trị ngưỡng thu được từ phương trình trên có thể không phù hợp
với thiết kế mạch VTH=0 và thiết bị không tắt cho VG>0. Vì lý do này điện áp
ngưỡng thường được điều chỉnh bằng cách đưa dopants vào khu vực kênh trong quá
trình chế tạo thiết bị, trong thực tế chất làm thay đổi mức độ doping của chất nền
gần giao diện oxide.
1.1.6 Đặc tuyến I/V của MOSFET
Trong hình cho các giá trị khác nhau của VGS chỉ ra khả năng hiện tại của thiết bị

Hình 1-3: Dòng điện drain so với điện áp drain – source trong vùng triode

tăng với VGS. Tính toán ID có thể chỉ ra đỉnh của mỗi parabola tại VDS = VGS – VTH.
(1.2)
Gọi VGS – VTH là điện áp overdrive và W/L tỷ lệ aspect ratio. Nếu V DS ≤ VGS –
VTH thiết bị hoạt động trong vùng triode.
Phương trình được sử dụng làm nền tảng cho thiết kế CMOS tương tự, mô tả sự
phụ thuộc của ID vào hằng số của công nghệ, µnCox, kích thước của thiết bị, W và L,
và cổng và các điện thế rò rỉ đồi với nguồn.

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 12/47

Hình 1-4: Đặc tuyến I/V

Chế độ ngắt: VGS < VTH
Chế độ bão hòa: VDS > VGS - VTH
Chế độ hoạt động: VDS ≤ VGS - VTH

1.4 Nhiễu
Nhiễu là tín hiệu không mong muốn xuất hiện từ nhiều nguồn khác nhau (dưới
dạng điện áp hay dòng điện) chèn vào tín hiệu hữu ích làm giảm chất lượng tín hiệu
thu dẫn đến sai lệch thông tin.
1.1.7 Nhiễu nhiệt
Các điện tích mang điện kích hoạt bằng nhiệt trong dây dẫn tạo thành một dòng
điện ngẫu nhiên làm tăng điện áp ngẫu nhiên. Để vinh danh nhóm nghiên cứu, nhiễu
nhiệt còn được goi là nhiễu Johnson, nhiễu Nyquist.
Vì quá trình nhiễu là ngẫu nhiên không thể xác định một giá trị của điện áp tại
một thời gian cụ thể và chỉ sử dụng là để mô tả đặc trưng nhiễu với các biện pháp
thống kê như giá trị trung bình hoặc root-mean-square.
Vì nguồn nhiệt mong chờ một sự phụ thuộc vào nhiệt độ tuyệt đối. Chỉ ra rằng
nhiễu nhiệt chính là tỷ lệ thuận với T (thậm chí có thể đoán rằng đó là tỷ lệ thuận
với kT). Một đại lượng gọi là công suất nhiễu sẵn có được đưa ra bởi:
(1.3)

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 13/47

Trong đó:
k: hằng số Boltzmann’s (k=1.38 x 10-23 J/K)
T: nhiệt độ tại Kelvins
∆f: băng thông
Bây giờ sẽ làm rõ nhiễu công suất có sẵn và nhiễu băng thông nhưng chú ý
nhiễu nguồn băng thông rất rộng, để tổng số công suất nhiễu phụ thuộc vào băng
thông đo lường. Thuật ngữ nhiễu công suất chỉ đơn gian là công suất tối đa có thể
phân phối từ tải. Nhắc lại rằng điều kiện để truyền tải điện năng tối đa (đối với một
mạng điện trở) là trung bình về tải và nguồn điện trở. Điều này cho thấy việc sử

Hình 1-5: Nhiễu nhiệt do điện trở

dụng trong hình 1-5 để tính công suất nhiễu. Các mô hình của nhiễu điện trở được
kèm trong hộp dashed và ở đây được hiển thị như một máy phát điện áp nhiễu với
điện trở tự nó. Điện năng được cung cấp bởi nhiễu điện trở này đến điện trở khác có
giá trị như nhau là theo định nghĩa công suất nhiễu.
(1.4)
Trong đó là điện áp nhiễu rms hở mạch được tạo bởi điện trở R trên băng thông ∆f
tại nhiệt độ cho trước.
(1.5)
Hai mô hình nhiễu cho một điện trở trong hình 1-7. Lưu ý phân cực về nguốn điện
áp nhiễu và mũi tên trên nguồn dòng điện nhiễu đơn giản là tham khảo.

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)
Hình 1-6: Mô hình điện trở nhiễu nhiệt


Trang 14/47

1.1.8 Nhiễu shot
Một cơ chế nhiễu khác gọi là nhiễu hạt lần đầu tiên được mô tả và giải thích bởi
Schottky năm 1918. Do đó thỉnh thoảng được goi là nhiễu Schottky để công nhận
thành tích. Cơ sở cơ bản cho nhiễu hạt là bản chất chi tiết của điện tích điện tử
nhưng làm thế nào hạt này chuyển thành nhiễu có lẽ không phải đơn giản.
Phải đảm bảo hai điều kiện khi nhiễu hạt xảy ra. Phải có dòng điện chạy trực
tiếp và phải có vách ngăn điện thế mà trên đó mang điện tích. Điều kiện thứ hai cho
thấy điện trở tuyến tính bình thường không tạo ra nhiễu hạt bất chấp chất lượng tử
của điện tích. Thực tế điện tích đi kèm trong bó rời rạc có nghĩa là có những xung
gián đoạn của dòng điện mỗi khi một electron nhảy qua vách ngăn năng lượng. Đó

là sự ngẫu nhiên tại thời điểm đến làm tăng độ trắng của nhiễu hạt. Nếu tất cả mang
điện tích cùng một nhiễu hạt sẽ có đặc tính lành hơn nhiều.
Nhiễu hạt dòng điện phụ thuộc vào điện tích của electron (vì điện tích nhỏ hơn
dẫn đến ít nhiễu hơn và do đó nhiễu ít hơn) tổng dòng điện DC và băng thông
(giống như nhiễu nhiệt). Trên thực tế nhiễu hạt phụ thuộc vào tất cả số lượng đó,
được thấy trong các phương trình sau đây:
(1.6)
Trong đó:
in: nhiễu dòng điện
q: điện tích (1.6 x 10-19 C)
IDC: dòng điện DC
Yêu cầu đối với vách ngăn điện thế rằng nhiễu hạt sẽ chỉ lên quan đến các thiêt
bị phi tuyến, mặc dù không phải tất cả các thiết bị phi tuyến đề nhất thiết phải có
nhiễu hạt.

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 15/47

Như với trường hợp nhiễu nhiệt, mật độ phổ không phải là hằng số với tần số vô
hạn. Tuy nhiên, khởi điểm quan trong từ lý thuyết đơn giản thường không xảy ra
trong phạm vi băng thông hữu ích của thiết bị.
1.1.9 Nhiễu popcorn
Một loại nhiễu khác có thể gây ra chất bán dẫn được gọi là nhiễu popcorn (còn
được gọi khác là nhiễu burst, nhiễu bistable, RTS). Nó được hiểu còn kém hơn
nhiễu flicker, và nó chia sẻ với nhiễu flicker một độ nhạy với sự nhiễm xạ. Dop
transistor vàng thể hiện mức độ nhiễu cao nhất, cho thấy độ nhạy đặc biệt với sự
nhiễm xạ bởi các ion kim loại cụ thể, mặc dù không phải tất cả nhiễu popcorn có thể
là kết quả của nhiễm xạ ion kim loại.

Nhiễu này lần đầu tiên được quan sát thấy ở các diode tiếp xúc điểm nhưng đã
được nhìn thấy trong các đường nối và diode dưới thông thường, một số loại điện
trở, và cả transistor rời rạc và mạch tích hợp. Nhiễu burst được đặc trưng bởi sự
phân bố đa biên. Đó là các thiết bị chuyển mạch nhiễu giữa hai hoặc nhiều giá trị
rời rạc nhưng vào những thời điểm ngẫu nhiên. Việc chuyển đổi được nghe khi một
nguồn nhiễu burst được kết nối với một hệ thống âm thanh là lý do tại sao điều này
được gọi là nhiễu popcorn.
Một vấn đề thực tế mô tả nhiễu popcorn theo toán học không phải là một bài tập
hữu ích khủng khiếp vì nó là biến. Một số thiết bị có ít hoặc không có nhiễu
popcorn, trong khi một số khác được chế tạo theo cách tương tự có thể hiển thị số
lượn lớn. Trong mọi trường hợp, độ sách sẽ tỉ mỉ trong chế tạo là chìa khóa để kiểm
soát nhiễu popcorn, và mô tả nó bằng phương trình quasiempirical do đó có giá trị
thực tế hạn chế.
(1.7)
Ở đây K là một hằng số phụ thuộc vào thực nghiệm, thiết bị và chế tạo, và fc là
tần số góc dưới mà mật độ nhiễu burst phát ra.
Cho tần số tốt hơn fc, tổng bình phương nhiễu vuông giữa ft và fh

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 16/47

(1.8)
1.5 So sánh mạch khuếch đại nhiễu thấp và mạch khuếch đại công suất
Mạch khuếch đại công suất nằm gần anten phát, một mạch khuếch đại công suất
quan trọng độ lợi của mạch và hiệu suất.
Mạch khuếch đại nhiễu thấp nằm gần anten thu, một mạch khuếch đại nhiễu
thấp quan trong hệ số nhiễu của mạch.

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 17/47

CHƯƠNG 2.

THIẾT KẾ VI MẠCH BÁN DẪN

1.6 Quá trình thiết kế CMOS
Các bước chế tạo (quá trình n-well)
-

Phủ một lớp SiO2 lên bề mặt trống

Hình 2-1: Phủ một lớp SiO2

-

Xoay trên photoresist. Tiếp xúc với tia cực tím n-well

Hình 2-2: Phủ lớp photoresist
-

Loại bỏ các photoresist tiếp xúc bằng cách sử dụng dung môi hữu cơ

Hình 2-3: Loại bỏ các photoresist tiếp xúc bằng cách sử dụng dung môi hữu cơ
-

Loại bỏ lớp SiO2 dùng HF (Axit Hidroflouric)

Hình 2-4: Loại bỏ lớp SiO2 dùng HF (Axit Hidroflouric)
-

Loại bỏ lớp photoresist sử dụng một hỗn hợp axit

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 18/47

Hình 2-5: Loại bỏ lớp photoresist sử dụng một hỗn hợp axit
-

N-well được hình thành bằng cách sử dụng khuếch tán hoặc cấy ion

Hình 2-6: N-well được hình thành bằng cách sử dụng khuếch tán hoặc cấy ion
-

Loại bỏ lớp SiO2 còn lại sử dụng axit Hidroflouric. Các bước tiếp theo sử
dụng quá trình photolithography tương tự

Hình 2-7: Loại bỏ lớp SiO2 còn lại sử dụng axit Hidroflouric
-

Đặt một lớp mỏng oxide. Sử dụng CVD tạo thành lớp poly và dope
heavily để tăng độ dẫn

Hình 2-8: Đặt một lớp mỏng oxide và polysilicon
-

Loại bỏ lớp poly và oxide sử dụng quá trình photolithography

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 19/47

Hình 2-9: Loại bỏ lớp poly và oxide sử dụng quá trình photolithography
-

Phủ lớp oxide để xác định vùng n khuếch tán

Hình 2-10: Phủ lớp oxide để xác định vùng n khuếch tán
-

Loại bỏ lớp oxide dùng n + tích cực để xác định vùng n khuếch tán

Hình 2-11: Loại bỏ lớp oxide dùng n + tích cực để xác định vùng n khuếch tán
-

Khuếch tán hoặc cấy ion tạo ra vùng n khuếch tán

Hình 2-12: Khuếch tán hoặc cấy ion tạo ra vùng n khuếch tán
-

Loại bỏ lớp oxide để hoàn thành thiết kế

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

Trang 20/47

Hình 2-13: Loại bỏ lớp oxide để hoàn thành thiết kế
-

Tạo vùng p khuếch tán như các bước tạo vùng n khuếch tán

Hình 2-14: Tạo vùng p khuếch tán như các bước tạo vùng n khuếch tán
-

Phủ lớp oxide lên chip và cần cắt đi lớp oxide ở vị trí công tắc

Hình 2-15: Phủ lớp oxide lên chip và cần cắt đi lớp oxide ở vị trí công tắc
-

Loại bỏ kim loại dư thừa để phủ lớp metal

Hình 2-16: Loại bỏ kim loại dư thừa để phủ lớp metal
-

Layout

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 21/47

Hình 2-17: Layout của một con CMOS

1.7 Mô hình tụ điện
1.1.10 Tụ MIM (Vertical)

Hình 2-18: Mô hình tụ V-MIM
-

Tụ V-MIM có lợi vốn có mà nó là kim loại mà không có bất kỳ các vấn
đề tổn hao poly-depletion và poly-gate

-

Nếu thực hiện ở lớp kim loại cuối cùng, nó có toàn bộ ILD ngăn giữa
chúng và chất nền, do đó điện dung gây ra nhỏ hơn nhiều

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 22/47

-

Tuyến tính tốt với điện áp và biểu đồ nhiệt độ phổ biến của thiết bị như
một phần tử analog

-

Hạn chế của thiết bị MIM (metal insulator metal) là công nghệ xử lý
không làm giãn khoảng cách vertical ở cuối gần như nhanh như khoảng
cách lateral
1.1.11 Tụ MIM (Lateral Flux)

Hình 2-19: mô hình tụ F-MIM
-

Hạn chế của thiết bị V-MIM là điện dung nhỏ hơn trên một đơn vị điện
tích do độ dày của môi trường cách điện

-

Tụ lateral flux giải thích vấn đề này là sử dụng điện dung lateral giữa
đường kim loại chứ không phải là điện dung vertical giữa các lớp ILD
khác nhau

-

Tụ F-MIM không cần thêm bất kỳ mask

-

Đặc tính phù hợp của tụ F-MIM lateral là khoảng đơn vị (trên thực tế con
số phụ thược vào công nghệ) tệ hơn so với tụ V-MIM, vì vậy F-MIM có
thể không phù hợp với một số ứng dụng analog cần kết hợp chính xác

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 23/47

1.8 Mô hình cuộn cảm

Hình 2-20: Cuộn cảm thực tế

Hình 2-21: Mạch mô hình của cuộn cảm

Thiết kế tham số:
-

Tự cảm:
(2.1)

-

Hệ số điện tích:
(2.2)

-

Tần số cộng hưởng:
(2.3)

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 24/47

-

Trade off tồn tại giữa Q và tần số cộng hưởng
Các giá trị L = 1~10 nH và Q < 8 đối với nhôm tại tần số 2 GHz và Q <
12 đối với đồng

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)


Trang 25/47

CHƯƠNG 3.

THIẾT KẾ MẠCH KHUẾCH ĐẠI NHIỄU THẤP

1.9 Giới thiệu
Mạch khuếch đại nhiễu thấp (Low Noise Amplifier – LNA) nằm sau anten, chức

Hình 3-1: Sơ đồ khối máy thu

năng chính là khuếch đại tín hiệu có mức biên độ nhỏ mà dễ bị ảnh hưởng bởi nhiễu
cung cấp đủ độ lợi cho giai đoạn tiếp theo (như bộ trộn tần). Ngoài cung cấp độ lợi
trong khi thêm ít nhiễu có thể, một LNA khuếch đại tín hiệu không bị méo, và
thường xuyên cũng phải có một trở kháng ngõ vào là 50 Ohm.
1.1.12 Biểu diễn các tham số nhiễu trên mạng hai cửa
Rút ra được nguồn Ys tối ưu khi xuất hiện ở đầu vào transistor sẽ dẫn đến nhiễu
thấp của S/N.

Hình 3-2: Biểu diễn các tham số trên mạng hai cửa

Tổng công suất nhiễu ra tỷ lệ thuận với , cổng đầu vào ngắn mạch dòng.
(3.1)

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)