Các phương thức chuyển mạch kênh

CHUYỂN MẠCH
KÊNH


HELLO!
1.
2.
3.
4.
5.
6.

Ma Tuấn Anh
Trần Thế Bảo
Đỗ Tiến Dũng
Phạm Trung Dũng
Vũ Bá Dũng
Giáp Văn Đức


Nội dung chính:
1.Khái niệm
2.Đặc điểm
3.Chuyển mạch
tương tự
4.Chuyển mạch
số(S)
5.Chuyển mạch
6.Chuyển mạch

không gian

không gian
thời gian số(T)
mạch ghép


Big concept


1.Khái niệm
- Chuyển mạch kênh (Circuit Switching)
là kỹ thuật chuyển mạch đảm bảo việc
thiết lập các đường truyền dẫn dành
riêng cho việc truyền tin của một quá
trình trao đổi thông tin giữa hai hay
nhiều
thuê
bao khác
- Chuyển
mạch
kênh nhau.
tín hiệu số: là quá
trình kết nối, trao đổi thông tin các khe
thời gian giữa một số đoạn của tuyến
truyền dẫn TDM số.


2. Đặc điểm
 Độ tin cậy rất cao: một khi đường nối đã hoàn tất
thì sự thất thoát tín hiệu gần như không đáng kể.
 Băng thông cố định. Đối với kiểu nối này thì vận tốc

chuyển thông tin là một hằng số và chỉ phụ thuộc
vào đặc tính vật lý cũng như các thông số cài đặt
của các thiết bị.
 Có thể dùng kỹ thuật này vào những nơi cần vận
tốc chuyển dữ liệu cao hoặc nơi nào cần truy nhập
dữ liệu với thời gian thực (realtime data access).
 Tuy nhiên, các vận chuyển này sẽ lấy nhiều tài
nguyên và chúng được cấp cho một đường nối dây
cho tới khi dùng xong hay có lệnh hủy. Nói cách
khác, các đường nối dữ liệu nếu trong thời gian mở
đường nối mà gặp phải các nút đều đang bận dùng


3.Chuyển mạch không gian
tương tự
Đặc điểm

Cấu trúc

Thiết lập kênh  Luồng vào/ra tương ứng đầu vào/ra
truyền rồi mới
của ma trận chuyển mạch.
 Ma trận chuyển mạch: xây dựng dựa
truyền tin
trên các phần tử chuyển mạch diode,
rơ le, tran,...
 Các tín hiệu điều khiển


4.Chuyển mạch không gian

số(S)
Khái niệm: Chuyển mạch không gian số là phương thức
chuyển mạch đấu nối giữa luồng đầu vào PCM và luồng
PCM đầu ra bất kì trên khe thời gian.

Cấu trúc:
+ Luồng PCM đầu vào/ ra
+Ma trận chuyển mạch: xây dựng
dự vào các phần tử logic:AND,
NAND, NOR...
+Phần điều khiển:
-Bộ đếm TS
-Bộ nhớ điều khiển CM


Chức năng
 Ma trận: chức các
phần tử chuyển
mạch đấu nối cho
đầu vào/ra.
 Bộ nhớ điều
khiểnCM: để nhớ
địa chỉ đầu vào/ra
 Bộ đếm khe thời
gian: đếm các khe
thời gian theo chu
kì.


Nguyên lý hoạt động

Điều khiển đầu ra: dưới tác động của
bộ đếm khe thời gian và bộ điều khiển
trung tâm, tín hiệu tại các ngăn nhớ của
CM sẽ được ghi và được đọc ra đưa lên
điều khiển phần tử logic tương ứng đóng
cho tín hiệu luồng đầu vào được đưa đến
luồng đầu ra theo yêu cầu.


Nguyên lý hoạt động
Số ngăn nhớ CM = Số TS PCM
Số ô nhớ =
-Đấu nối luồng, kênh không thay đổi
r=
+1

là số nguyên
không phải là số nguyên


Ví dụ
Trình bày quá trình đấu nối A2/TS1-B3/TS1, A1/TS2 – B2/TS2,
A3/TS3 – B1/TS3 qua tầng chuyển mạch S( kích thước 4x4) .
A1, A2, A3 là các luồng PCM lối vào và B1, B2, B3 là các
luồng PCM lối ra. PCM có 8 khe thời gian.
+A2/TS1 – B3/TS1
Địa chỉ đầu ra: ngăn 1 của CM3 ghi địa chỉ:
- Số luồng PCM vào/ra = 10
4
Địa chỉ đầu vào: ngăn 1 của CM2 ghi địa

- Số ngăn CM: 8
chỉ: 11
- Số ô/ ngăn =
+A1/TS2 – B2/TS2
Địa chỉ đầu ra: ngăn 2 của CM2 ghi địa chỉ:
01
Địa chỉ đầu vào: ngăn 2 của CM1 ghi địa
chỉ: 10
+A3/TS3 – B1/TS3


5.Chuyển mạch thời gian
số(T)
Trường chuyển mạch thời gian tín hiệu số thực
hiện quá trình chuyển đổi nội dung thông tin từ một
khe thời gian này sang khe thời gian khác của một
luồng PCM, dựa trên nguyên tắc gây trễ cho các tín
hiệu. Để gây trễ thì phải có bộ nhớ để lưu trữ các
thông tin thoại trong các khe thời gian gọi là bộ nhớ
thoại SM (Speech Memory).


5.Chuyển mạch thời gian
số(T)

Cấu trúc:
 Bộ nhớ SM: lưu trữ các khe thời gian (TS) của luồng
PCM
 Bộ nhớ CM: lưu địa chỉ ngăn nhớ SM
 Bộ đếm khe thời gian: đếm TS theo chu kỳ

VD: Luồng PCM32
SM có
32 ngăn
số ô/ ngăn: 8
CM có
số ngăn=32
số bit/ngăn =
Đếm 0 - 31


5.Chuyển mạch thời gian
số(T)
Nguyên lý hoạt động:
 Điều khiển đầu ra; ghi tuần tự, đọc ngẫu nhiên
 Điều khiển đầu vào: ghi ngẫu nhiên, đọc tuần tự
 Điều khiển ngẫu nhiên: ghi ngẫu nhiên và đọc ngẫu nhiên

Điều khiển đầu ra:
Dưới tác động của bộ đếm TS và bộ
điều khiển trung tâm tín hiệu tại SM và
CM lần lượt được ghi. Bộ đếm 0 thì ngăn
0 của CM và SM lần lượt được ghi....Bộ
đếm đếm i thì ngăn i của SM ghi đếm
đếm j ngăn j của CM ghi nội dung của
ngăn i.


5.Chuyển mạch thời gian
số(T)
 Nếu i

ngăn i của SM cho tín hiệu từ
 Nếu i>j thì tín hiệu tại ngăn j của CM đợi đến chu kỳ sau.
Sau khi bộ đếm đếm đến j tín hiệu đưa lên địa chỉ ngăn i
của SM cho tín hiệu từ
 Thời gian trễ: t = j – i nếu j> i
N + j - i nếu j

Ví dụ điều khiển đầu ra
TS1
TS3 , với PCM 32
SM có 32 ngăn, số ô/ ngăn =8
CM có 32 ngăn, số bit/ngăn=5
Khi bộ đếm đến 1 tại ngăn 1 của SM ghi địa chỉ TS1
Khi bộ đếm đến 3 tại ngăn 3 của CM ghi ngăn 1 của SM với từ
mã 00001
- Thời gian trễ: t = 3-1 = 2 TS = 2 * (125 /32) = 7,8 µs
 TS3
TS1
- SM có 32 ngăn, số ô/ ngăn =8
- CM có 32 ngăn, số bit/ngăn=5
- Khi bộ đếm đến 1 tại ngăn 1 của CM ghi ngăn 3 của SM với từ
mã 00011
- Khi bộ đếm đến 3 tại ngăn 3 của SM ghi địa chỉ TS3
- Thời gian trễ: t = 32+1-3=30 TS=117,2 µs

-


5.Chuyển mạch thời gian

số(T)
Điều khiển đầu vào:
Dưới tác động của bộ đếm TS và bộ điều khiển trung
tâm tín hiệu tại SM và CM lần lượt được ghi. Bộ đếm 0 thì
ngăn 0 của CM lần lượt được ghi....Bộ đếm đếm i thì ngăn i
của CM ghi địa chỉ ngăn j của SM đếm đếm j thì tín hiệu sẽ
được ghi vào ngăn j của SM nội dung .


Ví dụ điều khiển đầu vào
TS1
TS3 PCM 32
SM có 32 ngăn, số ô/ ngăn =8
CM có 32 ngăn, số bit/ngăn=5
Khi bộ đếm đến 1 tại ngăn 1 của CM ghi ngăn 3 của SM với từ
mã 00011 Khi bộ đếm đến 3 tại ngăn 3 của SM ghi địa chỉ TS1
- Quá trình đọc: Khi đếm đến 3 ngăn 3 của SM được đọc ra nội
dung từ TS1
TS3
 TS3
TS1
- SM có 32 ngăn, số ô/ ngăn =8
- CM có 32 ngăn, số bit/ngăn=5
- Khi bộ đếm đến 1 tại ngăn 1 của SM ghi địa chỉ TS3
- Khi bộ đếm đến 3 tại ngăn 3 của CM ghi địa chỉ ngăn 1 của SM
với từ mã 00001
- Quá trình đọc : Khi đến đến 1 ngăn 1 của SM được đọc nội dung
từ TS3 ->TS1

-

5.Chuyển mạch thời gian
số(T)
Đặc điểm:
 Cấu trúc gọn nhẹ
 Điều khiển đấu nối linh động
trong 1 luồng
 Không có khả năng đấu nối khác
luồng


6. Chuyển mạch ghép
6.1. Chuyển mạch ghép T_S
 Số lượng chuyển mạch T phụ
thuộc kích thước chuyển
mạch S

PCM.
V0

PCM.
R3

PCM.
R0

SMV0

“00”

CMV
0

PCM.
V3

SMV3

“11”

Bộ đếm khe thời gian
CMV

CMR

CMR

0

3

0 - -----------31

3

Hình Sơ đồ cấu trúc chuyển mạch ghép T-S, 4x4, PCM32


6.1. Chuyển mạch ghép T_S
 Điều khiển đầu ra:

VD: S:4x4, có 4 chuyển mạch T
Giả sử TS1 PCM Vo
TS4 PCM R3
To: TS1 TS4
S: TS4 PCM Vo
TS4 PCM R3
Bộ đếm đếm 1 ngăn 1 của SMo ghi TS1
Bộ đếm đếm 4 ngăn 4 của CMo ghi địa chỉ ngăn 1 của SMo với
từ
mã 00001
Từ mã này sẽ được đưa lên điều khiển ngăn 1 của SM cho
Tại đây ngăn 4 của CM của S ghi địa chỉ luồng PCM Vo với từ
mã 00. Từ mã sẽ được đưa lên ma trận chuyển mạch tương
ứng với tiếp điểm của PCM Vo PCM R3 đóng cho TS4 của TS4
PCM Vo
TS4 PCM R3


6.1. Chuyển mạch ghép T_S
 Điều khiển đầu vào:
VD: S:4x4, có 4 chuyển mạch T
Giả sử TS1 PCM Vo
TS4 PCM R3
To: TS1 TS4
S: TS4 PCM Vo
TS4 PCM R3
Bộ đếm đếm 1 ngăn 1 của CMo ghi địa chỉ ngăn 1 của SMo với
từ mã 00100
Bộ đếm đếm 4 ngăn 4 của SMo ghi TS1
Từ mã này sẽ được đưa lên điều khiển ngăn 1 của SM cho

Tại đây ngăn 4 của CM của S ghi địa chỉ luồng PCM R3 với từ
mã 11. Từ mã sẽ được đưa lên ma trận chuyển mạch tương
ứng với tiếp điểm của PCM Vo PCM R3 đóng cho TS4 của TS4
PCM Vo
TS4 PCM R3


S_T

- Cấu tạo:
Chuyển mạch 4 x 4 PCM
32

Hình Sơ đồ cấu trúc chuyển mạch ghép S - T, 4x4, PCM32


6.2. Chuyển mạch ghép
S_T

* Chuyển mạch không gian S.
- Gồm 4 đầu vào: PCMV0 tới PCMV3; tương ứng với các
địa chỉ “ 00, 01, 10, 11”.
- Gồm 4 đầu ra và 4 bộ nhớ tương ứng 4 đầu ra : CMV0
 CMV3, Mỗi bộ nhớ gồm 32 ngăn

* Chuyển mạch thời gian T:
4 bộ chuyển mạch thời gian, hoạt động theo nguyên
tắc điều khiển đầu vào. Trong đó: SM (RoR3) gồm 32
ngăn, mỗi ngăn ghi thông tin của 01khe thời gian; CM
(RoR3), mỗi ngăn ghi địa chỉ một ngăn nhớ SM