Đồ án tốt nghiệp : Mạch quang báo led 7 đoạn hiển thị giá vàng,usd

MỤC LỤC.

DANH MỤC CÁC BẢNG, SƠ ĐỒ, HÌNH:...................................................................0
Chương 1: GIỚI THIỆU PHẦN CỨNG........................................................................1
1.1. Khối điều khiển trung tâm:..................................................................................1
1.1.1. Sơ đồ khối của một hệ vi xử lý........................................................................1
1.1.2. Đơn vị xử lý trung tâm:...................................................................................2
1.1.3. Các chân của chip 89V51RB2:........................................................................3
1.2. IC 74LS154............................................................................................................7
1.2.1. Sơ đồ chân IC 74LS154....................................................................................7
1.2.2. Bảng trạng thái IC74LS154..............................................................................9
1.2.3. Nguyên tắc hoạt động của IC 74LS154............................................................9
1.3. IC 7805(IC ổn áp):...............................................................................................10
1.4. TRANSISTOR ỔN DÒNG 2SB688....................................................................10
Chương 2: SƠ ĐỒ KHỐI...............................................................................................11
2.1. Khối vi điều khiển và port mở rộng:................................................................12
2.2. Khối LED 7 đoạn...............................................................................................13
2.3. Khối phím Matrix:............................................................................................13
2.4. Khối nguồn:.......................................................................................................14
Chương 3: LƯU ĐỒ GIẢI THUẬT CỦA CHƯƠNG TRÌNH....................................15
Chương 4: PHỤ LỤC.....................................................................................................17
TÀI LIỆU THAM KHẢO................................................................................................30

GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


DANH MỤC CÁC BẢNG, SƠ ĐỒ, HÌNH.
1. Các bảng:
BẢNG 1.1: Chức năng của các chân Port3.

BẢNG 1.2: Tổ chức bộ nhớ của chip 89V51RB2.
BẢNG 1.3: Bảng trạng thái IC74LS154.

2. Các sơ dồ:
SƠ ĐỒ 2.1: Sơ đồ khối toàn bộ chương trình.

3. Các hình:
HÌNH 1.1: Sơ đồ khối một hệ vi xử lý.
HÌNH 1.2: Sơ đồ chân của chip 89V51RB2.
HÌNH 1.3: Cấu tạo bên trong IC 74LS154.
HÌNH 1.4: Sơ đồ chân IC 74LS154.
HÌNH 1.5: a,b: cấu tạo và sơ đồ chân của IC 7805.
HÌNH 1.6: Transistor ổn dòng 2SB688.
HÌNH 2.1: Sơ đồ nguyên lí khối IC.
HÌNH 2.2: Sơ đồ nguyên lí khối LED 7 đoạn.
HÌNH 2.3: Sơ đồ nguyên lí khối bàn phím.
HÌNH 2.4: Sơ đồ nguyên lí khối nguồn.

GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


Chương 1: GIỚI

THIỆU PHẦN CỨNG.

1.1. Khối điều khiển trung tâm:
Vi điều khiển 89V51RB2. Với 4 Port điều khiển.
1.1.1.Sơ đồ khối của một hệ vi xử lý:

1.1.1.1.Định nghĩa hệ vi xử lý:
 Khả năng được lập trình để thao tác trên các dữ liệu mà không cần sự can thiệp
của con người.
 Khả năng lưu trữ và phục hồi dữ liệu.
1.1.1.2.Tổng quát hệ vi xử lý gồm:

Hình 1.1: Sơ đồ khối một hệ vi xử lý
 Phần cứng (hardware): các thiết bị ngoại vi để giao tiếp với con người.
 Phần mềm (software): chương trình để xử lý dữ liệu.
- CPU (Central Processing Unit): đơn vị xử lý trung tâm.
- RAM (Random Access Memory): bộ nhớ truy xuất ngẫu nhiên.
- Rom (Read Only Memory): bộ nhớ chỉ đọc.
- Interface Circuitry: mạch điện giao tiếp.
- Peripheral Devices (Input): các thiết bị ngoại vi (thiết bị nhập).
- Peripheral Devices (Output): các thiết bị ngoại vi (thiết bị xuất).
GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


- Addressbus: bus địa chỉ.
- Data bus: bus dữ liệu.
- Control bus: bus điều khiển.
1.1.2.Đơn vị xử lý trung tâm:
 CPU đóng vai trò chủ đạo trong hệ vi xử lý, nó quản lý tất cả các hoạt
động của hệ và thực hiện tất cả các thao tác trên dữ liệu.
 CPU là một vi mạch điện tử có độ tích hợp cao. Khi hoạt động CPU đọc
mã lệnh được ghi dưới dạng các bit 0 và bit 1 từ bộ nhớ, sau đó nó sẽ
thực hiện giải mã các lệnh này thành các dãy xung điều khiển tương ứng
với các thao tác trong lệnh để điều khiển các khối khác thực hiện từng

bước các thao tác đó và từ đó tạo ra các xung điều khiển cho toàn hệ.
 IR/IP (Instruction Register/Intruction Pointer): thanh ghi lệnh/con trỏ
lệnh.
 PC (Program Counter): bộ đếm chương trình.
 Instruction decode and control unit: đơn vị giải mã lệnh và điều khiển.
 ALU (arithmetic and Logic Unit): đơn vị số học và logic.
 Registers: Các thanh ghi.
 Khi hoạt động CPU sẽ thực hiện liên tục 2 thao tác: tìm nạp lệnh và giải
mã - thực hiện lệnh.
1.1.2.1. Thao tác tìm nạp lệnh:
 Nội dung của thanh ghi PC được CPU đưa lên bus địa chỉ.
 Tín hiệu điều khiển đọc (Read) chuyển sang trạng thái tích cực.
 Mã lệnh (Opcode) từ bộ nhớ được đưa lên bus dữ liệu.
 Nội dung của thanh ghi PC tăng lên một đơn vị để chuẩn bị tìm nạp lệnh kế
tiếp từ bộ nhớ.
1.1.2.2. Thao tác giải mã - thực hiện lệnh:
 Mã lệnh từ thanh ghi IR được đưa vào đơn vị giải mã lệnh và điều khiển.
 Đơn vị giải mã lệnh và điều khiển sẽ thực hiện giải mã opcode và tạo ra các tín
hiệu để điều khiển việc xuất nhập dữ liệu giữ ALU và các thanh ghi.
 Căn cứ trên các tín hiệu điều khiển này, ALU thực hịên các thao tác đã được
xác định.
 Một chuỗi các lệnh (Opcode) kết hợp lại với nhau để thực hiện một công việc
có nghĩa được gọi là chương trình (Program) hay phần mềm.
1.1.2.3. Bộ nhớ bán dẫn là một khác rất quan trọng của hệ vi xử lý, các chương trình
và dữ liệu đều được lưu trữ trong bộ nhớ:
Bộ nhớ bán dẫn trong hệ vi xử lý gồm:
GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương

 ROM: bộ nhớ chương trình _ lưu giữ chương trình điều khiển hoạt động của
toàn hệ thống.
 RAM: bộ nhớ dữ liệu _ lưu giữ dữ liệu, một phần chương trình điều khiển hệ
thống, các ứng dụng và kết quả tính toán.
 Sơ lược về cấu trúc và phân loại ROM – RAM:
ROM (Read Only Memory): bộ nhớ chỉ đọc.
RAM (Random Access Memory): bộ nhớ truy xuất ngẫu nhiên (bộ nhớ ghi
đọc).
1.1.3.Các chân của chip 89V51RB2:
1.1.3.1. Sơ đồ khối và chức năng các khối của chip 89V51RB2:
 CPU (Central Processing Unit): Đơn vị xử lý trung tâm tính toán và điều khiển
quá trình hoạt động của hệ thống.
 OSC (Oscillator): Mạch dao động tạo tín hiệu xung clock cung cấp cho các
khối trong chip hoạt động.
 Interrupt control: Điều khiển ngắt nhận tín hiệu ngắt từ bên ngoài (INT0\,
INT1\), từ bộ định thời (TIMER0, TIMER1) và từ cổng nối tiếp (SERIAL
PORT), lần lượt đưa các tín hiệu ngắt này đến CPU để xử lý.
 Other registers: Các thanh ghi khác lưu trữ dữ liệu của các port xuất/nhập,
trạng thái làm việc của các khối trong chip trong suốt quá trình hoạt động của
hệ thống.
 RAM (Random Access Memory): Bộ nhớ dữ liệu trong chip lưu trữ các dữ
liệu.
 ROM (Read Only Memory): Bộ nhớ chương trình trong chip lưu trữ chương
trình hoạt động của chip.
 I/O ports (In/Out ports): Các port xuất/nhập điều khiển việc xuất nhập dữ liệu
dưới dạng song song giữa trong và ngoài chip thông qua các port P0, P1, P2,
P3.
 Serial port: Port nối tiếp điều khiển việc xuất nhập dữ liệu dưới dạng nối tiếp
giữa trong và ngoài chip thông qua các chân TxD, RxD.

 Timer 0, Timer 1: Bộ định thời 0, 1 dùng để định thời gian hoặc đếm sự kiện
(đếm xung) thông qua các chân T0, T1.
 Bus control: Điều khiển bus _ điều khiển hoạt động của hệ thống bus và việc di
chuyển thông tin trên hệ thống bus.
 Bus system: Hệ thống bus _ liên kết các khối trong chip lại với nhau.
1.1.3.2. Chức năng các chân của chip 8051:
Chip 89V51: gồm 40 chân.
GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương










2 chân nguồn cấp điện (VCC, VSS).
32 chân xuất/nhập.
6 chân chức năng (EA, ALE, PSEN, XTAL1, XTAL2, RST).
Port xuất/nhập 8 bit (P0.0 – P0.7).
Port xuất/nhập 8 bit (P1.0 – P1.7).
Port xuất/nhập 8 bit (P2.0 – P2.7).
Port xuất/nhập 8 bit (P3.0 – P3.7).

Hình 1.2: Sơ đồ chân của chip 89V51RB2.
 Port 0:

- Port 0 (P0.0 – P0.7) có số chân từ 32 – 39.
- Port 0 có hai chức năng:
• Port xuất nhập dữ liệu (P0.0 - P0.7) không sử dụng bộ nhớ ngoài.
• Bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) có sử
dụng bộ nhớ ngoài.
+ Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử dụng các
điện trở kéo lên bên ngoài.
Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của dữ liệu
(D0 -> D7).
 Port 1:
- Port 1 (P1.0 – P1.7) có số chân từ 1 – 8.
- Port 1 có một chức năng:
GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


Port xuất nhập dữ liệu (P1.0 – P1.7) sử dụng hoặc không sử dụng bộ
nhớ ngoài.
- Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào của
địa chỉ byte thấp (A0 – A7).
 Port 2:
- Port 2 (P2.0 – P2.7) có số chân từ 21 – 28.
- Port 2 có hai chức năng:
 Port xuất nhập dữ liệu (P2.0 – P2.7) không sử dụng bộ nhớ
ngoài.
 Bus địa chỉ byte cao (A8 – A15) có sử dụng bộ nhớ ngoài.
- Khi lập trình cho ROM trong chip thì Port 2 đóng vai trò là ngõ vào của
địa chỉ byte cao (A8 – A11) và các tín hiệu điều khiển.
 Port 3:

- Port 3 (P3.0 – P3.7) có số chân từ 10 – 17.
- Port 0 có hai chức năng:
 Port xuất nhập dữ liệu (P3.0 – P3.7) không sử dụng bộ nhớ ngoài
hoặc các chức năng đặc biệt.
 Các tín hiệu điều khiển có sử dụng bộ nhớ ngoài hoặc các chức
năng đặc biệt.
- Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào của
các tín hiệu điều khiển.
Bit
Tên
Địa chỉ bit
Chức năng
P3.0
RxD
B0H
Chân nhận dữ liệu của port nối tiếp
P3.1
TxD
B1H
Chân phát dữ liệu của port nối tiếp
P3.2
INT0\
B2H
Ngõ vào ngắt ngoài 0
P3.3
INT1\
B3H
Ngõ vào ngắt ngoài 1
P3.4
T0

B4H
Ngõ vào của bộ định thời đếm 0
P3.5
T1
B5H
Ngõ vào của bộ định thời đếm 1
P3.6
WR\
B6H
Điều khiển ghi bộ nhớ dữ liệu Ram ngoài
P3.7
RD\
B7H
Điều khiển đọc bộ nhớ dữ liệu Ram ngoài
Bảng 1.1: Chức năng của các chân Port3.
 Chân PSEN\:
- PSEN (Program Store Enable): cho phép bộ nhớ chương trình, chân số
29.
- Chức năng:

GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


•

Là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM)
ngoài.
• Là tín hiệu xuất, tích cực mức thấp.

PSEN\ = 0 _ trong thời gian CPU tìm-nạp lệnh từ ROM ngoài.
PSEN\ = 1 _ CPU sử dụng ROM trong (không sử dụng ROM ngoài).
- Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được
nối với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ
ROM ngoài.
 Chân ALE:
- ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30.
- Chức năng:
• Là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp
cho bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7).
• Là tín hiệu xuất, tích cực mức cao.
ALE = 0 _ trong thời gian bus AD0 – AD7 đóng vai trò là bus D0 – D7.
ALE = 1 _ trong thời gian bus AD0 – AD7 đóng vai trò là bus A0 – A7.
- Khi lập trình cho ROM trong chip thì chân ALE đóng vai trò là ngõ vào
của xung lập trình (PGM\).
Khi lệnh lấy dữ liệu từ RAM ngoài (MOVX) được thực hiện thì 1 xung ALE
bị bỏ qua.
 Chân EA\:
- EA (External Access): truy xuất ngoài, chân số 31.
- Chức năng:
• Là tín hiệu cho phép truy xuất (sử dụng) bộ nhớ chương trình
(ROM) ngoài.
• Là tín hiệu nhập, tích cực mức thấp.
EA\ = 0 _ Chip 8051 sử dụng chương trình của ROM ngoài.
EA\ = 1 _ Chip 8051 sử dụng chương trình của ROM trong.
- Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào
của điện áp lập trình (Vpp = 12V/89xx, 21V/80xx, 87xx).
+ Lưu ý: Chân EA\ luôn luôn phải được nối lên Vcc (sử dụng chương trình của
ROM trong) hoặc xuống Vss (sử dụng chương trình của ROM ngoài).
 Chân XTAL1, XTAL2:

- XTAL (Crystal): tinh thể thạch anh, chân số 18-19.
- Chức năng:
• Dùng để nối với thạch anh hoặc mạch dao động tạo xung clock
bên ngoài, cung cấp tín hiệu xung clock cho chip hoạt động.
GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


• XTAL1 _ ngõ vào mạch tạo xung clock trong chip.
• XTAL2 _ ngõ ra mạch tạo xung clock trong chip.
 Chân RST:
- RST (Reset): thiết lập lại, chân số 9.
- Chức năng:
• Là tín hiệu cho phép thiết lặp (đặt) lại trạng thái ban đầu cho hệ
thống.
• Là tín hiệu nhập, tích cực mức cao.
RST = 0 _ Chip 8051 hoạt động bình thường.
RST = 1 _ Chip 8051 được thiết lặp lại trạng thái ban đầu.
 Chân Vcc, GND:
- Vcc, GND: nguồn cấp điện, chân số 40-20.
- Chức năng:
• Cung cấp nguồn điện cho chip 89V51 hoạt động.
• Vcc = +5V ± 10%.
• GND = 0V.
1.1.3.3.Tổ chức bộ nhớ:
 Bộ vi xử lý có không gian bộ nhớ chung cho dữ liệu vàchương trình.
 Chương trình và dữ liệu nằm chung trên RAM.
 Bộ vi điều khiển có không gian bộ nhớ riêng cho dữ liệu vàchương trình.
 Chương trình và dữ liệu nằm riêng trên ROM và RAM.

Bảng 1.2: Tổ chức bộ nhớ của chip 89V51RB2.
1.2. IC 74LS154:
IC 74LS154 là loại IC dùng để giải mã ,giải đa hợp (Decoder/Demultiplexer).
GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


1.2.1. Sơ đồ chân IC 74LS154.
Chức năng các chân của IC 74LS154:
Chân 24, 12(VCC, GND): dùng cấp nguuồn cho IC hoạt động .
Chân 18, 19(G1, G2): các ngõ vào cho phép IC hoạt động, trong một thời điểm chỉ
có 1 IC hoạt động, IC bị cấm hoạt động thì tất cả ngõ ra đều ở mức logic cao (bất chấp
ngõ vào ở trạng thái nào).
Chân 23, 22, 21, 20(A,B,C,D): các ngõ vào quy định trạng thái ngõ ra.
Chân 1-11,13-15(O0-O15): các ngõ ra của IC.
Tuỳ thuộc vào trạng thái của các đường địa chỉ mà ta có ngõ ra tương ứng, khi cả hai ngõ
vào G1, G2 ở mức logic thấp thì IC hoạt động bình thường, tại một thời điểm chỉ có một
ngõ ra ở mức logíc thấp, tất cả các ngõ còn lại đều ở mức logic cao.
Sơ đồ bên trong ic 74LS154:

Hình 1.3: Cấu tạo bên trong IC 74LS154.

GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


Hình 1.4: Sơ đồ chân IC 74LS154.

1.2.2. Bảng trạng thái IC74LS154:

GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


Bảng 1.3: Bảng trạng thái IC74LS154.
H:
L:
x:

high voltage level.
low voltage level.
giá trị bất kì.
1.2.3. Nguyên tắc hoạt động của IC 74LS154:

Dựa vào bảng trạng thái ta thấy: chỉ cần chân G1, G2 ở trạng thái cấm (không cho
phép IC hoạt động) thì tất cả ngõ ra của IC 74LS154 đều ở mức logic cao bất chấp trạng
thái ở các chân địa chỉ (A,B,C,D). Chẳng hạn như khi chân G1 ở mức logic cao thì tất cả
các ngõ ra của IC đều ở mức logic cao bất chấp trạng thái của các chân còn lại như G2,
A, B, C, D.
Khi các đường địa chỉ vào từ 01H_08H thì mức logic thấp duy nhất ở ngõ ra sẽ di
chuyển từ ngõ ra (O0_O7).

1.3. IC 7805(IC ổn áp):
V
I

0,33µ

F

1

780
5
3

2

VO
0,1µF

780
5
132

Hình 1.5: a,b: cấu tạo và sơ đồ chân của IC 7805.
IC 7805 là IC ổn áp dương, hai số sau chỉ điện áp ra cố định của nó, ví dụ như 7805 ổn áp
dương có điện áp ngõ ra là 5V, 7812 có điện áp ra là 12V…Tuỳ theo dòng điện ở ngõ ra,
người ta thêm chữ để chỉ về dòng điện.
GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


78LXX: dòng điện danh định 100mA (L:Low).
78XX: dòng điện danh định là 1A.
78HXX: dòng điện danh định là 5A (H:High).
1.4. TRANSISTOR ỔN DÒNG 2SB688:

Hình 1.6: Transistor ổn dòng 2SB68

GVHD: Đào Thị Thu Thủy

SVTH: Nguyễn Huỳnh Minh Tân – Nguyễn Đình Phương


Chương 2: Sơ đồ khối

Chương 2: SƠ

Trang 11

ĐỒ KHỐI.

Sơ đồ 2.1: Sơ đồ khối toàn bộ chương trình.


Chương 2: Sơ đồ khối

Trang 11

Chức năng của từng khối :
2.1. Khối vi điều khiển và port mở rộng:

VCC

U3

J9

18
19
12

VCC

0

R8
R
U2

J10
1
2
3
4
5
6
7
8

39
38
37
36
35
34

33
32
10
11
12
13
14
15
16
17

C4
30pF
C5
30pF

Y2
12M H z

18
19

VCC

0

31
9
R 10
100

C6
10m F

SW 2

P 0 .0 /A D
P 0 .1 /A D
P 0 .2 /A D
P 0 .3 /A D
P 0 .4 /A D
P 0 .5 /A D
P 0 .6 /A D
P 0 .7 /A D

0
1
2
3
4
5
6
7

P 3 .0 /R X D
P 3 .1 /T X D
P 3 .2 /IN T 0
P 3 .3 /IN T 1
P 3 .4 /T 0
P 3 .5 /T 1

P 3 .6 /W R
P 3 .7 /R D

P 2 .0 /A 8
P 2 .1 /A 9
P 2 .2 /A 1 0
P 2 .3 /A 1 1
P 2 .4 /A 1 2
P 2 .5 /A 1 3
P 2 .6 /A 1 4
P 2 .7 /A 1 5

X2
X1
EA
RST

8051

P 1 .0
P 1 .1
P 1 .2
P 1 .3
P 1 .4
P 1 .5
P 1 .6
P 1 .7

ALE
PSEN

1
2
3
4
5
6
7
8
21
22
23
24
25
26
27
28

30
29

23
22
21
20

A
B
C
D

VC C

R7
R

4
3
2
1
4
3
2
1

J6

J4

J1

4
3
2
1

24

R6
R

40

R5
R

VC C

R4
R

74154
1
2
3
4
5
6
7
8
9
10
11
13
14
15
16
17

J12

VCC

1
2
3
4
5
6
7
8
CON8

GND

R2 R3
R R

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y 10
Y 11

Y 12
Y 13
Y 14
Y 15

20

R1
R

G1
G2
GND

1
2
3

J8
4
3
2
1

R9
8 ,2 K

0

Hình 2.1: Sơ đồ nguyên lí khối IC.

IC 89V51RB2 là khối điều khiển trung tâm, khối này nhận tín hiệu điều khiển từ bàn
phím thông qua Port 0 đồng thời cũng xuất dữ liệu cho khối phân kênh thông qua Port 2
để quét hàng và xuất dữ liệu hiển thị ra cột thông qua Port 1.
Khối phân kênh dùng IC 74LS154 dùng điều khiển hoạt động của 4 LED 7 đoạn. Việc
dùng IC 74LS154 làm giảm bớt việc phải tốn Port ở khối CPU do IC này phân kênh
416 ( 2 IC sẽ được 32 đường điều khiển )


Chương 2: Sơ đồ khối

Trang 13

2.2. Khối LED 7 đoạn:
J5
4
3
2
1
J6
CON44
3
2
1
C OJ N1 4

J4

A1
A2
A3

A4
A5
A6
A7
A8
3
2
1

1
2
3
4
5
6
7
8

C1
C2
C3
C4
C5
C6
C7
C8

R 16
A8

R 14

R 15

A7

Q8

R 13

A6

Q7

Q6

R 12

A5

A4

Q5

A3

Q4

R 10

R 11

R9

A2

Q3

Q2

A1

Q1

CON3
U7
U8
B1 7
B2 6
B3 4
B4 2
B5 1
B6 9
B 71 0
B8 5

CON8

R1
C1

C2
C3
C4
C5
C6
C7
C8

R2
R3
R4
R5
R6
R7
R8

B1

a
b
c
d
e
f
g
dp

AN
AN2

3
8

L e d 7 tru n g a n o t

B1
B2
B3
B4
B5
B6
B7
B8

7
6
4
2
1
9
10
5

a
b
c
d
e
f
g

dp

U3
U6
AN
AN2

3
8

L e d 7 tru n g a n o t

B1
B2
B3
B4
B5
B6
B7
B8

7
6
4
2
1
9
10
5

a
b
c
d
e
f
g
dp

U5

AN
AN2

3
8

L e d 7 tru n g a n o t

B1
B2
B3
B4
B5
B6
B7
B8

7
6

4
2
1
9
10
5

a
b
c
d
e
f
g
dp

U4

AN
AN2

3
8

L e d 7 tru n g a n o t

B1
B2
B3
B4

B5
B6
B7
B8

7
6
4
2
1
9
10
5

a
b
c
d
e
f
g
dp

AN
AN2

3
8

L e d 7 tru n g a n o t

B1
B2
B3
B4
B5
B6
B7
B8

7
6
4
2
1
9
10
5

a
b
c
d
e
f
g
dp

U2
AN

AN2

3
8

L e d 7 tru n g a n o t

B1
B2
B3
B4
B5
B6
B7
B8

7
6
4
2
1
9
10
5

a
b
c
d
e

f
g
dp

U1

AN
AN2

3
8

L e d 7 tru n g a n o t

B1
B2
B3
B4
B5
B6
B7
B8

7
6
4
2
1
9
10

5

a
b
c
d
e
f
g
dp

AN
AN2

3
8

L e d 7 tru n g a n o t

B2
B3
B4
B5
B6
B7
B8

Hình 2.2: Sơ đồ nguyên lí khối LED 7 đoạn.
Khối hiển thị gồm 16 LED 7 đoạn loại Anode chung được chia làm 4 khối. Mỗi khối gốm
4 LED được mắc theo phương pháp đa hợp. Tất cả các doạn của LED được nối chung

vào nhau và vào một Port điếu khiển còn Anode của tất cả các LED sẽ được nối vào một
Port điều khiển khác và được cấp tín hiệu quét LED một cách tuần tự (tại mỗi thời điểm
chỉ có một LED được cấp nguồn hoạt động). Khi cấp tín hiệu hiệu quét LED cho một
LED thì chỉ có LED đó được cấp nguồn rối đưa mã 7 đoạn tương ứng của số cần hiển thị
ra LED 7 đoạn đó. Quá trình diễn ra tương tự và liên tục với các LED tiếp theo, và do
hiện tượng lưu ảnh của mắt mà ta thấy được các LED gần như sáng cùng một lúc.
2.3. Khối phím Matrix:
Khối bàn phím này được thiết kế dựa vào cấu trúc hàng và cột của ma trận. Bàn phím
gồm 16 phím được sắp xếp theo ma trận 4x4 (4 hàng x 4 cột). Các hàng và cột của ma
trận phím này được kết nối với vi điều khiển thông qua đầu nối jack 8. R0-R3 các hàng
của ma trận phím. C0-C3 các cột của ma trận phím.


Chương 2: Sơ đồ khối

Trang 13


Chương 2: Sơ đồ khối

Trang 14

U 1
4
3

4
3

U 2

1
2

1
2

4
3

re s e t 4 c h a n

1
2
3
4
5
6
7
8

4
3

4
3

1
2

1

2

4
3

C O N 8

1
2

1
2

4
3

1
2

4
3

1
2

1
2

4
3

re s e t 4 c h a n

4
3

4
3

1
2

4
3

1
2

1
2

4
3

4
3

4
3

1
2

4
3

1
2

re s e t 4 c h a n

4
3

1
2

4
3

1
2

1
2

U 12
1
2

4
3

re s e t 4 c h a n

4
3

1
2

re s e t 4 c h a n

4
3

1
2

1
2

re s e t 4 c h a n

U 15
1
2

1
2

U 8
1
2

U 11
1
2

4
3

re s e t 4 c h a n

re s e t 4 c h a n

U 14
1
2

U 4
1
2

U 7

re s e t 4 c h a n

U 13
4

3

4
3

4
3

re s e t 4 c h a n

U 10

re s e t 4 c h a n

4
3

4
3

re s e t 4 c h a n

U 9
4
3

1
2

U 6

re s e t 4 c h a n

4
3

U 3
1
2

re s e t 4 c h a n

U 5

J1

4
3

U 16
1
2

re s e t 4 c h a n

4
3

4
3

1
2

1
2

re s e t 4 c h a n

Hình 2.3: Sơ đồ nguyên lí khối bàn phím.
2.4. Khối nguồn:

Hình 2.4: Sơ đồ nguyên lí khối nguồn.
Mạch ổn áp có điện áp ngõ ra cố định 5V sử dụng IC ổn áp 7805 (ổn áp dương có điện áp
ngõ ra là 5V, dòng điện ngõ ra đến 1A).
Các tụ 0,33 và 0,1uF dùng chống nhiễu. Phần tử điện trở công suất chủ yếu của mạch này
là bảng đèn. IC ổn áp 7805 chịu đựoc dòng đển 1A nên bảo đảm cung cấp dòng cho toàn
mạch mà bản thân nó không bị quá dòng. Cùng với transistor ổn dòng B688 để đảm bảo
đủ dòng cung cấp cho toàn bộ khối hiển thị với 16 LED 7 đoạn.


Chương 3: Lưu đồ giải thuật của chương trình

Chương 3: LƯU

Trang 15

ĐỒ GIẢI THUẬT CỦA CHƯƠNG TRÌNH.

Chương 3: Lưu đồ giải thuật của chương trình

CHỈNH 2, CHỈNH 3, CHỈNH 4 TƯƠNG TỰ

Trang 15


Chương 3: Lưu đồ giải thuật của chương trình

Chương 4: PHỤ LỤC.
$MOD51
ORG 00H
MAIN:
MOV 20H,#0
MOV 21H,#0
MOV 22H,#0
MOV 23H,#0
MOV 24H,#0
MOV 25H,#0
MOV 26H,#0
MOV 27H,#0
MOV 30H,#0
MOV 31H,#0
MOV 32H,#0
MOV 33H,#0
MOV 34H,#0
MOV 35H,#0
MOV 36H,#0
MOV 37H,#0
MOV R1,#0

MOV R2,#0
MOV R3,#0
MOV R4,#0
MOV R0,#4
CHUONG_TRINH_CHINH:
LCALL SCANKEYPAD
JC
SKIP
LJMP SCAN
SKIP:
CJNE A,#00,ENTER2
ENTER1:
CLR C
LJMP CHINH_SELECT1
ENTER2:

Trang 15


Chương 3: Lưu đồ giải thuật của chương trình

CJNE A,#4,ENTER3
CLR C
LJMP CHINH_SELECT2
ENTER3:
CJNE A,#8,ENTER4
CLR C
LJMP CHINH_SELECT3
ENTER4:
CJNE A,#12,CHUONG_TRINH_CHINH

CLR C
LJMP CHINH_SELECT4
SCAN:
LCALL
SCAN_LED1
LCALL
SCAN_LED2
LCALL
SCAN_LED3
LCALL
SCAN_LED4
LJMP CHUONG_TRINH_CHINH
CHINH_SELECT1:
MOV R0,#4
MOV R6,#1
MOV R4,#10
MOV R3,#10
MOV R2,#10
MOV R1,#10
LAP1:
LCALL
LED1
LCALL
SCANLED
LCALL
SCANKEYPAD
JC
SKIP11
SJMP LAP1
SKIP11:

LCALL DELAY300
CJNE A,#13,TRONG1
LCALL
REMOVE
LCALL
LED1
SJMP CHINH_SELECT1
TRONG1:

Trang 15


Chương 3: Lưu đồ giải thuật của chương trình

Trang 15


Chương 4: Phụ lục

CJNE A,#15,SUA1
SJMP LAP1
SUA1:
CJNE A,#00,SUA11
SJMP LAP1
SUA11:
CJNE A,#04,SUA111
SJMP LAP1
SUA111:
CJNE A,#08,SUA1111
SJMP LAP1

SUA1111:
CJNE A,#12,NHAY1
SJMP LAP1
NHAY1:
LJMP HIEN_THI_SO
HOITIEP1:
DJNZ R0,LAP1
LJMP CHUONG_TRINH_CHINH
RET
CHINH_SELECT2:
MOV R0,#4
MOV R6,#2
MOV R4,#10
MOV R3,#10
MOV R2,#10
MOV R1,#10
LAP2:
LCALL
LED2
LCALL
SCANLED
LCALL
SCANKEYPAD
JC
SKIP22
LJMP LAP2
SKIP22:
LCALL DELAY300
CJNE A,#13,TRONG2
LCALL

REMOVE

Trang 19


Chương 4: Phụ lục

LCALL
LED2
SJMP CHINH_SELECT2
TRONG2:
CJNE A,#15,SUA2
SJMP LAP2
SUA2:
CJNE A,#00,SUA22
SJMP LAP2
SUA22:
CJNE A,#04,SUA222
SJMP LAP2
SUA222:
CJNE A,#08,SUA2222
SJMP LAP2
SUA2222:
CJNE A,#12,NHAY2
SJMP LAP2
NHAY2:
LJMP HIEN_THI_SO
HOITIEP2:
DJNZ R0,LAP2
LJMP CHUONG_TRINH_CHINH

RET
CHINH_SELECT3:
MOV R0,#4
MOV R6,#3
MOV R4,#10
MOV R3,#10
MOV R2,#10
MOV R1,#10
LAP3:
LCALL
LED3
LCALL
SCANLED
LCALL
SCANKEYPAD
JC
SKIP33
LJMP LAP3
SKIP33:

Trang 19