Hiện tượng phóng điện do tĩnh điện( ESD) Thiết kế vi mạch điện tử

Page 1

L i nói đ u:
Các b n thân m n, khi các b n tìm đ n tài li u này ch ng t b n đang mu n có m t
ki n th c sâu r ng v l nh v c thi t k vi m ch s .
Thi t k vi m ch đang là m t ngành ngh m i du nh p vào n

c ta và đang d n tr nên

th nh hành phát tri n.
Tài li u này s cung c p cho b n ki n th c chuyên sâu v hi n t

ng phóng đi n do t nh

đi n(ESD) trong m t con chip IC bán d n bé nh . Nh ng con chíp này chính là "b não" c a
b t kì m t thi t b đi n t thông minh hi n nay. Tuy nhiên, t khi thi t k cho đ n khi thành
m t con chíp hoàn thi n s b t g p r t nhi u r c r i xoay quanh hi n t

ng phóng đi n do

t nh đi n( ESD) gây ra. Nó là nguyên nhân ch y u d n đ n chíp IC b h h ng, cho nên
trong quá trình thi t k chúng ta ph i tính toán tr

c nh ng đi u có th x y ra v i m t con

chíp. Bên trong con chip IC thì I/O chính là ph n b o v chip IC kh i hi n t
có th tìm hi u thêm v I/O và c u t o chip IC

Hi n t

ng ESD, b n

các tài li u ti p theo.

ng phóng đi n do t nh đi n (ESD) – Ph n 1: Á!
Nói theo ki u khoa h c k thu t thì hi n t

ng phóng đi n do t nh đi n (Electrostatic

Discharge hay ESD) là s phóng đi n x y ra khi hai v t tích đi n có đi n th khác nhau
đ

c đ a đ n g n ho c ch m vào nhau. M t ví d v t nh đi n mà ch c ai t ng là h c sinh

đ u đã th qua là dùng m t cây bút có v nh a c xát m nh vào qu n hay áo (th

ng là

c a th ng b n ng i bên c nh) đ hút các m nh gi y v n bay lên hay th m chí dính vào cây
bút.T t nhiên là trong trò ch i h c sinh nói trên không có s phóng đi n b i vì l

ng đi n

tích khá nh và các m nh gi y c ng nh cây bút đ u không d n đi n t t. Trong th c t , hi n
t

ng phóng đi n do t nh đi n có th gây ra cho chúng ta c m giác nh b đi n gi t trong

kho ng th i gian m t cái ch p m t và th m chí còn gây h h ng các thi t b đi n t .

Page 1 of 31

Page 2

N u b n ch a xem ESD là m t v n đ đáng quan tâm trong l nh v c đi n t thì c ng
không có gì là l . Th c s mà nói, tôi đã t ng ngh r ng ESD không ph i là cái gì nghiêm
tr ng l m. T t nhiên không ph i là vì lúc đó tôi ch a bi t ESD là gì (ki u nh “ch ng bi t gì
v đi n” mà v n “đi c không s súng”) mà k c vào lúc này khi c g ng nh l i v th i k
đi h c và đi làm
v i hi n t

Vi t Nam tôi c ng không tìm th y m t đi u gì cho th y tôi đã t ng ti p xúc

ng ESD, ngo i tr cây bút và nh ng m nh gi y v n.

Tôi b t đ u bi t v ESD nh m t ph n công vi c c a mình và có nh ng ki n th c
chuyên môn đ u tiên v ESD khi tôi b

c chân vào l nh v c thi t k vi m ch. Nh ng tôi v n

ch a nh n ra ESD có th gây ra đi u gì nguy h i. R i tôi chuy n n i làm và v n ti p t c
thi t k vi m ch. Và r i cu i cùng tôi c ng đ
ngày thì c ng khá là th

c “n m mùi” ESD, n u không ph i là h ng

ng xuyên.Và tôi không còn xem nh ESD n a.

Tôi ngh có 2 lý do làm cho tôi không nh n ra t m quan tr ng c a ESD ngay t đ u:
- Lý do th nh t là th i ti t. Vi t Nam và n i mà tôi b t đ u làm v vi m ch đ u là nh ng

n

c nhi t đ i. V i nhi t đ luôn trên 30 đ C thì tôi có th t n t i ch v i m t cái áo và m t

cái qu n. Nh ng n i tôi làm vi c hi n gi , và c ng là n i tôi b t đ u đ
th

c ti p xúc v i ESD

ng xuyên, thì khác. Tôi b t bu c ph i khoác lên mình ít nh t 2 l p áo, trong đó có m t

l p áo b ng len hay d , khi tr i l nh. Và v n đ b t đ u t đây. Khi tôi di chuy n hay c
đ ng, các l p áo c xát vào nhau và t o ra t nh đi n – gi ng nh cái cách mà tôi t o ra t nh
đi n trên cây bút th i h c sinh. Khi tôi c i cái áo khoác bên ngoài ra, s c xát còn t o ra
nhi u t nh đi n h n (đôi khi t nh đi n làm cho lông tóc trên ng

i tôi d ng đ ng nh Sôn-

gô-ku). N u nh lúc này tôi vô tình ti p xúc v i m t v t d n b ng kim lo i (th
n m đ m c a) thì tôi ch c ch n s gi t b n ng
lên do l

ng đi n tích trên ng

ng là cái

i cùng lúc v i m t ti ng “t ch” rõ to vang

i tôi phóng ra (và ti p theo sau là m t ti ng gì đó t mi ng

tôi phát ra).

Page 2 of 31


Page 3

- Nói lý do đ u tiên là th i ti t có v th t là bu n c
ESD nh . C ng nh n u tôi nói lý do th hai là vì

i vì th i ti t thì liên quan quái gì đ n
Vi t Nam tôi đi xe hai bánh, sau đó tôi đi

xe “hai c ng”, còn bây gi tôi đi xe b n bánh thì li u có ai tin. Th c t là khi đi b thì qu n áo
tôi ch ng c xát vào đâu đ

c đ mà t o ra t nh đi n. Khi đi xe hai bánh

Vi t Nam thì cái

qu n c a tôi b k p gi a hai l p da (c a tôi và c a cái yên xe) nên c ng ch ng tích t đ

c

cái gì. Khi lái xe b n bánh thì khác, nh t là v i cái xe h i c c a tôi, v i l p b c gh b ng n .
Ch kho ng n a ti ng đ ng h ng i trên cái gh đó kèm theo các đ ng tác xoay qua xoay l i
khi ôm cua, l c l theo ti ng nh c khi xe ch y th ng, là đ đ t o ra m t l
th gi t tê c tay tôi ngay tr

ng t nh đi n có

c khi tôi k p ch m vào tay n m c a xe đ đóng c a.

Tóm l i, tôi ch m “giác ng ” v ESD l b i vì nó là chuy n c a … x Tây: m y cái
n i l nh ng t, nhà c a thì lót th m, đi l i thì tàu v i xe h i. Ch
đùi áo ba l , n n nhà g ch đ t, may m n l m thì c

Vi t Nam ch i toàn qu n

i xe có ch d a l ng b ng … th t thì

đào đâu ra ESD.
Nh ng sau khi đã b gi t đi n vì ESD vài l n thì tôi tin r ng ESD là v n đ đáng ph i quan
tâm. Ai dám ch c r ng l

ng t nh đi n đ làm cho m t ng

i n ng vài ch c ký ph i nh y

d ng lên l i không gây h h n gì cho m t con chíp đi n t n ng vài gam?

Hi n t

ng phóng đi n do t nh đi n (ESD) – Ph n 2: Các mô hình ESD
Trong l nh v c bán d n, hi n t

ng phóng đi n do t nh đi n có th x y ra đ i v i các

con chíp trong su t vòng đ i c a nó b t k là nó đang
hay đã đ

c đóng gói (package), đang đ

trong dây chuy n s n xu t bán d n

c c t trong kho hay đã đ

c l p ráp vào s n

ph m và đ a vào s d ng. Các d li u th ng kê cho th y h h ng do ESD tr c ti p gây ra
chi m đ n h n 10% trong các IC b h ng. Th c t , h u h t các h h ng do quá áp
(electrical overstress hay EOS), chi m 50% s l

ng IC b h ng, đ u có ngu n g c ban đ u

là ESD [1].

Page 3 of 31


Page 4

Khi hi n t

ng phóng đi n x y ra s có m t xung dòng đi n ch y qua chíp bán d n.

Xung dòng đi n này có đ c tính là t ng r t nhanh (trong kho ng vài ph n t giây –
nanosecond) đ n giá tr c c đ i và dòng đi n c c đ i có th lên đ n hàng ampere. Dòng
đi n quá l n này s t o ra m t đi n áp l n có th đánh th ng các l p cách đi n c ng nh
các l p ô-xít

th t o ra m t l

c c gate c a các transistor. Dòng đi n ESD v i n ng l

ng nhi t r t l n t i m t vùng c c b và phá hu các thành ph n m ch

c ng nh các l p dây d n kim lo i t i vùng đó. Dòng đi n ESD v i c
hi n t

ng r t cao c ng có

ng đ l n còn gây ra

ng electromigration làm gi m đ tin c y (reliability) c a chíp bán d n.

(Electromigration là hi n t

ng các phân t v t ch t c u thành nên dây d n và via trong

chíp bán d n b tác đ ng và di chuy n ra kh i v trí ban đ u do va ch m v i các electron
trong dòng đi n. Electromigration có th làm cho các dây d n và via b đ t hay không còn
k t n i t t.)
Các mô hình ESD (ESD model)
Nh ng gì x y ra trong kho ng th i gian ng n ng i tính b ng nanosecond c a hi n
t

ng ESD có l khá ph c t p vì nó liên quan đ n nhi u đ c tính v t lý (nhi t, đi n, vv) c a

các đ i t

ng tham gia vào quá trình. Vi c xây d ng các mô hình ESD là c n thi t đ mô

ph ng ho t đ ng c a chip bán d n trong đi u ki n có ESD.V m t đi n, có 3 mô hình ESD
đ

c s d ng ph bi n trong l nh v c bán d n đ đ c t hi n t

ng ESD:

- Mô hình HBM (Human Body Model – mô hình phóng đi n t c th ng

i)

- Mô hình MM (Machine Model – mô hình phóng đi n t máy móc)
- Mô hình CDM (Charged Device Model – mô hình phóng đi n do chíp bán d n b tích đi n)
Có l tên c a các mô hình c ng đã cho ta khái ni m nào đó v ngu n g c và m c
đích c a chúng. C 3 mô hình đ u có chung m t m ch đi n mô t là m t m ch RLC n i ti p

Page 4 of 31


Page 5

nh trong Hình 1 nh ng có các giá tr khác nhau cho các thành ph n trong mô hình nh
đ

c trình bày trong B ng 1.

Hình 1: M ch đi n t

ng đ

ng c a quá trình phóng đi n do t nh đi n theo các mô hình

HBM, MM, và CDM

B ng 1: Giá tr c a các thành ph n m ch ơi n trong các mô hình ESD HBM, MM và CDM.
Mô hình ESD
s có th đ

Hình 1 có b n thông s : CESD, RESD, LESD, và VESD. Các thông

c hi u nh sau:

- CESD mô t kh n ng tích đi n (b i vì t đi n đ n gi n là m t v t l u tr đi n tích) c a đ i
t

ng phóng đi n. Các giá tr c a CESD trong B ng 1 đ

th ng

c ch n b i vì v m t tích đi n, c

i, gi ng nh m t cái t đi n có đi n dung 100 pF, máy móc có th xem nh t đi n

200 pF, chíp bán d n, vì khá nh , có th xem nh m t t đi n 10 pF. Ta có th h i: nh ng
mà giá tr c a CESD còn tu thu c vào ng

i, hay máy, hay thi t b tích đi n c th n a

ch ? Có l là th . V y nên giá tr c a CESD (c ng nh RESD và LESD) trình bày trong
B ng 1 ch là giá tr trung bình. Nh ng, đi u quan tr ng là nh ng giá tr này đ
làm v ESD ch n làm giá tr chu n đ mô t hi n t

c c ng đ ng

ng ESD. Nói cách khác, n u ta bàn v

Page 5 of 31


Page 6

HBM thì có ngh a là ta đang nói v m ch đi n v i CESD = 100pF ch không ph i b t k m t
giá tr nào khác, b t ch p trong th c t c th ng
RESD và LESD mô t đ c tính c a đ

i có đi n dung là bao nhiêu đi n a.

ng d n dòng đi n ESD (không k ph n đ

ng d n

n m bên trong “M ch đi n ch u tác đ ng c a ESD”). Trong mô hình HBM, c th ng

i có

đi n tr 1.5-kOhm và đ t c m (inductance) 7500nH. N u tôi nh không l m thì giá tr 1.5kOhm này đ

c d y trong môn h c An Toàn i n

hình ESD mà tôi copy t sách n

HBK TP.HCM v y nên m y cái mô

c ngoài này ch c c ng đáng tin. Máy móc và chíp bán

d n có kh n ng d n đi n t t h n c th ng

i nên có đi n tr quy

Ohm. Máy móc có đ t c m, 750nH, l n h n đ t c m quy
do có kích th

cđ

c ch n là 20-

c c a chíp bán d n, 5nH,

c l n h n.

Ý ngh a c a VESD thì h i khác m t chút. VESD không ph i là m t thông s c đ nh
trong các mô hình ESD và các giá tr VESD trình bày trong B ng 1 c ng không ph i là giá tr
quy

c trong các mô hình ESD. VESD là m t thông s đ

c dùng đ đánh giá kh n ng

ch u đ ng ESD (ESD tolerance hay ESD robustness) c a chíp bán d n. Chíp có giá tr
VESD càng cao thì kh n ng t n t i d

i tác đ ng c a ESD càng l n. Các giá tr VESD

trình bày trong B ng 1 là các giá tr t i thi u mà các chíp bán d n th
g ng đ t đ

ng m i th

ng c

c. Khi ta đ c các báo cáo chi ti t v thông s k thu t (specifications hay

specs) c a các chíp bán d n ta có th g p các dòng nh : “HBM = 1.5kV” hay “CDM = 500V”
thì các giá tr 1.5kV và 500V là giá tr VESD t i đa mà con chíp đ

c đ m b o là có kh

n ng ch u đ ng.
CESD cùng v i VESD xác đ nh l
sau đó đ

ng đi n tích t nh đi n đ

c phóng ra trong su t th i gian có ESD. L

x VESD. VESD càng l n có ngh a là l
hi n t

ng t nh đi n đ

c tích lu tr

c khi có ESD và

ng đi n tích này là: QESD = CESD
c tích lu c ng l n và khi x y ra

ng phóng đi n thì dòng đi n ESD c ng l n t l thu n. Con chíp có VESD càng cao

Page 6 of 31


Page 7

thì càng có kh n ng ch u đ ng ESD. Còn b n thân ng

i thi t k m ch nh tôi l i thích

VESD th p – vì nó d thi t k h n
Hi n t

ng phóng đi n do t nh đi n (ESD) – Ph n 3: Dòng đi n ESD

Hình 1: M ch ơi n t

ng ơ

ng c a quá trình phóng ơi n do t nh ơi n theo các mô hình

HBM, MM, và CDM.
Trong mô hình t
đ

ng đ

ng

Hình 1, dòng đi n ch y trong m ch khi ESD x y ra có th

c xác đ nh b ng cách gi i ph

v i đi u ki n đ u đ
này t đâu mà ra ?

ng trình vi phân c p 2:

c cho b i đi n áp VESD: V(t=t0-) = VESD. Còn ph

ng trình vi phân

n gi n ch là t ng đi n áp trên m t vòng kín thì b ng 0 thôi. Các s

h ng trong v bên trái l n l

t đ i đi n cho đi n áp t c th i trên LESD, RESD, và CESD.

Tôi t ng th c m c t i sao trong ph

ng trình nói trên không th y s hi n di n c a

đi n áp Vcir(t) gi a hai I/O c a “M ch ch u tác đ ng c a ESD”. Th c ra n u vi t đ y đ thì
Vcir(t) s xu t hi n trong m t s h ng m i c a v bên trái. Tuy nhiên, n u trong m ch có
các thành ph n b o v ESD thì Vcir(t) s r t nh so v i VESD. Ch ng h n nh trong m ch
CMOS thì giá tr c c đ i c a Vcir(t) vào kho ng 2-3 Volt. Vì Vcir(t) không đáng k so v i các

Page 7 of 31


Page 8

đi n áp trên LESD, RESD, và CESD, nên nó th
dòng đi n iESD(t) đ

ng đ

c b đi đ giúp cho vi c kh o sát

c đ n gi n h n. Tuy nhiên Vcir(t) v n r t đáng k trong t

ng quan

so sánh v i đi n áp ho t đ ng an toàn c a “M ch ch u tác đ ng c a ESD”. Ta s th y đi u
này trong các ph n sau.
V i ph

ng trình vi phân c p 2 cùng v i đi u ki n đ u nói trên, tôi có th tìm ra

iESD(t) cho t ng mô hình ESD. Tuy v y, s tr giúp c a Internet và m t vài quy n sách

toán v gi i ph

ng trình vi phân có l v n ch a đ đ i v i tôi. May m n là v n có cách

khác đ tìm ra iESD(t): dùng m t ph n m m mô ph ng m ch đi n. T t nhiên là có th có
nh ng cách khác nh dùng MATLAB nh ng tôi ch a th . Do tôi có s n ph n m m Spectre
nên tôi dùng Spectre. Tuy nhiên, v i m t mô ph ng đ n gi n nh th này, b t c phiên b n
mi n phí nào c a SPICE c ng hoàn toàn có th dùng đ

c.

Hình 2: S ơ m ch và các thi t l p v ơi u ki n ơ u (IC = initial condition) trong mô ph ng
dòng ơi n ESD dùng ph n m m mô ph ng m ch.
Khi dùng SPICE/Spectre mô ph ng dòng đi n ESD, vì Vcir(t) đ

c b qua nên trong

mô ph ng này không c n s đ m ch c a “M ch ch u tác đ ng c a ESD” mà ch có m t
m ch RLC n i ti p v i các đi u ki n đ u (initial condition) cho C và L nh đ

c trình bày

trong Hình 2. V i Spectre, tôi còn ph i mô ph ng th i đi m ESD b t đ u b ng cách đ t m t
switch (công t c) n i ti p v i m ch RLC và ch “đóng” cái switch này vào th i đi m t0. N u

Page 8 of 31


Page 9

không có cái switch này trong m ch thì k t qu mô ph ng c a tôi không gi ng v i k t qu
trình bày trong các tài li u v ESD.
Hình 3 d

i đây trình bày k t qu mô ph ng các mô hình ESD trong Hình 2 v i các thông

s ESD trong B ng 1 (xem Ph n 2). Giá tr c a dòng đi n ESD, iESD(t), trong 3 mô hình
ESD đ

c v theo th i gian. Quá trình phóng đi n b t đ u sau 10ns k t khi b t đ u mô

ph ng. Ngh a là cái switch mà tôi đ c p bên trên s
trong vòng 10ns đ u tiên, r i đ

tr ng thái m – không d n đi n –

c chuy n sang tr ng thái đóng – d n đi n – k t th i đi m

10ns tr đi.

Hình 3: Dòng ơi n ESD
D

i đây là m t vài nh n xét v dòng đi n ESD trong các ki u phóng đi n mà ta có

th rút ra t k t qu mô ph ng:
- Mô hình HBM đ

c mô ph ng v i giá tr VESD l n nh t (2kV) nh ng giá tr c c đ i c a

iESD(t) l i th p nh t, vào kho ng 1.3A. Lý do là vì RESD l n (1.5kOhm). Vì v y m c dù yêu
c u v giá tr t i thi u c a VESD cho HBM th

ng khá cao (trong t m vài kV), HBM ch a

h n là mô hình khó “đ ” nh t.

Page 9 of 31


Page 10

- Dòng đi n ESD trong mô hình HBM có đáp ng “ch m” nh t: th i gian lên (rise time) và
xu ng (fall time) đ u dài. Lý do là vì LESD l n (nh r ng cu n c m ch ng l i s thay đ i
nhanh c a dòng đi n). Th i gian lên có th dài đ n 6-8ns. T ng th i gian phóng đi n trong
mô hình HBM là dài nh t và vào kho ng 300ns. Lý do là vì l

ng đi n tích nhi u h n (do

QESD = CESDxVESD) mà dòng đi n c c đ i (m t cách nói khác c a t c đ x đi n tích) l i
th p h n. V y nên các m ch b o v HBM không c n ph i có đáp ng nhanh nh các m ch
CDM và MM.
- N ng l

ng t ng c ng đ

c gi i phóng b i dòng đi n ESD trong mô hình HBM là cao nh t

(theo công th c E = 0.5xCESDxVESD2). B i vì n ng l

ng này đ

c gi i phóng d

i d ng

nhi t nên phóng đi n ki u HBM có th s t o stress nhi t l n nh t.
- Dòng đi n ESD trong mô hình HBM ch ch y theo m t h

ng trong toàn b th i gian

phóng đi n. Vi c dòng đi n dù không cao nh ng ch ch y theo m t h

ng trong th i gian

dài làm cho ki u phóng đi n HBM có th gây ra hi u ng electromigration m nh làm suy y u
các k t n i (interconnect) trong m ch. (V i cùng công su t, dòng đi n xoay chi u không gây
ra nhi u tác h i v electromigration nh dòng đi n m t chi u. Hi u m t cách nôm na, dòng
đi n xoay chi u ch đá qua đá l i, vì nó xoay chi u mà, các phân t v t ch t c u thành dây
d n còn dòng đi n m t chi u thì đ y h n các phân t này v m t đ u dây làm cho đ u dây
bên kia b đ t.)
- S phóng đi n theo mô hình CDM t o ra dòng đi n có biên đ cao nh t trong th i gian
ng n nh t do RESD và LESD đ u nh . B o v m ch bán d n d

i tác đ ng c a ESD theo

mô hình CDM có th xem là khó kh n nh t vì m ch b o v ph i đáp ng nhanh và ph i d n
đ

c dòng đi n l n.

-

c tính v đ l n và th i gian (rise time, fall time) c a dòng đi n ESD trong mô hình MM

n m

m c trung gian so v i các đ c tính t

ng ng c a dòng đi n trong mô hình HBM và

CDM. B o v ESD theo mô hình MM c ng có th xem nh có đ khó

m c trung gian.

Page 10 of 31


Page 11

Trong nhi u tr

ng h p, m ch b o v ESD theo mô hình MM và HBM t

ng t nhau còn

mô hình CDM s d ng m t d ng m ch b o v khác.

Hi n t

ng phóng đi n do t nh đi n (ESD) – Ph n 4: Nguyên lý c b n
M c dù kh n ng ch u đ ng ESD th

mô hình t
hi n t

ng đ

c mô t b ng các giá tr VESD cho các

ng ng (HBM, MM, hay CDM) nh trong B ng 1 (xem Ph n 2), b n ch t c a

ng ESD l i là m t dòng đi n v i d ng sóng nh trong Hình 2 (xem Ph n 3). Nói

cách khác chíp bán d n s “th y” m t dòng đi n ch y vào/ra
vào/ra) c a con chíp và ch y ra/vào

m t I/O (input/output – ngõ

m t I/O khác. Tu thu c vào đ c tính d n đi n bên

trong con chíp gi a hai I/O này mà dòng đi n ESD s gây ra các hi u ng khác nhau.
đây ta ch bàn đ n hi u ng đi n, ngh a là ta ch bàn v dòng đi n và đi n áp bên trong
m ch và vi c b o v c ng ch gi i h n trong vi c ki m soát dòng đi n và đi n áp m c dù
trong th c t có th các hi u ng khác nh nhi t, electromigration, vv, m i tr c ti p làm
h ng chíp.
Hãy xem th đi u gì s x y ra trong nh ng tr
Tr

ng h p gi d sau:

c h t, gi s r ng “M ch đi n ch u tác đ ng c a ESD” không ch a m t thành

ph n m ch nào có kh n ng d n đi n gi a hai I/O ch u nh h

ng c a ESD.

i u gì s x y

ra? Do không có dòng đi n ch y trong m ch, các đi n áp r i trên LESD và RESD s b ng
0. K t qu là ta s có Vcir(t)=VESD. i u này có ngh a là m t đi n áp t vài tr m đ n vài
ngàn Volt s đ

c đ t lên I/O1 và I/O2. Trong các chip bán d n, đi n áp đánh th ng

(breakdown voltage) c a các ti p xúc p-n c ng ch vào kho ng 10-20V còn v i các l p cách
đi n thì giá tr này còn th p h n. L p ôxit

c c gate c a các transistor là d b đánh th ng

nh t. Các l p ô-xít m ng có đi n áp đánh th ng ch vào kho ng 1-2V, còn v i các l p ô-xít
dày thì c ng không quá 5V. V y nên đi n áp Vcir(t) t o ra b i iESD(t) s l n l
các ti p xúc p-n và/ho c các l p cách đi n cho đ n khi nào m t đ
ra gi a I/O1 và I/O2 đ gi i phóng l

ng t nh đi n đ

t đánh th ng

ng d n đi n đ

ct o

c tích trong CESD. Do quá trình

Page 11 of 31


Page 12

phóng đi n này, Vcir(t) s gi m d n và tr v b ng 0 sau khi toàn b l
đ

ng đi n tích đã

c gi i phóng. Tuy nhiên, các ti p xúc p-n, các l p cách đi n, hay các l p ô-xít

gate đã b đánh th ng thì không bao gi ph c h i l i đ

c c

c và chíp bán d n xem nh đã b

h ng hoàn toàn.
T tr

ng h p gi d trên ta có th th y: m t khi đã x y ra ESD thì ch c ch n s có

dòng đi n ch y qua m ch. N u không có m t đ
đ

ng d n đi n nào thì ESD s t t o ra

ng d n b ng cách đánh th ng l p cách đi n. V y thì cách duy nh t mà ta có th làm là

t o s n các đ

ng d n đ dòng đi n ESD ch y qua, hay nói m t cách dí d m là hãy “v

đ

u ch y”. Câu h i k ti p s là: ta ph i v con đ

ng cho h

ng nh th nào thì “h

u”

m i ch y qua mà không gây tác h i gì?
Hãy xem xét ti p tr
I/O1 và I/O2. N u trên đ

ng h p

bên trong m ch đi n có m t đ

ng d n đi n gi a

ng d n đi n này có m t đi n tr hi u d ng Reff (có th là đi n tr

ký sinh c a dây d n, hay đi n tr hi u d ng c a m t k t n i p-n phân c c thu n, vv) thì s
có m t đi n áp iESD(t)Reff đ

c t o ra.

i n áp này có th s xu t hi n trên các thành

ph n trong m ch đi n nh transistor, t đi n, vv… Hình 4 mô t m t tr

ng h p đi n áp này

xu t hi n gi a c c gate và c c drain/source c a transistor M1.

Hình 4: Ví d v m t ơi n áp iESD(t)Reff ơ

c t o ra trên l p ô-xít c c gate c a transistor

M1.

Page 12 of 31


Page 13

c c gate c a M1 không b đánh th ng thì đi n áp gi a c c gate và c c source
VGS,1 = iESD(t)Reff ph i th p h n giá tr đi n áp đánh th ng c a l p ô-xít

c c gate. i u

này có ngh a là Reff ph i nh h n m t m c gi i h n nào đó. V i các transistor dùng l p ôxit
m ng, giá tr đi n áp đánh th ng, Vbd, có th ch kho ng 1-2V. C hào phóng cho r ng giá
tr c c đ i c a iESD(t) là 1A đi (t

ng ng v i VESD = 1.5kV trong mô hình HBM) thì đ

đ m b o iESD(t)Reff n m trong gi i h n an toàn c a M1 ta ph i có RESD < Vbd/iESD,max
= 1 . VESD càng cao (t
Có hai đi u c n l u ý
toàn b đ

ng ng v i iESD(t) càng cao) thì Reff l i càng ph i nh h n.

đây. Th nh t, Reff không nh t thi t ph i là đi n tr hi u d ng c a

ng d n đi n t I/O1 đ n I/O2, t m g i là Rtotal, mà có th ch là m t ph n c a

Rtotal. H qu c a đi u này là Vcir = iESD(t)Rtotal có th l n h n iESD(t)Reff ngh a là l n
h n đi n áp đánh th ng nh ng m ch đi n v n an toàn. Ví d c th v tr
đ

ng h p này s

c trình bày v sau.
i u th hai c n bàn là giá tr gi i h n 1 . (T t nhiên giá tr 1

thôi ch trong tr

ng h p khác gi i h n này có th khác đi đôi chút nh ng t u chung c ng

n m trong kho ng 1
s d dàng có đ

là ch trong ví d này

+/-50%.) 1

c Reff < 1

nên xem là l n hay nh ? “L n” có ngh a là ta ngh r ng

và “nh ” ngh a là ta ngh r ng s r t khó đ đ t đ

1 . Câu tr l i là: trong các chíp CMOS, Reff c a các k t n i kim lo i r t có th v
gi i h n 1

này n u ta không c n th n khi v layout. Các đ

mang dòng đi n ESD c n ph i đ
“v đ

ng cho h

c Reff <
t qua

ng dây kim lo i thi t k đ

c v r ng đ có đi n tr th p. V y câu tr l i cho v n đ

u ch y” nh th nào là: ta c n v đ

ng (dây kim lo i) đ r ng.

Nói tóm l i thì nguyên lý c b n trong thi t k b o v ESD khá là … c b n: dòng
đi n luôn ch y theo đ

ng d n nào có đi n tr th p nh t. Vì v y đ chíp bán d n có th

s ng chung v i ESD ta s :
- Thi t l p s n bên trong chíp m t đ

ng d n đ dòng đi n ESD ch y qua khi có s phóng

đi n.

Page 13 of 31


Page 14

-

ng d n này ph i có kh n ng mang dòng đi n có c

ng đ và n ng l

ng cao.

-

ng d n này ph i có đi n tr th p đ đi n áp r i trên nó th p h n đi n áp đánh th ng

c a các thành ph n trong m ch.

Hi n t

ng phóng đi n do t nh đi n (ESD) – Ph n 5: B o v các I/O
Kh n ng ch u đ ng dòng đi n ESD c a m t con chíp có th đ

c nâng cao b ng

cách b sung các m ch đi n b o v vào bên trong nó. Nh ng m ch đi n này ph i đ

c

thi t k đ :
-

áp ng t t v i các đ c tính c a dòng đi n ESD, là xung đi n có th i gian r t ng n nh ng

biên đ r t l n, nh đã tóm t t
- Trong đi u ki n bình th

cu i Ph n 4.

ng, ngh a là khi không có ESD, chúng không tác đ ng ho c tác

đ ng không đáng k đ n tính n ng và hi u n ng c a m ch đi n đ
M t con chíp bán d n s t

ng tác v m t đi n v i môi tr

I/O hay “pin” (chân) c a con chíp. Hi n t

cb ov .

ng xung quanh thông qua các

ng ESD c ng s tác đ ng lên chíp thông qua các

I/O này. C th là dòng đi n ESD s ch y vào

m t I/O và ch y ra

m t I/O khác.

đ m

b o dòng đi n ESD không ch y qua các thành ph n m ch khác ngo i tr các m ch b o v
ESD, theo logic thông th

ng, ta ph i đ t các m ch b o v này ngay t i các I/O. Nói cách

khác, khi v layout cho chíp ta s v các m ch b o v n m ngay bên d

i ho c n m sát,

tu theo quy t c thi t k c a công ty bán d n (foundry), v i các I/O pad. Vi c b o v ESD
cho con chíp chính là b o v các I/O.

Hãy bàn s v các I/O tr

c khi nói v các m ch b o v b i vì v i các lo i I/O khác nhau ta

s có nh ng cách b o v khác nhau. Th c ra thì c ng ch có 2 lo i I/O mà thôi:
- Lo i th nh t là các I/O đ c p ngu n (power supply) cho chíp. Có th là VDD, VSS, GND,
DVDD, DVSS, AVDD, AVSS, AGND, vân vân và vân vân. Nói chung là các I/O không thu c
lo i … th hai.

Page 14 of 31


Page 15

- Còn lo i th hai là các I/O đ đ a tín hi u (signal) vào và ra kh i chíp. Có th là CLK,
INPUT, OUTPUT, IREF, VREF, RESET, ENABLE, vân vân và vân vân. Nói chung là các I/O
không thu c lo i … th nh t.
Thi t k m ch b o v các I/O c p ngu n nhìn chung là ít “h i não” h n là thi t k m ch b o
v các I/O tín hi u b i vì ta không ph i lo l ng v vi c đ m b o tín hi u truy n qua không b
nh h

ng b i các m ch b o v ESD. T đây tr đi ta s g i các I/O c p ngu n là VDD và

VSS còn các I/O tín hi u s đ

c g i đ n gi n là I/O. Ta s xem xét vi c b o v ESD cho

m t con chíp đ n gi n có m t chân VDD, m t chân VSS, và hai chân I/O nh trong Hình 5.

Hình 5: M t con chíp đ n gi n v i các I/O

V i con chíp đ n gi n trong Hình 5 s có các tình hu ng ESD sau đây x y ra:
- Dòng đi n ESD ch y vào (ra)

VDD và ch y ra (vào)

- Dòng đi n ESD ch y vào (ra)

m t I/O và ch y ra (vào)

VDD

- Dòng đi n ESD ch y vào (ra)

m t I/O và ch y ra (vào)

VSS

- Dòng đi n ESD ch y vào

m t I/O và ch y ra

VSS

m t I/O khác

Th c ra v i các con chíp ch s d ng m t ngu n c p đi n (single power domain)
nh trên, b t k con chíp có bao nhiêu I/O, thì khi hi n t
ch y theo m t trong các tình hu ng ESD v a li t kê

ng ESD x y ra, dòng đi n s ch

trên. N u con chíp s d ng nhi u

Page 15 of 31


Page 16

ngu n c p đi n (multiple power domain) ví d nh con chíp có AVDD/AVSS cho m ch
analog và DVDD/DVSS cho m ch digital thì s có các tình hu ng ESD khác. Bây gi ta ch
xem xét m ch có m t ngu n c p đi n và s bàn v m ch có nhi u ngu n c p đi n sau này.
B o v ESD cho m ch s d ng m t ngu n c p đi n
Nh đã đ

c gi i thi u bên trên, ta s b o v con chíp b ng cách thêm các m ch ESD đ

t o các đ

ng d n dòng ESD gi a các chân c a con chíp. Hình 6 mô t cách k t n i các

m ch ESD đ b o v cho m t con chíp có m t ngu n c p đi n. Các thành ph n c a m ch
b o v ESD, đ

c minh ho b ng màu xanh, g m có:

- M ch ESD n i gi a VDD và VSS. Trên Hình 6, m ch này đ

c minh ho b ng kh i có n n

màu xanh.

- M ch ESD n i gi a các I/O và VDD ho c VSS. Trên Hình 6, các m ch này đ

c minh ho

b ng kh i có n n màu tr ng.
- Các dây d n n i t I/O, VDD, VSS đ n các m ch ESD.

Hình 6: Các m ch ESD đ b o v m t con chíp ch có m t ngu n c p đi n.
Trong 3 thành ph n k trên, d hi u nh t có l là các dây d n.
lo i đ

n gi n ch là các dây kim

c thi t k sao cho có đi n tr th p: khi v layout, các dây này ph i r ng và nên k t

h p nhi u l p kim lo i v i nhau. Có l lý do duy nh t mà ta không v các dây n i v i các I/O

Page 16 of 31


Page 17

r ng h t c là vi c đi n dung ký sinh c a các dây này có th làm gi m b ng thông c a I/O.
Các dây n i v i VDD hay VSS thì ta có th v r ng tho i mái b i vì đi n dung ký sinh trên
VDD và VSS giúp n đ nh ho t đ ng c a m ch.

Hi n t

ng phóng đi n do t nh đi n (ESD) – Ph n 6: B o v ESD cho VDD và

VSS v i m ch “power clamp”
M ch ESD n i gi a VDD và VSS ho t đ ng nh m t công t c n i gi a hai chân này:
- Trong đi u ki n bình th

ng, ngh a là khi |VDD – VSS| n m trong gi i h n đi n áp ho t

đ ng c a con chíp, m ch ESD này s không d n đi n – t

ng đ

ng v i công t c

tr ng

thái ng t.
Khi |VDD-VSS| đ t ng t v

t qua gi i h n ho t đ ng c a con chíp, m ch này s nhanh

chóng chuy n sang tr ng thái d n đi n – t

ng đ

ng v i công t c

tr ng thái đóng – đ

h đi n áp gi a VDD và VSS.
V i cách ho t đ ng nh trên, m ch ESD này có ch c n ng gi i h n đi n áp gi a VDD và
VSS nên nó th

ng đ

c g i là “power clamp”. T đây tr đi ta s dùng thu t ng “power

clamp” đ ch m ch này.
Sau đây là gi i thi u v m t cách thi t k m ch power clamp đ
power clamp” ngh a là m t m ch power clamp đ
m ch này đ

c g i là “RC triggerred

c kích ho t nh m t m ch RC. S đ

c trình bày trong Hình 7.

Page 17 of 31


Page 18

Hình 7: S ơ m ch power clamp kích ho t b i m t m ch RC.
Tr

c h t hãy xem xét ho t đ ng c a m ch trong tình hu ng đ n gi n nh t: sau khi

m ch đã đ

c c p ngu n (power on) m t cách n đ nh và không có ESD. Trong đi u ki n

nh v y ta s có VSS = 0V và VDD = Vdd. Khi đó đi n áp trên C1, c ng là đi n áp ngõ vào
c a INV1, s là Vdd. Nói cách khác, đi n áp ngõ vào c a INV1

m c cao (logic 1). Chu i

inverter INV1/INV2/INV3 s làm cho đi n áp

m c th p (logic 0).

ngõ ra c a INV3

Transistor M1, lo i NFET, vì v y s không d n đi n.
Ph c t p h n m t chút, ta s xem xét ho t đ ng c a m ch khi m ch b t đ u đ

cc p

ngu n. K t lúc b t công t c ngu n, giá tr |VDD – VSS| s t ng d n v i h ng s th i gian
(time constant) n m trong kho ng mili-giây (ph n ngàn giây). Trong t
ki n c p ngu n c ng đ

c xem là đi u ki n ho t đ ng bình th

ng quan ESD, s

ng c a m ch vì v y ta ph i

thi t k nh th nào đ đ m b o m ch power clamp không b kích ho t trong quá trình c p
ngu n. Nh ta v a phân tích
C1 luôn

trên, mu n M1 không d n đi n ta ph i đ m b o đi n áp trên

m c cao. Nói cách khác, đi n áp trên C1 ph i t ng t

|VDD – VSS|.

ng ng v i đi n áp ngu n

i u này có ngh a là h ng s th i gian c a m ch, R1C1, ph i ng n h n h ng

s th i gian c a ngu n hay m ch R1C1 “nhanh” h n ngu n.
T

ng t nh v y h ng s th i gian R1C1 c ng ph i ng n h n h ng s th i gian

c a các xung nhi u trên VDD/VSS đ đ m b o m ch power clamp không b kích ho t khi có
xung nhi u. Nên nh r ng các xung nhi u trên VDD/VSS không ph i là hi m. Trong các
m ch logic, vi c m t c ng logic chuy n t 1 sang 0 hay ng

c l i s t o ra “overshoot” trên

VDD và “undershoot” trên VSS. Các xung nhi u này ph i đ

c m ch ESD xem là “bình

th

ng” và không t kích ho t.

Khi ESD th c s x y ra, đi n áp gi a VSS và VDD s t ng lên đ t ng t v i h ng s th i

gian n m trong kho ng nano-giây (ph n t giây) nh ta đã th y khi phân tích dòng đi n ESD
(xem Hình 2, Ph n 2). L d nhiên, ta mu n m ch power clamp đ

c kích ho t trong tr

ng

Page 18 of 31


Page 19

h p này.

i u đó có ngh a là ta mu n đi n áp trên C1 ph i

đ cho đi n áp

c c gate c a M1

m c th p so v i |VDD – VSS|

m c cao và M1 s d n đi n. Nói cách khác ta mu n

đi n áp trên C1 t ng ch m h n |VDD – VSS| hay h ng s th i gian R1C1 ph i dài h n h ng
s th i gian c a dòng đi n ESD.
Tóm l i, nhìn t góc đ c a ng

i thi t k m ch – ngh a là ng

i ph i ch n R1 và C1 – ta

s ch n sao cho:
h ng s th i gian c a ngu n (c mili-giây) >> R1C1 >> h ng s th i gian c a
dòng ESD (c nano-giây).
Ta c ng có th nhìn t góc đ m t ng

i phân tích m ch – ngh a là phân tích ho t

đ ng c a m ch có s n – nh sau. Do s hi n di n c a R1, đi n áp trên t C1 s không th
thay đ i ngay l p t c mà s nh h n |VDD – VSS| vào th i đi m ngay sau khi có ESD x y
ra. i u này có ngh a là đi n áp ngõ vào c a INV1 s

m c th p (logic 0) so v i đi n áp

ngu n |VDD – VSS| c a nó. Ngõ ra c a INV3 vì v y s

m c cao làm cho M1 d n đi n.

Lúc này VDD và VSS s đ
đ

c k t n i v i nhau thông qua M1 và M1 tr thành m t ph n c a

ng d n dòng đi n ESD. Khi quá trình phóng đi n qua M1 b t đ u, đi n áp |VDD – VSS|

s gi m d n.

n m t th i đi m nào đó đi n áp trên C1 s t

1) và chu i INV1/INV2/INV3 s đ a đi n áp

ng đ

ng v i m c cao (logic

c c gate c a M1 v m c th p làm cho M1

không d n n a. M ch đi n l i quay v tr ng thái ho t đ ng bình th

ng.

M t s chú ý khác trong thi t k m ch RC-triggered power clamp:
- M ch b o v ESD ph i ho t đ ng trong môi tr

ng dòng và áp cao nên các thành ph n

m ch nh transistor M1 và các transistor bên trong các inverter ph i s d ng các l p ô-xít
dày cho c c gate.
- Transistor M1 ph i đ

c thi t k v i t l W/L l n đ nó có kh n ng d n dòng đi n ESD

và có đi n tr hi u d ng nh . Nhìn chung thì M1 đ

c thi t k v i W/L càng l n càng t t.

Page 19 of 31

Page 20

Trong th c t , R1 có th là đi n tr gi a c c drain và c c source c a m t MOSFET ho t
đ ng trong vùng tuy n tính còn C1 có th là đi n dung gi a c c gate và c c source/drain
c a m t MOSFET. Khi đó m ch RC triggered power clamp s đ

c thi t k nh trong Hình

8.

Hình 8: M ch RC-triggered power clamp v i R1 và C1 ơ
Thêm m t đi u n a tr

c t o ra t các transistor.

c khi k t thúc ph n power clamp: m ch power clamp nh

trong Hình 7 và 8 có th d n dòng ESD theo c hai chi u, t VDD qua VSS và ng

Hi n t

c l i.

ng phóng đi n do t nh đi n (ESD) – Ph n 7: B o v ESD cho các I/O

tín hi u v i m ch “double-diode”
M t trong nh ng cách b o v các I/O tín hi u đ n gi n nh t là dùng hai diode n i nh trong
Hình 9. M ch này th

ng đ

c g i là m ch double-diode.

Hình 9: B o v ESD cho m t I/O dùng double-diode.
Tr

c khi tìm hi u v ho t đ ng c a m ch double-diode ta s nh c l i m t chút v

ho t đ ng c a diode (xem Hình 10) theo cách đ n gi n nh t: diode D s ch d n đi n theo

Page 20 of 31


Page 21

chi u t anode sang cathode n u đi n áp
b ng Vth (threshold voltage – đi n áp ng

anode l n h n đi n áp

cathode m t l

ng

ng).

Quay l i v i m ch trong Hình 9, ta th y:
- D1 ch d n đi n khi VI/O > VDD + Vth. N u VI/O < VDD + Vth thì D1 không d n
đi n.
- D2 ch d n đi n khi VSS > VI/O + Vth hay VI/O < VSS – Vth. N u VI/O > VSS – Vth

thì D2 không d n đi n.
Nh v y v i các giá tr VI/O n m trong kho ng t VSS-Vth đ n VDD + Vth thì c D1 và D2
đ u không d n đi n và do đó, ít nh t là v m t DC, các diode D1 và D2 không làm thay đ i
ho t đ ng c a m ch đi n đ

c b o v . Trong đi u ki n ho t đ ng bình th

ng c a m ch,

đi n áp c a các tín hi u vào h u nh luôn n m gi a VSS và VDD do v y m ch doublediode s không b kích ho t. i u này đ

c minh ho trong Hình 11.Hình 10: Diode.

Hình 11: T m ơi n áp ho t ơ ng c a m ch double-diode.
Trong tr

ng h p ESD x y ra

Dòng đi n ch y vào

m t I/O thì m t trong hai kh n ng sau s x y ra:

I/O: trong tr

ng h p này đi n áp

I/O s

m c cao vì dòng đi n

ch y t n i đi n áp cao sang n i có đi n áp th p. V i VI/0 = VESD vào kho ng vài tr m

Page 21 of 31


Page 22

Volt thì D1 s chuy n sang tr ng thái d n đi n vì Vth c a m t diode th

ng d

i 1V. Dòng

đi n ESD s ch y t I/O qua D1 sang VDD. (Xem Hình 12)
Dòng đi n ch y ra

I/O: trong tr

ng h p này thì đi n áp c a I/O s

m c th p và D2 s

chuy n sang tr ng thái d n. Dòng đi n ESD s ch y t VSS qua D2 và ch y ra I/O. (Xem
Hình 12)

Hình 12: Dòng ơi n ESD qua m ch double-diode khi dòng ơi n ch y vào ho c ch y ra

Hi n t

I/O

ng phóng đi n do t nh đi n (ESD) – Ph n 8: Toàn c nh b o v ESD

cho m ch có m t ngu n c p đi n
Sau khi xây d ng đ

c m ch power clamp đ b o v các chân c p ngu n và

m ch double-diode đ b o v các I/O ta có th v l i s đ m ch b o v

Hình 6

(xem Ph n 5) nh sau:

Page 22 of 31


Page 23

Hình 13: S ơ chi ti t m ch b o v ESD cho m ch ơi n có m t ngu n c p ơi n.
Nh đã đ

c gi i thi u trong Ph n 5, dòng đi n ESD trong m ch có m t ngu n c p

đi n s đi qua m ch theo m t trong các tr
1.Dòng đi n ESD ch y vào (ra)

ng h p sau:

VDD r i ch y ra (vào)

VSS

2.Dòng đi n ESD ch y vào

m t I/O r i ch y ra

VDD

3.Dòng đi n ESD ch y vào

VSS r i ch y ra

m t I/O

4.Dòng đi n ESD ch y vào

VDD r i ch y ra

m t I/O

5.Dòng đi n ESD ch y vào

m t I/O r i ch y ra

VSS

6.Dòng đi n ESD ch y vào

m t I/O r i ch y ra

m t I/O khác

Các tình hu ng phóng đi n ESD trong danh sách trên đ
t ng d n c a đ
Tr

c li t kê theo m c đ ph c t p

ng d n dòng ESD.

ng h p đ u tiên, và đ n gi n nh t, là khi dòng đi n ch y gi a VDD và VSS. Khi

đó dòng đi n ESD s ch y qua m ch power clamp nh đ
Trong hình này xung dòng đi n ESD ch y vào
th ch y theo chi u ng

c l i.

c trình bày trong Hình 14a.

VDD và ch y ra

VSS nh ng nó c ng có

i n áp c c đ i r i trên các thành ph n bên trong m ch là

đi n áp gi a VDD và VSS và c ng chính là đi n áp trên m ch power clamp: Vcir = Vpower
clamp.

Page 23 of 31


Page 24

Hình 14a: Khi hi n t

ng ESD x y ra gi a VSS và VDD, dòng ESD s ch y qua m ch

power clamp.
Tr

ng h p th hai là khi dòng ESD ch y vào

đi n ESD ch y theo h

ng này s t o ra m t đi n th

m t I/O và ch y ra
I/O l n h n đi n th

VDD. Dòng
VDD. Do đó

diode D1 s phân c c thu n và d n dòng đi n t I/O sang VDD nh trong Hình 14b.
áp c c đ i r i trên các thành ph n trong m ch là đi n áp ng

Hình 14b: Khi hi n t

i n

ng c a D1: Vcir = Vth.

ng ESD x y ra gi a I/O và VDD mà I/O có ơi n th l n h n VDD thì

dòng ESD s ch y qua diode D1.

Page 24 of 31


Page 25

Tr
t nh tr

ng h p th ba, khi dòng ESD ch y vào
ng h p th hai nh ng ch khác

n i gi a VSS và I/O (Hình 14c).
áp ng

VSS và ch y ra

ch diode đ

m t I/O, thì t

ng

c phân c c thu n là diode D2

i n áp c c đ i r i trên các thành ph n trong m ch là đi n

ng c a D2: Vcir = Vth.

Hình 14c: Khi hi n t

ng ESD x y ra gi a I/O và VSS mà VSS có ơi n th l n h n I/O thì

dòng ESD s ch y qua diode D2.
Trong ba tr

ng h p k trên, dòng đi n ESD ch ch y qua m t thành ph n c a m ch

b o v ESD – m t diode trong m ch double-diode ho c m t transistor trong m ch power
clamp. Trong các tr

ng h p ti p theo, dòng đi n ESD s ch y qua nhi u h n m t thành

ph n c a m ch b o v ESD.
Tr
t

ng h p th t , khi dòng đi n ESD ch y vào
ng t nh tr

m t I/O và ch y ra

VSS. Tr

c tiên,

ng h p 2, khi có dòng đi n ch y vào I/O thì diode D1 s chuy n sang

tr ng thái phân c c thu n đ d n dòng đi n ESD sang VDD. Sau đó dòng đi n s đ
t VDD sang VSS qua m ch power clamp nh trong tr

cd n

ng h p 1. K t qu là ta có dòng

đi n ESD ch y nh trong Hình 14d. Có hai thành ph n trên đ

ng d n dòng ESD: diode D1

và m ch power clamp. i n áp c c đ i r i trên m ch là Vcir = Vth + Vpower clamp.

Page 25 of 31