Luận văn MCA, FPGA của hệ MCA (Flash ADCFPGA).

Luận văn thạc sĩ

1

HDKH: TS.Võ Hồng Hải

MỞ ĐẦU
Ngành vật lí hạt nhân nghiên cứu rất nhiều loại nguồn phóng xạ và tia phóng
xạ khác nhau dựa vào phổ năng lượng của bức xạ hạt nhân ghi nhận được từ các
detector hạt nhân. Muốn ghi nhận được số liệu từ đó vẽ được phổ năng lượng đòi
hỏi phải có một hệ thiết bị ghi dữ liệu với độ chính xác cao, ổn định và tốc độ ghi
nhanh. Xung tín hiệu mà detector ghi nhận được sẽ chuyển từ tín hiệu điện thế
(analog) thành tín hiệu số (digital), thông qua máy phân tích đa kênh MCA xung tín
hiệu được ghi nhận và thu được phổ năng lượng của bức xạ.
Hiện nay hệ phân tích đa kênh MCA sử dụng công nghệ ADC có chức năng ghi
nhận và vẽ phổ năng lượng của bức xạ theo độ cao xung tín hiệu. Công nghệ này
được thiết kế cho các phòng thí nghiệm hạt nhân theo một hệ thống hoàn chỉnh và
ghi nhận được phổ năng lượng theo độ cao xung của hầu hết các nguồn và tia phóng
xạ. Lĩnh vực nghiên cứu bức xạ hạt nhân ngày càng phát triển, đòi hỏi hệ thiết bị
không chỉ thu được phổ năng lượng theo độ cao mà còn ghi nhận được dạng xung
tín hiệu, phổ năng lượng theo diện tích xung và có thể thiết kế lại dễ dàng bởi người
dùng theo nhu cầu cụ thể của từng thí nghiệm.
Hệ MCA sử dụng công nghệ Flash-ADC 250MHz-8bits và FPGA đang được
phát triển gần đây tại Bộ môn Vật lý Hạt nhân, Trường Đại Học Khoa Học Tự
Nhiên TP Hồ Chí Minh. Việc sử dụng thiết bị này cho các detector hạt nhân nhận
được một số kết quả nhất định [4], [7]. Cụ thể đo phổ gamma trên detector HPGe đã
được thực hiện tại Bộ môn Vật lý Hạt nhân và bước đầu cho một số kết quả khả
quan. Với thiết bị này, ta ghi nhận được số liệu về dạng xung ra của detector. Từ dữ
liệu này, ta xác định năng lượng của gamma thông qua tính diện tích dạng xung và
từ đó ta thu được phổ năng lượng gamma [4] . Tuy nhiên, vì việc thu thập dữ liệu
cho một sự kiện bức xạ (một xung tín hiệu) chiếm nhiều dữ liệu (~100-2000 dữ

liệu/sự kiện), nên tốc độ ghi nhận sự kiện rất chậm khoảng chục hoặc trăm msec/sự
kiện. Ở đây, RS-232 được sử dụng để truyền số liệu. Hay nói cách khác, thời gian
đo phổ mất rất nhiều thời gian. Trong đề tài này, chúng tôi xây dựng một hệ MCA
sử dụng công nghệ nhúng FPGA kết hợp với bộ chuyển đổi Flash-ADC (8bitHVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

2

HDKH: TS.Võ Hồng Hải

250MHz) để thực hiện cho các phép đo bức xạ hạt nhân. Một chương trình nhúng
VHDL được xây dựng cho phép tính toán các thông số như diện tích xung, đỉnh
xung, thời gian trigger ngay bên trong thiết bị FPGA của hệ MCA (FlashADC/FPGA). Một chương trình giao tiếp LabVIEW được thiết lập trong việc điều
khiển và thu thập dữ liệu đo từ thiết bị FPGA. Với chương trình này, các thông số
như diện tích xung, đỉnh xung, thời gian trigger được ghi nhận cho từng sự kiện ghi
nhận được. Từ đó, ta sẽ biết được thông tin về phổ năng lượng bức xạ, thời gian
tương quan giữa các sự kiện trùng phùng. Điều này giúp hệ MCA (FlashADC/FPGA) tăng tốc độ ghi nhận sự kiện lên rất nhiều. Chúng tôi phát triển hệ
MCA này cho hệ một detector và hệ đo trùng phùng hai detector.
Chúng tôi thực hiện đánh giá hoạt động của hệ MCA thông qua việc sử dụng
máy phát xung để khảo sát biên độ xung, độ phân giải theo bề rộng diện tích xung,
ảnh hưởng của tần số xung và thời gian trùng phùng. Sau khi khảo sát đánh giá hoạt
động của hệ MCA, chúng tôi thực hiện đo phổ gamma sử dụng detector NaI (Tl)
3×3 cho các nguồn phóng xạ Cs-137, Na-22, Ba-133 và phóng xạ tự nhiên và đo
phổ bức xạ vũ trụ sử dụng hệ trùng phùng hai detector plastic. Sự phân bố của đề tài
được phân bổ thành bốn chương như sau:
 Chương 1: Hệ thống đo bức xạ hạt nhân và MCA. Trình bày khái quát về hệ

thống đo bức xạ hạt nhân, detector, hệ phân tích đa kênh MCA (Multi
Channel Analayser)
 Chương 2: FPGA, lập trình nhúng VHDL và Flash-ADC. Giới thiệu công
nghệ lập trình chip FPGA, ngôn ngữ mô tả phần cứng VHDL, thiết bị
chuyển đổi tương tự thành số ADC và Flash-ADC.
 Chương 3: Chương trình nhúng FPGA tính các thông số đặc trưng cho hệ
thiết bị MCA (Flash-ADC-250MHz/FPGA) - Chương trình giao tiếp máy
tính LabVIEW. Xây dựng một chương trình nhúng FPGA bằng ngôn ngữ
VHDL cho hệ MCA một detector và hệ đo trùng phùng hai detector và
chương trình LabVIEW giao tiếp máy tính với thiết bị MCA (Flash-

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

3

HDKH: TS.Võ Hồng Hải

ADC/FPGA) cho phép điều khiển các thông số đầu vào và ghi nhận các
thông số đặc trưng cho hệ MCA như độ cao xung, diện tích xung, thời gian
trigger.
 Chương 4: Thực nghiệm. Tiến hành các thí nghiệm khảo sát phổ của xung tín
hiệu mẫu để kiểm tra hoạt động của chương trình nhúng FPGA và chương
trình LabVIEW thông qua việc sử dụng máy phát xung để khảo sát biên độ
xung, độ phân giải theo bề rộng diện tích xung, ảnh hưởng của tần số xung
và thời gian trùng phùng. Sau đó tiến hành thực nghiệm đo phổ gamma cho

các nguồn phóng xạ Cs-137, Na-22, Ba-133, phóng xạ tự nhiên sử dụng một
detector NaI (Tl) 3×3 và đo phổ bức xạ vũ trụ sử dụng hệ trùng phùng hai
detector plastic.
Cuối cùng là phần kết luận và hướng phát triển của đề tài.
Trên đây là toàn bộ nội dung sẽ được trình bày trong luận văn này.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

4

HDKH: TS.Võ Hồng Hải

Chương 1: HỆ THỐNG ĐO BỨC XẠ HẠT NHÂN VÀ MCA
1.1 TƯƠNG TÁC BỨC XẠ HẠT NHÂN VỚI VẬT CHẤT
Các bức xạ hạt nhân bao gồm các bức xạ được tạo ra từ các quá trình biến đổi
liên quan đến hạt nhân hoặc nguyên tử như sự phân rã, phản ứng hạt nhân,.. Người
ta phân chia thành hai loại bức xạ hạt nhân như sau:
 Các bức xạ tích điện: hạt nhẹ tích điện như electron, positron; hạt nặng tích
điện như hạt alpha, proton, các mảnh phân hạch hay sản phẩm của các phản
ứng hạt nhân.
 Các bức xạ không tích điện: bức xạ điện từ (bao gồm tia X và bức xạ
gamma), neutron
Khi đi qua môi trường vật chất các hạt tích điện tương tác với các electron
môi trường bằng trường điện từ của mình gây kích thích nguyên tử hoặc ion hóa
nguyên tử. Các hạt tích điện đi qua môi trường vật chất bị mất dần năng lượng do

sự va chạm không đàn hồi và đến một lúc nào đó nó phải dừng lại, nghĩa là nó có
quãng chạy hữu hạn trong môi trường. Đối với hạt nhẹ tích điện còn mất năng
lượng do hiệu ứng phát bức xạ hãm, với hạt nhẹ tích điện có năng lượng cao hiệu
ứng này xảy ra rõ rệt và nếu không chú ý có thể gây nên nhầm lẫn đáng kể khi đo
năng lượng theo hiệu ứng ion hóa. Đó là điều cần lưu ý khi sử dụng các detector để
xác định năng lượng của bức xạ.
Bức xạ gamma là sóng điện từ có bước sóng nhỏ hơn khoảng cách giữa các
nguyên tử, bức xạ này ngoài tính chất sóng còn được hình dung như dòng hạt nên
gọi là lượng tử gamma. Giống như các hạt tích điện, bức xạ gamma cũng bị hấp thụ
bởi môi trường vật chất, chủ yếu do tương tác điện từ. Khi xét đến cơ chế tương tác
của nó với môi trường ta phải xét đến tính lượng tử do lượng tử gamma không
mang điện và khối lượng nghỉ bằng không, nghĩa là tính chất sóng hạt của bức xạ
gamma. Tương tác của bức xạ gamma với môi trường vật chất xảy ra theo ba cơ chế
chính: hiệu ứng quang điện, hiệu ứng tạo cặp, hiệu ứng compton.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

5

HDKH: TS.Võ Hồng Hải

1.2 DETECTOR HẠT NHÂN
1.2.1 Detector khí
Bộ phận cấu tạo chính của dectector khí là một buồng ion hóa. Thông thường
buồng ion hóa là một hộp kín gồm hai điện cực và chất khí làm việc với áp suất cho

trước. Những hạt mang điện khi đi qua buồng ion hóa sẽ tạo nên những cặp
electron-ion tự do. Hiệu ứng ion hóa càng mạnh thì càng dễ phát hiện hạt đi qua.
Với buồng ion hóa cho trước, thì phải chọn áp suất khí sao cho các bức xạ hạt nhân
mất hết hoặc hầu hết năng lượng của chúng trong buồng. Giữa hai điện cực của
buồng ion hóa người ta đặt một hiệu điện thế V để tạo một điện trường E có tác
dụng dịch chuyển các ion và electron tự do về hai phía điện cực tương ứng.
Nguyên tắc ghi bức xạ của detector chứa khí là dựa vào hiện tượng ion hóa
xảy ra trong môi trường khí khi bức xạ đi qua detector. Đối với bức xạ gamma quá
trình đầu tiên xảy ra là sự tạo thành electron thứ cấp dưới tác dụng của gamma ở lớp
vỏ hay ở các vật liệu quanh detector có điện tích Z và mật độ nguyên tử lớn. Sau đó
các electron thứ cấp này gây nên quá trình ion hóa trong chất khí. Các electron và
ion dương vừa sinh ra chuyển dịch dưới tác dụng của điện trường E về các điện cực.
Sự hội tụ các điện tích về các điện cực làm xuất hiện tín hiệu điện ở mạch ngoài, tín
hiệu này được bộ phận đo ghi nhận và phân tích.
1.2.2 Detector nhấp nháy
Khi một bức xạ ion hóa đi vào khối nhấp nháy sẽ kích thích các nguyên tử
hay phân tử. Sau đó, với sự dịch chuyển về trạng thái cơ bản chúng sẽ phát ra một
ánh sáng nhấp nháy, đó là các photon ánh sáng. Qua một lớp dẫn sáng, các photon
đập vào photocatode của nhân quang điện và ở lối ra của nhân quang điện xuất hiện
một tín hiệu điện có biên độ khá lớn. Tín hiệu này được đưa vào bộ tiền khuếch đại,
thiết bị này có tác dụng hòa hợp tổng trở giữa lối ra của detector và lối vào của bộ
khuếch đại.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


6

Luận văn thạc sĩ

HDKH: TS.Võ Hồng Hải

Nguồn
cao thế

Detector

Tiền
khuếch đại

Khuếch đại

Máy
phân tích

Hình 1.1: Sơ đồ khối một hệ đo dùng detector nhấp nháy
Xung tín hiệu tạo thành sau khi đi qua các bộ khuếch đại sẽ tăng biên độ lên
mấy bậc trước khi đưa vào bộ phân tích và ghi nhận. Sơ đồ của một detector nhấp
nháy nối với các bộ phận cần thiết được cho trong hình 1.1
1.2.3 Detector bán dẫn
Khi một bức xạ ion hóa đi vào detector bán dẫn, chúng sẽ tương tác lên các
electron và bứt electron ra khỏi liên kết cộng hóa trị. Các electron này chuyển lên
vùng dẫn và trở thành các electron tự do, đồng thời để lại lỗ trống mang điện tích
dương ở vùng hóa trị. Các cặp electron-lỗ trống được tạo ra trong vùng nghèo dọc
theo quỹ đạo của bức xạ tới. Chúng sẽ được kéo về hai cực bởi điện trường do hiệu
điện thế ngược áp vào detector. Khi đó ở mạch ngoài detector xuất hiện một hiệu
điện thế. Xung điện thế này được ghi nhận ở lối ra bởi hệ điện tử tiếp sau. Đo và
khảo sát tín hiệu xung ra từ detector ta có thể biết được những thông tin về bức xạ

đã ghi nhận.
1.3 HỆ ĐO BỨC XẠ HẠT NHÂN
Hệ đo bức xạ hạt nhân cơ bản gồm detector hạt nhân, hệ thống khuếch đại
(khuếch đại và tiền khuếch đại), hệ phân tích đa kênh MCA, máy tính dùng để ghi
nhận dữ liệu. Nguồn phóng xạ phát ra bức xạ hạt nhân tới detector, các bức xạ này
tương tác với môi trường vật chất của detector và tạo ra tín hiệu điện áp. Tuy nhiên
tín hiệu này thường rất nhỏ nên cần được khuếch đại trước khi gửi tới hệ phân tích
đa kênh MCA bằng hệ thống khuếch đại. Hệ MCA phân tích tín hiệu và gửi thông
tin của bức xạ hạt nhân đến máy tính, ghi nhận thành dạng phổ năng lượng của bức
xạ. Tùy thuộc vào mục đích nghiên cứu mà hệ đo có thể là hệ đo một detector hay
nhiều detector.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


7

Luận văn thạc sĩ

HDKH: TS.Võ Hồng Hải

1.3.1 Hệ đo bức xạ hạt nhân một detector

Hình 1.2: Sơ đồ hệ đo bức xạ hạt nhân một detector
Hệ đo bức xạ hạt nhân một detector với một detector ghi nhận tín hiệu bức
xạ, kết nối với một kênh của hệ MCA. Thường dùng đo phổ của các nguồn phóng
xạ (Na-22, Cs-137, Ba-133,……).
1.3.2 Hệ đo bức xạ hạt nhân nhiều detector (kĩ thuật đo trùng phùng)

Detector 1

Cao thế
-HV

Khuếch đại

Detector 2
Bức xạ
vũ trụ

Cao thế
-HV

Đường trễ
~ 4-10ns

TDC
Khuếch đại

MCA trong Máy tính

Hình 1.3: Hệ đo trùng phùng 2 detector (hệ đo bức xạ vũ trụ)
Hệ đo bức xạ nhiều detector gồm nhiều detector đặt song song với nhau, khi
có một bức xạ hạt nhân xuyên qua tất cả các detector và để lại năng lượng thì hệ
MCA sẽ ghi nhận một sự kiện, còn các bức xạ khác sẽ không được ghi nhận, kĩ
thuật đo này gọi là kĩ thuật đo trùng phùng. Hình 1.3 là sơ đồ bố trí hệ đo bức xạ vũ
trụ hai detector, các bức xạ vũ trụ chỉ được ghi nhận khi nó xuyên qua và để lại

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


8

Luận văn thạc sĩ

HDKH: TS.Võ Hồng Hải

năng lượng trên cả hai detector này. Để đo bức xạ vũ trụ với độ chính xác cao hơn
người ta có thể xây dựng hệ đo gồm nhiều detector.
Trong lĩnh vực điện tử hạt nhân, hệ phân tích đa kênh MCA được sử dụng trong
việc ghi nhận phổ bức xạ từ detector hạt nhân. Hiện nay trên thế giới, hệ MCA được
phát triển từ công nghệ ADC, chức năng của thiết bị này là đo độ cao xung tín hiệu
từ detector để biểu diễn năng lượng bức xạ.
1.4 HỆ PHÂN TÍCH ĐA KÊNH MCA
Hệ phân tích đa kênh MCA được sử dụng để đo phổ năng lượng (hay phân bố
năng lượng) của bức xạ hạt nhân. Phổ năng lượng có thể biểu diễn theo hai dạng cơ
bản là theo độ cao và theo diện tích xung. Hình 1.4 cho thấy phổ theo độ cao xung
của bức xạ gamma phát ra từ nguồn Natri 22 với hai đỉnh phổ năng lượng 511keV

Số đếm

và 1,2MeV được đo bởi detector NaI.

Detector NaI 76B76: Phổ năng lượng Na-22

Năng lượng

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

9

HDKH: TS.Võ Hồng Hải

Hình 1.4: Phổ năng lượng biểu diễn theo độ cao xung của nguồn Na-22
Các phần chính của một hệ phân tích đa kênh MCA bao gồm bộ chuyển đổi
ADC, bộ nhớ (memory) và máy tính như hình 1.5

Bộ nhớ

Máy tính

Tín hiệu tương
tự đến từ bộ
khuếch đại

Hình 1.5: Máy phân tích đa kênh MCA (Multiple Channel Analyser)
- ADC có chức năng đo biên độ của tất cả các tín hiệu tương tự đến (tín hiệu
điện thế) và chuyển chúng thành tín hiệu số. Một ADC có độ phân giải 8bit và có
khoảng thế hoạt động 1000mV thì tương ứng 256 số đếm (kênh theo điện thế) hay
4mV chuyển đổi thành số đếm là 1. Ví dụ: một tín hiệu vào có biên độ 340mV sẽ
được chuyển sang tín hiệu số có giá trị là 85, 1000mV thành 256. Ngưỡng điện thế
của ADC càng lớn thì khả năng phân biệt các tín hiệu nhỏ càng chính xác.

- Bộ nhớ (Memory): Biên độ của xung tín hiệu sau khi được chuyển đổi thành
số bởi ADC sẽ được lưu vào bộ nhớ dưới dạng số kênh. Mỗi lần ADC kết thúc
chuyển đổi tín hiệu tương tự thành tín hiệu số, số kênh tương ứng sẽ được thêm
một. Sau khi kết thúc đo, bộ nhớ sẽ lưu lại tín hiệu đến dưới dạng phổ của bức xạ.
- Máy tính: Tín hiệu dạng số (digital) sau khi được chuyển đổi từ tín hiệu điện thế
bởi ADC sẽ được truyền lên máy tính. Máy tính với một chương trình giao tiếp sẽ
ghi nhận các sự kiện và vẽ thành phổ năng lượng tương ứng với bức xạ đập vào
detector.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

10

HDKH: TS.Võ Hồng Hải

Hình 1.6: Hệ thống MCA có chức năng tương đương một máy đo phổ
Hiện nay, các phòng thí nghiệm xây dựng hệ thống MCA như một máy đo
phổ (máy đo phổ MCA) bao gồm detector, nguồn nuôi cao thế, tiền khuếch đại,
khuếch đại, ADC , bộ nhớ và máy tính với một chương trình giao tiếp có khả năng
ghi nhận và xử lý phổ (hình 1.6). Kết quả của các phép đo thu được hình ảnh của
phổ năng lượng biểu diễn theo biên độ xung.
Hiện nay tại Bộ môn Vật lí Hạt nhân trường Đại Học Khoa Học Tự Nhiên
TP Hồ Chí Minh, đã và đang xây dựng hệ phân tích đa kênh MCA sử dụng công
nghệ Flash-ADC và FPGA, được dùng trong các đầu dò hạt nhân. Được phát triển
theo chương trình hợp tác giữa Bộ môn Vật lí hạt nhân và nhóm nghiên cứu của

giáo sư Masaharu Nomachi, thuộc Đại Học Osaka Nhật Bản [6]. Hiện tại, thiết bị
này được sử dụng cho một số đầu dò hạt nhân có tại Bộ môn Vật lí Hạt Nhân. Với
thiết bị này, ta ghi nhận được số liệu về dạng xung ra của detector. Từ dữ liệu này,
ta xác định năng lượng của bức xạ đo thông qua tính diện tích dạng xung và từ đó ta
thu được phổ năng lượng. Ngoài ra còn có thể biểu diễn năng lượng thông qua độ
cao xung.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


11

Luận văn thạc sĩ

HDKH: TS.Võ Hồng Hải

Chương 2: FPGA, LẬP TRÌNH NHÚNG VHDL VÀ FLASH-ADC
2.1 GIỚI THIỆU VỀ FPGA
2.1.1 FPGA là gì?
FPGA (Field-programmable gate array) là vi mạch dùng cấu trúc mảng phần
tử logic mà người dùng có thể lập trình được. Người sử dụng có khả năng tái lập
trình “bên ngoài” mà không phụ thuộc vào dây chuyền sản xuất phức tạp của nhà
máy bán dẫn. Vi mạch FPGA được cấu thành từ các bộ phận:


Các khối logic cơ bản lập trình được (logic block)



Hệ thống mạch liên kết lập trình được (Routing Channel)



Khối vào/ra (IO Pads)



Phần tử thiết kế sẵn khác như RAM, ROM, nhân vi xử lý...

Hình 2.1: Cấu trúc FPGA
2.1.2 Ý nghĩa và vai trò của FPGA
FPGA cũng được xem như một loại vi mạch bán dẫn chuyên dụng ASIC,
nhưng nếu so sánh FPGA với những ASIC đặc chế hoàn toàn hay ASIC thiết kế
trên thư viện logic thì FPGA không đạt được mức độ tối ưu như những loại này, và
hạn chế trong khả năng thực hiện những tác vụ đặc biệt phức tạp.Tuy nhiên FPGA
ưu việt hơn ở chỗ có thể tái cấu trúc lại khi đang sử dụng, công đoạn thiết kế đơn
giản do vậy chi phí giảm, rút ngắn thời gian đưa sản phẩm vào sử dụng. Còn nếu so

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


12

Luận văn thạc sĩ

HDKH: TS.Võ Hồng Hải

sánh với các dạng vi mạch bán dẫn lập trình được dùng cấu trúc mảng phần tử logic
như PLA, PAL, CPLD thì FPGA ưu việt hơn các điểm: tác vụ tái lập trình của
FPGA thực hiện đơn giản hơn; khả năng lập trình linh động hơn; và khác biệt quan
trọng nhất là kiến trúc của FPGA cho phép nó có khả năng chứa khối lượng lớn
cổng logic (logic gate), so với các vi mạch bán dẫn lập trình được có trước nó.
Thiết kế hay lập trình cho FPGA được thực hiện chủ yếu bằng các ngôn ngữ
mô tả phần cứng HDL như VHDL, Verilog, AHDL. Các hãng sản xuất FPGA lớn
như Xilinx, Altera thường cung cấp các gói phần mềm và thiết bị phụ trợ cho quá
trình thiết kế, cũng có một số các hãng thứ ba cung cấp các gói phần mềm kiểu này
như Synopsys, Synplify... Các gói phần mềm này có khả năng thực hiện tất cả các
bước của toàn bộ quy trình thiết kế IC chuẩn với đầu vào là mã thiết kế trên HDL
(còn gọi là mã RTL).
2.1.3 Phân loại FPGA
Các loại FPGA của các công ty khác nhau (Quicklogic, Xilinx, Actel và
Altera) có các đặc tính riêng, tuy nhiên chúng có thể được chia làm 4 loại chính: cấu
trúc mảng đối xứng (symetrical array), cấu trúc hàng (row-based), cấu trúc PLD
phân cấp (hierarchical PLD) và cấu trúc đa cổng (sea-of-gates) (hình 2.2)

Hình 2.2: Bốn loại FPGA trên thực tế

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

13

HDKH: TS.Võ Hồng Hải

Trong đề tài này chúng tôi lập trình trên chip FPGA Cyclone II
EP2C8Q208C7 của Altera với 182 cổng vào ra I/O, 8256 khối logic, RAM 165888
bit,…
2.2 LẬP TRÌNH NHÚNG VHDL
VHDL là viết tắt của cụm từ Very High Speed Intergrated Circuit Hardware
Description Language-ngôn ngữ mô phỏng phần cứng cho các mạch tích hợp tốc độ
rất cao. VHDL là ngôn ngữ mô phỏng phần cứng được phát triển dùng cho chương
trình VHSIC của bộ quốc phòng Mỹ. Mục tiêu của việc phát triển VHDL là có được
một ngôn ngữ mô phỏng phần cứng tiêu chuẩn và thống nhất cho phép phát triển
thử nghiệm các hệ thống số nhanh hơn cũng như cho phép dễ dàng đưa các hệ
thống đó vào ứng dụng trong thực tế. Ngôn ngữ VHDL được ba công ty
Intermetics, IBM và Texas Instruments bắt đầu nghiên cứu phát triển vào 7/1983.
Phiên bản đầu tiên được công bố vào 8/1985. Sau đó VHDL được đề xuất để tổ
chức IEEE xem xét thành một tiêu chuẩn. Năm 1987, đã đưa ra tiêu chuẩn về
VHDL – tiêu chuẩn IEEE-1076-1987.
VHDL được phát triển để giải quyết các khó khăn trong việc phát triển, thay
đổi và lập tài liệu cho các hệ thống số. Như ta đã biết, một hệ thống số có rất nhiều
tài liệu mô tả. Ðể có thể vận hành bảo trì sửa chữa một hệ thống ta cần tìm hiểu tài
liệu đó kỹ lưỡng. Với một ngôn ngữ mô phỏng phần cứng tốt việc xem xét các tài
liệu mô tả trở nên dễ dàng hơn vì bộ tài liệu đó có thể được thực thi để mô phỏng
hoạt động của hệ thống. Như thế ta có thể xem xét toàn bộ các phần tử của hệ thống
hoạt động trong một mô hình thống nhất.
Trước khi VHDL ra đời, có nhiều ngôn ngữ mô phỏng phần cứng được sử
dụng nhưng không có một tiêu chuẩn thống nhất. Các ngôn ngữ mô phỏng phần
cứng đó được phát triển để phục vụ các bộ mô phỏng chạy chúng. Vì các ngôn ngữ
mô phỏng phần cứng đó được các nhà cung cấp thiết bị phát triển, nên mang các
đặc trưng gắn với các thiết bị của nhà cung cấp đó và thuộc sở hữu của nhà cung
cấp.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

14

HDKH: TS.Võ Hồng Hải

Trong khi đó, VHDL được phát triển như một ngôn ngữ độc lập không gắn
với bất kỳ một phương pháp thiết kế, bộ mô phỏng hay công nghệ phần cứng nào.
Người thiết kế có thể tự do lựa chọn công nghệ, phương pháp thiết kế trong khi vẫn
sử dụng một ngôn ngữ duy nhất.
* Các thuật ngữ cơ bản của ngôn ngữ VHDL
- Thực thể: Tất cả các thiết kế đều được biểu diễn dưới dạng các thực thể
(entity). Một thực thể là một khối xây dựng sẵn cơ bản nhất trong một thiết kế. Mức
cao nhất của thiết kế là thực thể mức đỉnh (top-level entity). Nếu thiết kế có thứ bậc,
mô tả mức đỉnh ( top-level description) sẽ có các mô tả mức thấp hơn chứa bên
trong. Những mô tả mức thấp hơn này sẽ là các thực thể mức thấp hơn chứa trong
mô tả thực thể mức đỉnh.
- Kiến trúc: Tất cả các thực thể có thể được mô phỏng đều có một mô tả kiến
trúc. Kiến trúc (architecture) mô tả hành vi của thực thể. Một thực thể đơn có thể có
nhiều kiến trúc. Một kiến trúc có thể ở mức hành vi (behavioral), trong khi một kiến
trúc khác có thể là mô tả ở mức cấu trúc (structural description) của thiết kế.
- Cấu hình: Một phát biểu cấu hình (configuration statement) được sử dụng làm
kết nối một thể hiện thành phần (component instance) với một cặp thực thể-kiến
trúc. Một cấu hình có thể khảo sát giống như một danh sách các phần (parts list) của

một thiết kế. Cấu hình mô tả hành vi nào sử dụng cho mỗi thực thể, giống như danh
sách các phần mô tả phần nào sử dụng cho mỗi phần trong thiết kế.
- Gói: Một gói (package) là một tập các chương trình con và các kiểu dữ liệu
phổ biến được sử dụng trong một thiết kế.
- Driver: Đây là một nguồn trên một tín hiệu. Nếu một tín hiệu được kích bởi
hai nguồn, khi cả hai nguồn đều tích cực, tín hiệu này sẽ có hai driver (Driver có thể
được hiểu như mạch kích hay trình kích).
- Generic: Generic là một thuật ngữ của VHDL dùng cho một thông số, thông
số này chuyển thông tin đến một thực thể

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

15

HDKH: TS.Võ Hồng Hải

- Quá trình: Một quá trình (process) là một đơn vị thực thi cơ bản trong VHDL.
Tất cả các thao tác được thực hiện trong khi mô phỏng một mô tả VHDL đều được
chia nhỏ trong một hoặc nhiều quá trình.
- Mô tả phần cứng trong VHDL: Các mô tả VHDL chứa các đơn vị thiết kế sơ
cấp và các đơn vị thiết kế thứ cấp. Các đơn vị thiết kế sơ cấp là thực thể và gói. Các
đơn vị thiết kế thứ cấp là kiến trúc và thân của gói (package body). Các đơn vị thiết
kế thứ cấp luôn luôn gắn liền với một đơn vị thiết kế sơ cấp. Các thư viện (library)
là các tập của các đơn vị thiết kế sơ cấp và đơn vị thiết kế thứ cấp. Một thiết kế điển
hình thường chứa một hoặc nhiều thư viện các đơn vị thiết kế.

2.3 BỘ CHUYỂN ĐỔI ADC VÀ FLASH-ADC
2.3.1 Bộ chuyển đổi tương tự sang số – ADC
Bộ chuyển đổi tương tự sang số – ADC là một thiết bị chuyển đổi tín hiệu
tương tự thành tín hiệu số. Nó lấy mức điện thế vào tương tự sau đó một thời gian
sẽ sinh ra mã đầu ra dạng số (dạng số nhị phân) biểu diễn tương tự đầu vào.
Quá trình chuyển đổi A/D được thực hiện qua bốn bước cơ bản: lấy mẫu;
nhớ mẫu; lượng tử hóa và mã hóa. Các bước đó luôn luôn kết hợp với nhau trong
một quá trình thống nhất.
2.3.1.1 Định lý lấy mẫu
Đối với tín hiệu tương tự VI thì tín hiệu lấy mẫu VS sau quá trình lấy mẫu có
thể khôi phục trở lại VI một cách trung thực nếu thỏa mãn điều kiện f S ≥2fImax .Trong
đó fS là tần số lấy mẫu, fImax là giới hạn trên của dải tần số tương tự.
Hình 2.3 biểu diễn cách lấy mẫu tín hiệu tương tự đầu vào. Nếu biểu thức
trên được thỏa mãn thì ta có thể dùng bộ tụ lọc thông thấp để khôi phục V I từ VS. Vì
mỗi lần chuyển đổi điện áp lấy mẫu thành tín hiệu số tương ứng đều cần có một thời
gian nhất định nên phải nhớ mẫu trong một khoảng thời gian cần thiết sau mỗi lần
lấy mẫu. Điện áp tương tự đầu vào được thực hiện chuyển đổi A/D trên thực tế là
giá trị VI đại diện, giá trị này là kết quả của mỗi lần lấy mẫu.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

16

HDKH: TS.Võ Hồng Hải

Hình 2.3: Biểu diển cách lấy mẫu tín hiệu tương tự đầu vào.
2.3.1.2 Lượng tử hóa và mã hóa
Tín hiệu số không những rời rạc trong thời gian mà còn không liên tục trong
biến đổi giá trị. Lượng tử hoá là quá trình xấp xỉ các giá trị của tín hiệu lấy mẫu
bằng bội số của một giá trị q (q gọi là bước lượng tử)
Tín hiệu ở ngõ ra bộ lượng tử hóa được đưa đến bộ mã hóa, bộ mã hóa sẽ
gán một số nhị phân cho mỗi mức lượng tử. Quá trình này gọi là mã hóa. Mã nhị
phân có được sau quá trình trên chính là tín hiệu đầu ra của chuyển đổi A/D.
2.3.1.3 ADC dạng sóng bậc thang
Phiên bản đơn giản nhất của ADC sử dụng bộ đếm nhị phân làm thanh ghi và
cho phép xung nhịp đẩy bộ đếm tăng mỗi một bước, cho đến khi V AX > VA. Đây gọi
là ADC sóng dạng bậc thang, vì dạng sóng tại V AX có từng bậc đi lên. Người ta còn
gọi là ADC loại bộ đếm. Hình 2.4 là sơ đồ biểu diễn một ADC dạng sóng bậc thang.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


17

Luận văn thạc sĩ

HDKH: TS.Võ Hồng Hải

Hình 2.4: Sơ đồ biểu diễn ADC dạng sóng bậc thang
Các thành phần của ADC dạng sóng bậc thang hình 2.4 gồm một bộ đếm,
một DAC, một bộ so sánh tương tự, một cổng NAND 3 ngõ vào điều khiển. Đầu ra
của bộ so sánh dùng làm tín hiệu

.

* Hoạt động của bộ ADC dạng sóng bậc thang
Giả sử VA, tức mức điện thế cần chuyển đổi là dương thì tiến trình hoạt động
diễn ra như sau:
- Xung Khởi Động được đưa vào để Reset bộ đếm về 0. Mức cao của xung Khởi
Động cấm không cho xung nhịp đi qua cổng AND vào bộ đếm.
- Nếu đầu của DAC toàn bit 0 thì đầu ra của DAC sẽ là V AX = 0V. Vì VA>VAX nên
đầu ra bộ so sánh

sẽ lên mức cao.

- Khi xung Khởi Động về thấp thì cổng AND cho phép xung nhịp đi qua cổng này
và vào bộ đếm.
- Khi giá trị bộ đếm tăng lên thì đầu ra DAC là V AX sẽ tăng mỗi lần mỗi bậc, như
minh họa hình 2.4.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


18

Luận văn thạc sĩ

HDKH: TS.Võ Hồng Hải

- Tiến trình cứ tiếp tục cho đến khi V AX lên đến bậc vượt quá VA một khoảng ≥VT.
Tại thời điểm này ngõ ra của bộ so sánh

về thấp và cấm không cho xung nhịp

đi vào bộ đếm nên bộ đếm sẽ ngừng đếm.
Tiến trình chuyển đổi hoàn tất khi tín hiệu

chuyển từ trạng thái cao

xuống thấp và nội dung của bộ đếm là biểu thị dạng số của điện áp (tương tự) vào
VA. Bộ đếm sẽ duy trì giá trị số cho đến khi nào xung Khởi Động kế tiếp vào bắt
đầu tiến trình chuyển đổi mới.
2.3.2 Bộ chuyển đổi Flash-ADC
Flash-ADC (FADC) là một loại thiết bị chuyển đổi tín hiệu tương tự thành
tín hiệu số với tốc độ chuyển đổi rất nhanh so với các thiết bị chuyển đổi ADC
khác. Thiết bị này đòi hỏi một số lượng lớn các phép so sánh, đặc biệt là có độ
chính xác cao. Nó đòi hỏi 2n -1 so sánh cho một chuyển đổi n-bit. Ví dụ một FADC
6 bit đòi hỏi 63 bộ so sánh tương tự, còn FADC 8 bit thì con số này lên đến 255, 10
bit thì lên đến 1023. Như vậy số lượng bộ so sánh quá lớn đã giới hạn kích cỡ của
FADC.

Hình 2.5: Sơ đồ của một Flash-ADC 3bit

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

19

HDKH: TS.Võ Hồng Hải

FADC ở hình 2.5 có độ phân giải 3 bit. Kích thước bậc thang là 1V. Bộ chia
điện thế thiết lập mức quy chiếu cho từng bộ so sánh để có được 7 mức ứng với 1V,
2V, 3V, …7V (đầy thang). Đầu vào tương tự V A được nối đến đầu vào còn lại của
từng bộ so sánh. Với VA < 1V thì tất cả đầu ra của bộ so sánh đều lên mức cao. Với
VA > 1V thì từ một đầu ra trở lên sẽ xuống mức thấp. Đầu ra của bộ so sánh được
đưa vào bộ mã hoá ưu tiên tích cực ở mức thấp, sinh đầu ra ứng với đầu ra có số thứ
tự cao nhất ở mức thấp của bộ so sánh. Lý luận tương tự ta sẽ có được bảng giá trị
như bảng 2.1
Bảng 2.1: Bảng sự thật của Flash-ADC 3 bit hình 2.4

FADC hình 2.5 có độ phân giải 1V vì đầu vào tương tự phải thay đổi mỗi lần
1V mới có thể đưa đầu ra số lên bậc kế tiếp. Muốn có độ phân giải tinh hơn thì phải
tăng tổng số mức điện thế vào (nghĩa là sử dụng nhiều điện trở chia thế hơn) và
tổng số bộ so sánh. Nói chung FADC N bit thì cần 2 N – 1 bộ so sánh, 2N điện trở, và
logic mã hoá cần thiết.
* Thời gian chuyển đổi
Bộ chuyển đổi FADC không cần phải có tín hiệu xung nhịp vì tiến trình này
xảy ra liên tục. Khi giá trị đầu vào thay đổi thì đầu ra của bộ so sánh sẽ thay đổi làm
cho ngỏ ra của bộ mã hóa thay đổi theo. Như vậy thời gian chuyển đổi là thời gian
cần thiết để xuất hiện một đầu ra số mới đáp lại một thay đổi ở đầu vào V A. Thời
gian chuyển đổi chỉ phụ thuộc vào khoảng trễ do truyền của bộ so sánh và bộ mã
hóa. Vì vậy mà FADC có thời gian chuyển đổi rất ngắn.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT

20

Luận văn thạc sĩ

HDKH: TS.Võ Hồng Hải

Chương 3: CHƯƠNG TRÌNH NHÚNG VHDL TÍNH
CÁC THÔNG SỐ ĐẶC TRƯNG CHO HỆ MCA (FLASH-ADC/FPGA)
CHƯƠNG TRÌNH GIAO DIỆN LABVIEW
3.1 XUNG TÍN HIỆU TỪ DETECTOR BỨC XẠ HẠT NHÂN VÀ CÁC
THÔNG SỐ ĐẶC TRƯNG CỦA XUNG TÍN HIỆU
3.1.1 Xung tín hiệu từ detector bức xạ hạt nhân
Khi bức xạ hạt nhân tương tác với detector hạt nhân, tín hiệu ra từ detector
có dạng xung. Dạng xung này có độ rộng và độ cao khác nhau tùy vào loại detector.
Xung ra từ detector sẽ được đưa qua bộ tiền khuếch đại và khuếch đại, để từ đó qua
hệ đếm (counter hoặc hệ MCA). Dựa vào độ cao hay diện tích xung ta có thể xác

Số kênh (điện thế)

định được năng lượng của bức xạ để lại trong detector.

340mV

340mV
4µs
4µs

(a)

Số kênh (thời gian)
(b)

Hình 3.1 : Hình ảnh so sánh xung ra từ Oscilloscope (a) với xung được ghi nhận
bằng MCA (Flash-ADC/FPGA) sử dụng chương trình LabVIEW 8.5 (b).
Hình 3.1a là ví dụ của một xung ra từ detector nhấp nháy, hình 3.1b là xung
được mã hóa thành số (digital). Một xung tín hiệu tương tự đã được số hóa thành
HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

21

HDKH: TS.Võ Hồng Hải

xung dạng số với 256 điểm mẫu trong một bộ đệm (buffer) tỉ lệ với tín hiệu tương
tự đầu vào. Mỗi xung được biểu diễn bởi 256 điểm mẫu, mỗi điểm mẫu là 1 bin có
độ cao được biểu diễn dưới dạng kênh điện thế. Trục kênh điện thế có độ cao tối đa
là 256 kênh tương ứng với điện thế 1000mV nghĩa là 1 kênh ứng với 4 mV. Trục
kênh thời gian có 256 bin (1 sự kiện), mỗi bin là 8 ns. Những giá trị biên độ của các
điểm mẫu này, chúng tôi gọi là dữ liệu dạng xung. Với hệ MCA sử dụng công nghệ
Flash-ADC 250MHz, hệ đo có thể ghi nhận được dữ liệu dạng xung này.
3.1.2 Các thông số đặc trưng của xung tín hiệu
Các thông số đặc trưng của một xung tín hiệu từ detector hạt nhân bao gồm:
độ cao xung (bộ chuyển đổi độ cao xung ADC); diện tích xung, pedestal (bộ chuyển
đổi diện tích xung IDC) và vị trí trigger, thời gian trigger (bộ chuyển đổi thời gian
TDC). Với độ cao xung hay diện tích xung, ta có thể biết được năng lượng để lại

trong detector. Vị trí trigger cho ta thông tin về thời gian xuất hiện của xung. Trong
đề tài này chúng tôi xây dựng một hệ phân tích đa kênh cho hệ đo bức xạ hạt nhân
một kênh và hệ đo trùng phùng hai kênh sử dụng công nghệ nhúng FPGA và bộ
chuyển đổi Flash-ADC-250MHz. Hệ phân tích này xác định độ cao xung, diện tích
xung, thời gian trigger. Hình 3.2 biểu diễn một xung tín hiệu từ detector hạt nhân đã
được mã hóa thành tín hiệu số (digital). Trên hình ta có thể xác định được độ cao
xung, diện tích xung, pedestal.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


22

HDKH: TS.Võ Hồng Hải

Số kênh (điện thế)

Luận văn thạc sĩ

Đỉnh xung
Phong nền

Độ cao xung

điện tử

Diện tích xung
Vị trí đỉnh

+ Pedestal

Diện tích
nền

Số kênh (thời gian )
(Pedestal)
Hình 3.2: Các thông số đặc trưng của xung tín hiệu: Vị trí đỉnh, độ cao xung, diện
tích xung và pedestal

3.1.2.1 Bộ chuyển đổi độ cao xung ADC (Pusle-Amplitude Digital
Converter)
Bộ chuyển đổi độ cao xung ADC có chức năng chuyển đổi điện thế đỉnh
xung thành độ cao xung dạng số đếm. Gọi i là vị trí điểm mẫu, A(i) là độ cao của
xung (kênh) tương ứng với vị trí điểm mẫu thứ i. Vị trí đỉnh của một xung là vị trí
HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


Luận văn thạc sĩ

23

HDKH: TS.Võ Hồng Hải

thứ i mà có A(i) lớn nhất. Trên hình 3.2 độ cao xung có kênh (điện thế) 210 chuyển
đổi từ đỉnh xung tín hiệu điện thế có biên độ là 840mV tương ứng mẫu thứ 90 hay
vị trí đỉnh là 90. Đỉnh xung chính là giá trị lớn nhất trong 256 mẫu của một xung tín

hiệu.
Những mẫu nằm trên đường nằm ngang có biên độ 125 cho thấy phong nền
điện tử của thiết bị, người dùng có thể điều chỉnh độ cao bằng cách điều chỉnh biến
trở của hệ điện tử. Do đó độ cao xung sau khi trừ đi phong nền điện tử có độ cao 85
tương ứng điện thế 340mV.
3.1.2.2 Bộ chuyển đổi diện tích xung IDC (Pusle-Integration Digital
Converter)
Hình 3.2 cho thấy diện tích xung đã được chuyển đổi thành dạng số từ tín
hiệu điện áp của xung đầu vào. Diện tích xung được tính bằng cách lấy tích phân
theo biên độ của các mẫu từ chân trái xung đến chân phải xung, tương ứng với độ
rộng xung. Do các mẫu là rời rạc (không liên tục) nên diện tích xung được xác định
bằng cách lấy tổng từ mẫu 57 (chân trái xung) đến mẫu 123 (chân phải xung), từ
bên trái đỉnh 33 bin đến bên phải đỉnh 33 bin.
Phần diện tích lấy tổng từ mẫu 140 đến mẫu 206 (lấy tổng biên độ 67 mẫu)
là diện tích nền (hay pedestal). Khi vẽ phổ năng lượng theo diện tích, cần lưu ý diện
tích xung phải trừ đi phần diện tích pedestal này.
Như vậy hệ MCA có chức năng chuyển đổi diện tích xung dạng điện áp
thành số kênh biểu diễn theo diện tích xung tương tự bộ chuyển đổi độ cao xung
nên được gọi là bộ chuyển đổi diện tích xung IDC. Nó thực hiện chuyển đổi bằng
cách lấy tích phân (tính tổng) của tất cả các mẫu đã được chuyển đổi thành số đếm
của một xung tín hiệu.
3.1.2.3 Bộ chuyển đổi thời gian TDC (Time Digital Converter)
Bộ chuyển đổi thời gian TDC thực hiện chuyển đổi tín hiệu xung dạng điện
áp theo thời gian với một tốc độ lấy mẫu xác định. Khoảng thời gian giữa hai lần
lấy mẫu liên tiếp tương ứng với 1 số đếm (bin). Một xung tín hiệu trên hình 3.3 có
độ rộng về thời gian là 480ns đã được chuyển đổi về mặt thời gian thành 35 số đếm

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT

Luận văn thạc sĩ

24

HDKH: TS.Võ Hồng Hải

(tương đương 35bin=35*8ns=480ns). Chức năng chuyển đổi thời gian thành số của
hệ MCA được dùng để đo thời gian trigger giữa hai detector.
Thời gian trigger là khoảng thời gian giữa hai lần lấy trigger của kênh A và
kênh B, được mô tả trên hình 3.4. Khi người dùng đặt mức trigger cho kênh A và
kênh B là 120, khi đó vị trí trigger cho kênh A là 120 và kênh B là 40, khoảng cách
giữa hai vị trí lấy trigger là 80bin (tương ứng 80*8ns=640ns). Việc tính toán vị trí
trigger và thời gian trigger được ứng dụng cho hệ đo trùng phùng đối với bức xạ vũ

Số kênh (điện thế)

trụ (xác định thời gian sống của hạt muon).

Hai điểm mẫu
liên tiếp cách
nhau 1bin=8ns

35bin

Số kênh (thời gian)
Hình 3.3 : Mô tả quá trình chuyển đổi thời gian thành số TDC
HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT


25

HDKH: TS.Võ Hồng Hải

Số kênh (điện thế)

Luận văn thạc sĩ

Vị trí trigger
kênh B

Vị trí trigger
kênh A
Mức trigger

80bin*8ns
Số kênh (thời gian)
Hình 3.4: Mô tả quá trình tìm vị trí trigger và thời gian trigger
3.2. THIẾT BỊ FLASH-ADC-250MHZ/FPGA
Hình 3.5 là thiết bị FADC/FPGA (bộ phận chính của hệ phân tích đa kênh
MCA sử dụng công nghệ Flash-ADC và FPGA). Thiết bị này gồm hai thành phần là
thiết bị FADC có chức năng chuyển đổi tín hiệu điện áp từ các detector hạt nhân
thành tín hiệu số và bộ giao tiếp FPGA có chức năng xử lý và xuất xung tín hiệu ra
máy tính.

HVTH: Nguyễn Quốc Hùng

Vật lý kỹ thuật K16 ĐHCT