Giao trinh ky thuat so 2 PGS TS nguyen gia hieu
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (977.74 KB, 65 trang )
TRƯỜNG ĐẠI HỌC DÂN LẬP THĂNG LONG
Khoa Toán – Tin học
KỸ THUẬT SỐ 2
ICE12
Hà Nội - 2005
KỸ THUẬT SỐ 2
Các bước thiết kế hệ thống số
Dùng SSI (các phần tử logic cơ bản
và phần tử nhớ)
Dùng MSI, LSI
LSI có khả năng
lập trình
Hệ tổ hợp
Hệ kế tiếp
Bài toán
Bài toán
Xác định hệ thống
Xác định hệ thống
Xác định hệ thống
Xác định hệ thống
v
v
v
v
Bảng giá trị thật
Bảng giá trị thật
Phân chia chức năng
Phân chia chức năng
v
v
v
v
Cực tiểu hàm Bool
Giảm bảng trạng thái
Chọn MSI, LSI
Chọn LSI có khả năng
lập trình
v
v
v
v
Chọn phần tử logic
Mã hóa trạng thái
Chọn SSI ghép nối
MSI, LSI
Sơ đồ logic
v
v
v
v
Sơ đồ logic
Bảng quá độ trạng thái
Sơ đồ logic
Phát triển phần mềm
v
v
v
v
Lắp ráp, kiểm tra
Các phần tử vào, ra
Lắp ráp, kiểm tra
Lắp ráp, kiểm tra
v
Cực tiểu hàm Bool
v
Chọn phần tử logic
v
Sơ đồ logic
v
Lắp ráp, kiểm tra
Trang 2
Kỹ thuật số 2
CHƯƠNG 5. RÚT GỌN BẢNG TRẠNG THÁI VÀ
MÃ HÓA TRẠNG THÁI
I. Rút gọn bảng trạng thái
1. Rút gọn bảng trạng thái xác định hoàn toàn
a. Đặt vấn đề
Bảng trạng thái thành lập ban đầu (bước 1) có thể có những trạng thái hoạt động giống nhau
nghĩa là ta chỉ cần giữ lại một trạng thái trong đó là đủ mà sự hoạt động của hệ không thay đổi
và xây dựng hệ sẽ đơn giản
S ≥ [log2n]
nv Sv
b. Khái niệm tương đương giữa các trạng thái của hệ
Việc rút gọn bảng trạng thái xác định hoàn toàn dựa trên khái niệm tương đương giữa các
trạng thái của hệ.
- Hai trạng thái của hệ là tương đương với nhau nếu như xuất phát từ 2 trạng thái này dưới tác
dụng của chuỗi tín hiệu vào bất kỳ như nhau mà chuỗi tín hiệu ra của chúng như nhau.
- Nếu gọi S1, S2, ..., Si, ..., Sp là các trạng thái của hệ, Xk là tổ hợp tín hiệu vào thì
S (Si, Xk) là trạng thái tiếp theo của Si
Z (Si, Xk) là tín hiệu ra tương ứng
Si tương đương với Sj chỉ khi
S (Si, Xk) ≡ S (Sj, Xk) đối với mọi Xk
S (Si, Xk) ≡ Z(Sj, Xk) đối với mọi Xk
- Các trạng thái tương đương có tính bắc cầu nghĩa là
Pi ≡ Qj và Qj ≡ Rk Pi ≡ Rk
Với mối quan hệ tương đương ta có thể phân chia trang thái của hệ thành các nhóm trạng thái
tương đương không giao nhau,
Dựa vào tính chất này ta dễ dàng xác định được các nhóm trạng thái tương đương của hệ và ta
chỉ cần 1 trạng thái đại diện.
c. Phương pháp cực tiểu Huffman-Mealy
- Đầu tiên liệt kê các trạng thái có tín hiệu ra giống nhau vào một nhóm
- Dưới tác dụng tín hiệu vào các nhóm này lại tách ra những trạng thái tiếp theo khác nhau và
liệt kê nó vào nhóm mới
- Phương pháp được tiếp tục cho tới khi dưới tác dụng của tín hiệu vào không xuất hiện những
nhóm mới.
d. Ví dụ
Kỹ thuật số 2
Trang 3
n+1
n
0
a
c
e
g
a
c
e
g
a
b
c
d
e
f
g
h
1
P1 = ( a, b, c, d, e,
z
1
b
d
f
h
b
d
f
h
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
2
(h)
f, g )
1,1 1,1 1,1 1,2 1,1 1,1 1,1
1
2 3
P2 = ( a, b, c, e, f, g ) ( d ) ( h )
1,1 1,2 1,1 1,1 1,2 1,1
1
2
3 4
P3 = ( a, c, e, g ) ( b, f ) ( d ) ( h )
1,2 1,2 1,2 1,2
1,3 1,3
P4 = ( a, c, e, g ) ( b, f ) ( d ) ( h )
Bảng trạng thái ban đầu
Bảng trạng thái rút gọn
n
a
b
d
h
Ví dụ 2
n
a
b
c
d
e
f
g
h
n+1
0
a
a
b
b
c
c
d
d
z
1
e
e
f
f
g
g
h
h
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
1
1
n+1
0
a
a
a
a
z
1
b
d
h
h
0
0
0
0
0
c
P1 ( a, b, c, d, e )
1,2 1,2 1,2
c
d
P2 ( a b ) ( c d e )
c
P4 ( a
b)
1,3 1,3
d
g h)
(f
1,1 1,1 1,2 1,2 1,2
1,2 1,2
1
0
0
0
1
1,3 1,3 2,3
(f
e
g h)
2,3 2,3 2,3
d
e
f
(c d) e (f g
1,4 1,4
2,4
h)
2,4 2,4 2,4
Có 4 nhóm trạng thái tương đương
Bảng trạng thái rút gọn
n+1
z
n
0
1
0
1
a
a
e
0
0
c
a
f
0
0
e
c
f
0
0
f
c
f
0
1
2. Rút gọn bảng trạng thái xác định không hoàn toàn
Đối với bảng trạng thái không hoàn toàn xác định, tính chất bắc cầu không còn đúng nữa, ta
phải sử dụng mối quan hệ tương thích và việc rút gọn bảng trạng thái trở nên phức tạp hơn
nhiều.
a. Các khái niệm cơ bản
Việc rút gọn bảng trạng thái không hoàn toàn xác định dựa trên khái niệm tương thích giữa các
trạng thái của hệ.
- Hai trạng thái của hệ là tương thích (~) với nhau nếu như xuất phát từ hai trạng thái dưới tác
dụng của chuỗi tín hiệu vào bất kỳ như nhau mà chuỗi tín hiệu ra của chúng như nhau
- Nếu gọi S1, S2, ..., Si, ..., Sp là các trạng thái của hệ và Xk là tổ hợp tín hiệu vào thì hai trạng
thái Si va Sj tương thích với nhau (Si ~ Sj) chỉ khi
Trang 4
Kỹ thuật số 2
S(Si, Xk) ~ S(Sj, Xk) đối với mọi Xk
Z(Si, Xk) = Z(Sj, Xk) đối với mọi Xk
- Mối quan hệ tương thích không có tính chất bắc cầu, cho nên để xét một lớp trạng thái là
tương thích với nhau ta phải xem nó có tương thích với nhau từng đôi một hay không.
Một lớp trạng thái tương thích là cực đại nếu nó không phải là một tập hợp con của một lớp
tương thích khác, mọi lớp tương thích có thể tạo nên được từ các lớp tương thích cực đại
- Một tập hợp các lớp tương thích là đóng kín chỉ khi nếu đối với mọi tín hiệu vào và đối với
mọi lớp của tập hợp này phải thực hiện được S(S1,Xk),S(S2,Xk),.......S(Sm,Xk) là các phần tử
của lớp tương thích nào đấy, nếu S1,S2, ..., Sm là các phần tử của một lớp tương thích, nghĩa là
các điều kiện của một lớp tương thích được bảo đảm.
- Việc rút gọn bảng trạng thái không hoàn toàn xác định là tìm kiếm một tập hợp đóng kín
nhỏ nhất của các lớp tương thích mà nó bao phủ mọi trạng thái của bảng.
b. Xác định tập hợp nhỏ nhất của các lớp tương thích bao phủ bảng
- Tập hợp các lớp tương thích đóng kín nhỏ nhất sẽ nằm trong số các lớp tương thích nguyên
tố (prim compatible sets), nó là tập con của các lớp tương thích cực đại (maximum compatible
sets).
Nếu Ci, Cj là 2 tập con trong 1 lớp tương thích cực đại có tập đóng kín kéo theo tương ứng là
Ui, Uj, nếu Ci ⊃ Cj và Ui ⊆ Uj thì Ci là lớp tương thích nguyên tố và Cj có thể bỏ qua vì Ci bao
phủ Cj và điều kiện kéo theo lại đơn giản hơn. Trên cơ sở này ta xây dựng danh sách các lớp
tương thích nguyên tố của bảng trạng thái kèm theo các đôi trạng thái tương thích đảm bảo
điều kiện tương thích cho các lớp này.
- Để đảm bảo điều kiện đóng kín của các lớp tương thích nguyên tố ta xây dựng đồ thị kéo
theo của các lớp tương thích nguyên tố.
Gốc của đồ thị là các lớp tương thích nguyên tố không điều kiện (không đòi hỏi các đối trạng
thái tương thích kéo theo) hoặc lớp tương thích nguyên tố tự đóng kín (các đối trạng thái tương
thích kéo theo nằm ngay trong lớp này) hoặc các lớp tương thích nguyên tố đóng kín với nhau
(đối trạng thái tương thích kéo theo của lớp này nằm trong lớp kia).
Ta ký hiệu sự kéo theo là →, tự đóng kín là Ο với đồ thị này các lớp tương thích nguyên tố bắt
đầu từ gốc luôn bảo đảm tính đóng kín.
- Đồ thị kéo theo cho phép ta nhanh chóng xác định được tập đóng kín nhỏ nhất của các lớp
tương thích bao phủ mọi trạng thái của bảng nó xuất phát từ một gốc hoặc nhiều gốc.
c. Phương pháp bảng bậc thang xác định tập đóng kín nhỏ nhất bao phủ bảng
- Ta khảo sát mọi đối trạng thái của bảng trên bảng bậc thang kết quả ta được các đối trạng thái
tương thích không điều kiện (V), các đối trạng thái tương thích có điều kiện và các đối trạng
thái không tương thích (x).
- Từ các đối trạng thái không tương thích ta xác định được các lớp trạng thái tương thích cực
đại của bảng.
Ví dụ: Bảng có trạng thái ( a b c d e f ) và các đối trạng thái không tương thích là:
a ≁ b, b ≁ c, c ≁ d
Từ
a ≁ b ( a c d e f ) và ( b c d e f )
b ≁ c ( a c d e f ) và ( b d e f ) và (c d e f )
c ≁ d ( a c e f ) và ( a d e f ), ( b d e f ), ( c e f ) và ( d e f )
Kỹ thuật số 2
Trang 5
Các lớp tương thích cực đại là: ( a c e f ), ( a d e f ), ( b d e f )
- Từ bảng bậc thang và các lớp tương thích cực đại ta xác định các gốc của đồ thị và các lớp
tương thích nguyên tố đi tiếp theo sau các gốc, quá trình này có thể khử bỏ được một số lớp
tương thích nguyên tố không cần thiết vì nó không đảm bảo tính đóng kín.
- Dựa vào đồ thị kéo theo ta xác định được tập đóng kín nhỏ nhất của các lớp tương thích bao
phủ mọi trạng thái của bảng.
Ví dụ:
x
y
a
b
c
d
e
f
X1
X2
X3
X4
c/z1
d/z1
f/f/z1
-
c/z1
e/z2
f/z1
f/-
a/ a/z1
a/z1
-
a ~ c, b ~ c, nhưng b ≁ c vì z1 ≠ z2
abc không phải là lớp tương thích ( không có
tính bắc cầu)
- Bảng bậc thang :
b
c
d
e
f
cd
V
cf
cf
V
a
X
df, cf
df, cf
V
b
X
ef
V
c
V
V
d
V
e
- Vì a≁b, b≁c, c≁d ta có các lớp tương thích cực đại: ( acef ) ( adef ) ( bdef ) (đã xét ở trên)
- Đồ thị kéo theo:
acef
bdef
- Chọn
tập đóng kín nhỏ nhất bao phủ bảng
def
- Kí hiệu: acef: A và bdef: B ta có
adef
bảng trạng thái rút gọn :
acef
bdef
x
1
2
3
y
A
B
Ví dụ 2:
x
y
a
b
c
d
e
f
g
h
X1
X2
b/z2
a/z1
-/z1
d/z2
c/z1
a/g/z1
h/z2
g/z1
f/-/z2
d/c/z1
b/e/-
b
c
d
e
f
g
h
X
X
X
X
X
X
A / z1
B / z1
B / z2
A / z1
A / z1
A / z1
X
a
fg
V
cg
V
V
bf
b
c
cdg
deh
a
- Chọn cả 4 lớp : a: A; bcfg: B; cdg: C; deh: D
Trang 6
X
- Bảng bậc thang:
- Các lớp tương thích cực đại : a, bcfg, cdg, deh
- Đồ thị kéo theo
bcfg
X
df, cf
X
V
dg
d
bc
cg, de
e
f
g
Bảng trạng thái rút gọn
x
y
A
B
C
D
X1
X2
B/ Z2
A/ Z1
C/ Z1
C/ Z1
D/ Z2
B/ Z1
B/ Z2
D/Z2
Kỹ thuật số 2
Ví dụ 3
x
y
A
B
C
D
E
F
01
10
11
Z
E
D
B
C
C
A
D
-
C
C
F
A
0
1
0
-
- Bảng bậc thang:
B
C
D
E
F
V
X
BE
A
AC
V
BD, CD
CD
B
V
X
AC
D
AC
C
E
Các lớp tương thích cực đại: AC, AE, BE, BCDF
Có 9 lớp tương thích nguyên tố: BCDF, BD, BF, CD, BE, AE, AC, E, F
x
y
A
D
E
01
10
11
Z
E
D
D
A
A
D
A
A
D
0
1
-
Đồ thị kéo theo:
AC
BCDF
BE
AE
Chọn: AC, BCDF, BE
Kí hiệu: AC: A, BCDE: D, BE: E
Ví dụ 4
x
y
A
B
C
D
E
F
01
10
11
A/1
E/-/B/1
C/-/-
F/-/1
-/1
C/-/1
A/-
D/F/B/1
E/0
-/D/0
- Bảng bậc thang
B
C
D
E
F
AE, DF
BD
AB, ED
AC
V
A
BF
BE, EF
CE
DF
B
X
V
X
C
BC
AC, DE
D
V
E
ABCEF, C≁F → ABCE, ABEF
BCDEF, C≁D → BCEF, BDEF
BCEF, C≁F → BCE, BEF
x
01
10
11
A/1
A/1
B/1
A/1
B/1
B/0
y
A
B
Các lớp tương thích cực đại: (ABCE), (ABEF), (BDEF)
Có 21 lớp tương thích nguyên tố: ABCE, ABEF, BDEF,
BDE, BDF, BEF, DEF,ABF, AEF, ACE, BCE, BD, BE,
BF, DE, DF, EF, AF, CE, B, D
Đồ thị kéo theo:
ABCE Q BDEF J ABEF
Chọn ABCE (A), BDEF (B)
II. Mã hoá trạng thái
1. Sự cần thiết
Bước quan trọng tiếp theo việc rút gọn bảng trạng thái là mã hoá trạng thái. Mã hoá trạng thái
là gán cho mỗi trạng thái một tổ hợp giá trị các biến trạng thái sao cho có thể phân biệt được
các trạng thái với nhau.
Kỹ thuật số 2
Trang 7
Phụ thuộc vào việc đánh dấu trạng thái mà mạch điện cần thực hiện sẽ phức tạp hoặc đơn giản.
do vậy cần phải chọn những phương pháp mã hoá trạng thái tối ưu để các sơ đồ thực hiện
chúng là đơn giản nhất.
Gọi n là số trạng thái, S: số là số phần tử nhớ cần cho hệ thì số cách mã hoá trạng thái, số cách
(2 S − 1) !
đánh dấu N = S
(2 − n) ! S !
n
4
7
9
S
2
3
4
N
3
840
10.810.800
2. Mã hoá trạng thái chú ý đến xếp cạnh nhau các đôi trạng thái
Nếu ta chú ý đến sự xếp cạnh nhau các đối trạng thái hợp lý có thể dẫn đến bảng ma trận tín
hiệu ra và bảng kích thích có chứa nhóm lớn các con số “1” hay “0” cạnh nhau. Dẫn tới các
phương trình kích thích và các phương trình ra đơn giản (Armstrong)
Sau đây ta giới thiệu cách mã hoá này với đánh giá số điểm của các đối trạng thái cạnh nhau.
Giả sử ta dùng phần tử nhớ D, cách làm như sau:
Cho n là số trạng thái và số phần tử S0 = [log2 n]
Bắt đầu đặt W(qi, qj)= 0 với mọi đôi trạng thái của bảng. Sau đó đánh giá trọng lượng W(qi, qj)
cho mọi đôi theo nguyên tắc
1 Trạng thái tới như nhau:
nếu S(qi,Im)=S(qj,Im)→ W (qi,qj)+S0
2 Tín hiệu ra như nhau
nếu Z(qi,Im)=Z(qj,Im)→ W(qi,qj)+1
3 Im, Ir cạnh nhau (trạng thái tốI cạnh nhau)
S(qi, Im)=qj, S(qi, Ir)=qk →W(qj,qk)+1
4 Đôi trạng thái tới giống đôi trạng thái hiện tại
S(qi, Im) = qi và S(qj,Im) = qj hay
→ W(qi,qj) +(S0-1)
S(qi, Im) = qj và S(qj,Im) = qi
Trọng lượng của một cách mã hoá bằng tổng trọng lượng của tất cả các đôi trạng thái mà nó
mã hoá cạnh nhau. Trong cách mã hoá đó cách mã hoá có trọng lượng cao nhất sẽ dẫn tới
mạch điện đơn giản hơn
Ví dụ: ta có bảng trạng thái có 4 trạng thái nếu S0 = 2
x1x2
q
q1
q2
q3
q4
00
01
11
10
q3,0
q2,0
q4,0
q4,1
q1,1
q4,1
q3,0
q3,0
q2,0
q2,1
q3,0
q1,1
q1,0
q3,0
q3,1
q4,1
Đổi trạng
thái
q1q2
q1q3
q1q4
q2q3
q2q4
q3q4
(1)
2
0
0
2
0
4
Trọng lượng theo
(2)
(3)
(4)
3
2
0
2
3
2
0
1
1
1
2
1
1
2
1
2
3
1
∑
7
7
2
6
4
10
Theo (1) q1q2 với đầu vào 11 → trạng thái tới q2, do đó W(q1,q2) = 0+S0 = 2
Theo (2) q1q2 v ới 00, 01,10 → tín hiệu ra như nhau, do đó số điểm 1+1+1 = 3
Trang 8
Kỹ thuật số 2
Theo (3) ở hàng 1 có q1-q3-q1(10,00,01) và hàng 4 có q3-q1 (01,11) cạnh nhau nên
W(q1,q3) = 1+1+1 = 3
Theo (4) q1,q3 ở 01 và 10 trạng thái ra q1,q3, do đó W(q1,q3) = 2(S0-1) = 2
y1
y2
0
1
0
1
q1
q3
q2
q4
Đánh dấu 1
y12
Đánh dấu 2
y1y2
Đánh dấu 3
y1y2
q1
00
q1
00
q1
00
q2
01
q2
01
q2
11
q3
10
q3
11
q3
01
q4
11
q4
10
q4
10
Cách đánh dấu 1 được 28 điểm
Cách đánh dấu 2 được 25 điểm
Cách đánh dấu 3 được 19 điểm
Và cách đánh dấu 1 mạch điện đơn giản.
3. Mã hoá trạng thái dùng phân hoạch thế
a. Định nghĩa 1
Một phân hoạch Π trên tập hợp S lá tập hợp các nhóm con không giao nhau của S sao cho nó
gộp lại vẫn là S.
Ví dụ :
S=(a,b,c,d,e,f);
Π1 = { a, b, c ; d , e, f } ; Π2 = { a, f ; b, e ; c, d }
= {B21; B22; B23};
= {B11; B12};
Định nghĩa 2. Phân hoạch Π trên tập hợp những trạng thái S của hệ logic kế tiếp M được gọi
là phân hoạch thế (phân chia tự đóng kín)nếu như 2 trạng thái Si và Sj nào đấy thuộc cùng một
Nhóm của Π (BΠ ) dưới tác dụng của tín vào I nào đấy, những trạng thái mới ISi và ISj một lần
nữa cũng cùng trong 1 nhóm của Π (B’n)
Nghĩa là trong phân hoạch thế các trạng thái trong cùng 1 nhóm dưới tác dụng của tín hiệu vào
giống nhau thì các trạng thái tiếp theo cũng nằm trong cùng một nhóm của Π. Các nhóm này ta
bảo là các nhóm tự phụ thuộc.
b. Xác định các phân hoạch thế (dựa vào định nghĩa)
Ví dụ : cho bảng trạng thái
N
A
B
C
D
E
F
N+1
X=0 X=1
E
B
E
A
D
A
C
F
F
C
E
C
Kỹ thuật số 2
Đồng nhất A và B p phân chia { A, B ; C ; D ; E ; F } đóng kín
AC p A, B; D, E p A, C, F; A, B; D, E p A, B, C , F ; D, E
AD p CE,BF p DF,AC p A, B, C , D, E , F =Π(I)
Π(0) = { A; B; C ; D; E; F }
Π(I) và Π(0) là các phân chia tầm thường
Trang 9
Π3
Π1
Π(0)
Π Lattice
Π5 =Π(I); Π2={ A, C , B, F
;
D, E }
A, B, C , F ;
ABCF ;
C
Π3={ A ; B ; C ; D ; EF }
D, E
DE
Π4={ A, B ; C ; D ; EF }
D
Π(I)
Π(I)
Π(I)
E
Π(I)
Π(I)
Π(I)
ABCF ;
ABCF ;
ABCF ;
DE
D, E
D, E
a
b
c
Π4
Π2
Π0=Π(0); Π1={ A, B ; C ; D ; E ; F }
A, B
B
Π5
F
ABCF ; DE
Π(I)
EF
d
e
Nếu Π1 và Π2 có tính chất thế thì Π1*Π2 và Π1+Π2 cũng có tính chất thế. Tính chất này cho
phép tìm các phân hoạch thế khác nhau từ các phân hoạch thế đã biết.
Ví dụ Π4=Π1+Π3
Tập hợp các phân chia đóng kín tạo nên 1 lattice gọi là ∏ lattice.
c. Phân hoạch thế và việc mã hoá trạng thái giảm sự phụ thuộc lẫn nhau của các biến
trạng thái
Cho một hệ logic kế tiếp với K biến số trạng thái (y1,y2……..yk) nếu tồn tại phân chia đóng kín
Π trên những trạng thái của hệ và r biến số trạng thái, r =[log2 # Π], được đánh dấu cho các
nhóm của Π (y1, y2,…, yr) thì các biến số trạng thái tới Y1,Y2, …, Yr là độc lập với (k-r) biến
số còn lại.
Ví dụ
n
n+1
x=0 x=1
A
D
A
C
C
B
C
A
A
B
C
D
z
x=0
0
0
0
0
Π1 ={ A, B ; C, D }và Π2={ A, C ; B, D } là tự đóng kín
x=1
1
0
0
1
Dùng biến y1 đánh dấu phân biệt các nhóm của Π1
Nó độc lập với y2. Biến y2 để đánh dấu phân
biệt các nhóm của Π2, nó độc lập với y1
Ta có:
y1y2
Ap00
Bp01
Cp10
Dp11
y1y2
Ap00
Bp01
Cp11
Dp10
Trang 10
Y1 Y2
0
1
00
11
00
10
10
01
Z
0
0
0
0
1
1
0
0
10
0
1
00
Y2= x y 2
= f2(x,y2)
Z = x y1 y 2 + xy1y2= f 0 (x,y1,y2)
Nếu chỉ y1 tận dụng Π1, còn y2 không
Y1 Y2
0
1
00
10
00
11
11
01
0
0
0
0
1
1
0
0
11
0
1
00
Y1= x y1+ x y1 = f1(x,y1)
Z
tận dụng Π2 thì Y2 phức tạp hơn
Y1 = x y1 + xy1 = f1(x,y1)
Y2 = x y1 + xy2 = f2(x,y1,y2)
Z = x y2
= f0(x,y2)
Kỹ thuật số 2
Ví dụ
n
a
b
c
d
e
f
n+1
x=0
d
f
e
b
a
c
z
x=1
c
c
b
e
d
d
x=0
0
0
1
0
0
0
x=1
0
0
1
0
1
1
Đánh dấu 1, không tận dụng phân hoạch nào, nên
phức tạp
y3y2y1
a→000 Y1 = y3x+y2y1 x + y 3 y 2 x+y2 y1 x
b→001 Y2 = y 2 x+ y 3 y 2 y1 +y3y1=f2(y1y2y3x)
c→010 Y3 = y 3 y 2 y1 x +y2 y1 x +y2y1x
d→011 Z = y2 y1 +y3x = f0(y1y2y3x)
(44 đầu vào)
e→100
f→101
Tồn tại ∏1 = { a, b, c; d, e, f } và
Đánh dấu 2, y3 tận dụng Π1, y2y1 tận dụng Π2
nên phương trình đơn giản (22 đầu vào)
y3y2y1
a p 110
∏ 2 = { a, f ; b, e; c, d }
b p 101
c p 100
d p 000
e p 001
f p 010
Y1 = y 2 y 1 = f 1 (y 1 y 2 )
Y2 = y 1 x = f 2 (y 1 x)
Y3 = y 3 x + y 3 x = f 3 (y 3 x)
Z = y1 y 2 y 3 + y 3 y 2 x + y 3 y1 x
d. Phân giải nối tiếp và song song.
Khi hệ logic kế tiếp có nhiều trạng thái ta phân giải chúng thành các mạng thành phần rồi tiến
hành tổng hợp các mạng thành phần và cuối cùng ghép chúng lại với nhau. Như vậy quá trình
thiết kế xây dựng sẽ đơn giản hơn rất nhiều.
Phân giải nối tiếp
Phân giải nối tiếp hệ kế tiếp M là phân chia chúng thành hai thành phần mắc nối tiếp. Thành
phần đầu là thành phần độc lập, thành phần thứ hai là thành phần phụ thuộc.
X
M1
M2
Z
M
Nếu tồn tại phân chia γ và phân chia đóng kín ∏ trên tập hợp các trạng thái của M để cho ∏.γ
= ∏(0), thì M được phân chia thành hai thành phần máy mắc nối tiếp.
Thành phần đầu bao gồm [log2#(∏)] phần tử nhớ tương ứng với các biến số trạng thái để phân
biệt các nhóm của ∏, nó độc lập với các biến số còn lại.
Thành phần thứ hai chứa đựng [log2#(γ)] phần tử nhớ tương ứng với các biến số trạng thái để
phân biệt các nhóm của γ.
Ở ví dụ trên, cách đánh dấu ∏1 = { A, B ; C, D } và γ = { A, D ; B, C } ∏.γ = ∏(0) là một phân
giải nối tiếp.
Ta xét một ví dụ khác cho phân giải nối tiếp.
Kỹ thuật số 2
Trang 11
x
n
0
1
3
1
3
1
2
1
1
3
6
4
5
4
(n+1)
1
2
3
4
5
6
Từ bảng trạng thái bên, ta tìm các phân hoạch thế:
x
0
1
1
0
0
1
0
1
0
0
1
0
0
1
∏1 = 1,2 ;
∏2 = 2,3 ;
∏3 = 5,6 ;
∏4 = 1,2,3 ;
∏7 = 1,2,3,4
Từ đây ta xác định được thêm:
∏5 = ∏1 + ∏3 = { 1,2 ; 5,6 }
∏6 = ∏2 + ∏3 = { 2,3 ; 5,6 }
(Z)
∏8 = ∏4 + ∏6 = { 1,2,3 ; 5,6 }
∏9 = ∏7 + ∏8 = { 1,2,3,4 ; 5,6 }
Ta được dàn phân hoạch thế bên.
Ta có thể chọn 1 trong 9 phân hoạch thế trên để phân giải nối
tiếp máy đã cho. Để đơn giản ta chọn ∏9.
∏9 có một khối 4 phần tử và một khối 2 phần tử, do đó γ phải có
ít nhất 4 khối.
∏7 •
∏4 •
∏1 •
Giả sử ta chọn phân hoạch γ = { 1,5 ; 2,6 ; 3 ; 4 }
∏9.γ = { 1,2,3,4 ; 5,6 }.{ 1,5 ; 2,6 ; 3 ; 4 } = ∏(0)
1→
2→
3→
4→
5→
6→
y1y2y3
000
Y1Y2Y3
011
000
1
0
001
011
000
1
0
011
001
000
0
1
010
000
011
0
0
100
101
010
1
0
101
100
x=0
010
x=1
0
1
y2y3
00
xy1
00
1
01
1
11
10
01
11
Y2 = x y1 y 2 + xy1 + xy2 y 3
Y3 = x y 2 y 3 + x y1 y 3 + xy2 y 3
Z = x y 2 y 3 + x y1 y 2 + xy1y3 + xy2y3
Y1 là độc lập, không phụ thuộc y2y3
Ta có thể xét riêng mấy thành phần M∏9
y1
(1234) 00
(56)
01
1
1
Y1 = x y1
x
10
-
Z
1
0
1
0
0
0
1
(Y1)
@ Y1 = x y1
Z
y2y3
00
xy1
00
01
1
11
10
01
11
1
Y1
Trang 12
10
-
y2y3
00
xy1
00
1
01
11
1
10
01
11
10
1
-
1
Y2
1
y2y3
00
xy1
00
1
01
1
11
10
01
11
1
1
-
10
1
Y3
Kỹ thuật số 2
Phân giải song song
Phân giải song song hệ kế tiếp M là phân chia chúng thành hai thành phần mắc song song độc
lập với nhau:
M1
X
Z
M2
Nếu tồn tại 2 phân chia đóng kín trên những trạng thái của M để cho ∏1.∏2 = ∏(0) thì M được
phân tích thành 2 thành phần mắc song song độc lập với nhau.
Một thành phần gồm [log2#(∏1)] phần tử nhớ tương ứng với các biến số để phân biệt các khối
của ∏1.
Một thành phần gồm [log2#(∏2)] phần tử nhớ tương ứng với các biến số để phân biệt các khối
của ∏2.
Ở ví dụ trên, cách đánh dấu ∏1 = { A, B ; C , D }và ∏2 = { A, C ; B, D }và ∏1.∏2 = ∏(0) là một
phân giải song song.
Ta xét một ví dụ khác cho phân giải song song:
N
A
B
C
D
E
F
n+1
x=0 x=1
D
C
F
C
E
B
B
E
A
D
C
D
Z
Có 2 cách phân hoạch thế:
∏1 = { A, B, C , D, E , F } → ∏1.∏2 = ∏(0)
0
0
0
1
0
0
I
∏2 = { A, F , B, E , C , D }
Mã hóa y1 p ∏1 {y1 = 0 ( A, B, C );
∏2
∏1
y1 = 1 ( D, E , F )}
0
y2y3 → ∏2 {y2y3 = 00 ( A, F );
y2y3 = 01 ( B, E ); y2y3 = 11 ( C , D )}
y1y2y3
A000
B001
C011
D111
E101
F100
Y1Y2Y3
x=0 x=1
111
011
100
011
101
001
001
101
000
111
011
111
Z
0
0
0
1
0
0
y2y3
00
xy1
00
1
01
11
1
10
01
11
10
1
1
1
1
-
01
11
1
1
Y2
Y1 = y 1 x + x y 1
Y2 = y 3 + x y 2
01
11
10
1
1
1
1
1
1
-
Y3
Y3 = y 3 + y 2 + x
y2y3
00
xy1
00
01
11
10
01
10
-
Y1
y2y3
00
xy1
00
1
01
1
11
1
10
1
Kỹ thuật số 2
y2y3
00
xy1
00
1
01
1
11
1
10
1
11
10
1
1
-
Z
X = y1 y2
Trang 13
Để đơn giản ta có thể xét từng mạng con:
M∏1
M∏2
x
y1
0
(ABC)0 1
(DEF)1 0
Z
1
0
1
x
y2y3
0 1
(AF):00 11 11
(BE):01 00 11
(CD):11 01 01
Z23 = y2
1
Y1 = x y1 + xy1
Z1 = y1
y2y3
00 01 11 10
x
0
1
Z 1
1 1 Z -
Z
0
0
1
y2y3
x
0
1
Y2 = y 3 + x y 2
00 01 11 10
1
1
1
1
1
-
Y3 = x + y 2 + y 3
CD=10
MΠ1
Y2 = y 2 y 3 + y 2 x; Y3 = y 2
y1
X
y2
MΠ2
y2y3
AF 00
BE 01
CD 10
Z
Y2Y3
10
10
00
10
01
01
x=0 x=1
Z
0
0
1
Mã hóa xếp cạnh nhau (Armstrong) S0 = 3
AB
AC
AD
AE
AF
BC
BD
BE
BF
CD
CE
CF
DE
DF
EF
1
3
0
0
0
0
0
0
0
0
0
0
0
0
0
3
2
1
1
0
1
1
1
0
1
1
0
1
1
0
1
1
3
0
0
1
0
0
0
0
2
0
2
0
1
0
0
0
4
0
0
0
0
0
2
0
0
0
0
0
0
2
0
0
∑
4
1
1
1
1
3
0
3
1
2
1
2
2
1
4
Chọn CD = 11
y2y3
y1
0
1
4
00 01 11 10
A
F
B
E
C
D
-
1
3
3
2
4
2
4
1
Σ = 19
Chọn CD = 10
y2y3
y1
0
1
00 01 11 10
A
F
B
E
-
C
D
1
3
4
2
Σ = 16
1
III. Một số ví dụ tổng hợp hệ logic kế tiếp phức tạp
1. Ví dụ 1
Thiết kế mạch tìm sai hoạt động nối tiếp. Mạch có một đầu vào x và một đầu ra Z, tín hiệu ra Z
= 1. Khi các dãy số vào của x là 1101, 1110, 1111 đó là các tổ hợp cấm. Trong các trường hợp
khác thì Z = 0.
a. Xây dựng bảng trạng thái
Nhờ biết 3 bit trước khi bit thứ 4 đi tới thì có thể khẳng định được đó là tổ hợp cấm hay không.
Nếu 3 tham số đầu vào là 101, tiếp theo là 1, khi đó ta có 1101 → Z = 1
Nếu 3 tham số đầu vào là 011, tiếp theo là 1, khi đó ta có 1011 → Z = 0 đó là chuỗi tín hiệu
vào cho phép máy ở trạng thái (101).
Trang 14
Kỹ thuật số 2
Từ đây ta có được bảng trạng thái của mạch:
n+1
0
1
a
e
a
e
b
f
b
f
c
g
c
g
d
h
d
h
n
000 → a
001 → b
010 → c
011 → d
100 → e
101 → f
110 → g
111 → h
Z
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
1
1
1
b c
P1 ( a
d
2
e) (f g
h)
1,1 1,1 1,2 1,2 1,2 1,2 1,2 1,2
1
2
3
P2 ( a b ) ( c d e ) ( f g h )
1,2 1,2 1,3 1,3 2,3 2,3 2,3 2,3
1
2
3
4
P3 ( a b ) ( c d ) e ( f g h )
1,3 1,3 1,4 1,4
2,4 2,4 2,4
Có 4 nhóm trạng thái tương đương
b. Rút gọn bảng trạng thái
n+1
0
1
a
e
a
f
c
f
c
f
n
a
c
e
f
Z
0
0
0
0
0
1
0
0
0
1
Bảng trạng thái rút gọn
c. Mã hóa bảng trạng thái
n = 4 → S0 = 2. Chọn phương án 17 điểm.
1
a c 2
a e 0
a f 0
c e 2
c f 2
e f 4
2
2
2
1
2
1
1
3
0
1
1
0
2
0
4
0
0
0
0
0
0
∑
4
3
2
4
5
5
y2
y1
0
1
0
a
e
1
c
f
17 điểm
y2
y1
0
1
0
c
e
1
a
f
15 điểm
y1y2
a 00
e 01
c 10
f 11
y1y2
¼
a = 10
c = 00
e = 01
00
01
11
10
n+1
0
1
00 01
10 11
10 11
00 11
(Y1Y2)
Z
0
0
0
0
0
1
0
0
1
0
d. Phương trình đầu vào và ra với D-FF
Z = xy1y2
Y1 = y2 + xy1
Y2 = x
∏ = { a, c ; e, f }
e. Mạch điện
X
D2
y2
Z
D1
y2
x
Kỹ thuật số 2
y1
y1
x
Trang 15
2. Ví dụ 2
Xây dựng hệ logic hoạt động nối tiếp có tính chu kỳ. Hệ khảo sát các nhóm 3 bit tín hiệu vào,
phần tử đầu tiên của chuỗi ứng với giá trị nhị phân bé nhất. Tín hiệu ra Z = 1 khi chuỗi tín hiệu
vào là: 001, 011, 101, 111.
a. Xây dựng đồ thị trạng thái, bảng trạng thái.
0/0
b
0/0
1/0
c
1/
d
0/0
g
1/1
1/1
1/1
1/0
f
e
a
b
c
d
e
f
g
h
1/1
a
0
b/0
d/0
f/0
a/0
a/0
a/0
a/0
a/0
1
c/0
e/0
g/0
a/1
a/1
a/1
a/1
a/1
P1
1
( a b c ) ( d
1,1 2,2 2,2
2
e f
g )
1,1 1,1 1,1 1,1
1
2
P2 ( a ) ( b c ) ( d
3,3 3,3
3
e f g )
1,1 1,1 1,1 1,1
Có 3 nhóm trạng thái tương đương
b. Rút gọn bảng trạng thái
Bảng trạng thái rút gọn
A
B
D
c. Mã hoá trạng thái
n = 3 → S0 = 2
1
a b 0
a d 0
bd 0
2
2
1
1
3
0
0
0
4
0
0
0
∑
2
1
1
y2
y1
0
1
0
1
a
d
b
-
0
b/0
d/0
a/0
1
b/0
d/0
a/1
x
y1y2
a.00
b.01
11
d.10
a = 10
¼ b = 01 ¼
d = 10
0
1
01/0
01/0
10/0
10/0
--00/0
00/1
Y1Y2/Z
d. Phương trình vào/ ra với D-FF
D2 = Y2 = y1 y 2 ;
D1 = Y1 = y2;
Z = xy1
e. Mạch điện
D2
y2
D1
y2
y2
y1
0
1
Trang 16
0
1
a
-
b
d
y1
x
a = 10
¼ b = 01 ¼
d = 11
y1y2
a = 00
b = 01
d = 11
10
0
Z
y1
x
1
01/0
01/0
11/0
11/0
00/0
00/1
--Y1Y2/Z
Z = xy1
D1 = Y1 = y 1 y 2
D2 = Y2 = y 1
Kỹ thuật số 2
IV. Bài tập
1. Rút gọn các bảng trạng thái hoàn toàn xác định sau
M1
X
a
b
C, 0
A, 1
A, 1
B, 0
B, 1
D, 0
A, 0
B, 1
0
1
A, 0
B, 0
D, 0
G, 0
E, 0
F, 0
C, 0
G, 1
D, 0
E, 0
E, 1
G, 1
D, 0
F, 1
S
A
B
C
D
M3
X
S
A
B
C
D
E
F
G
X
M2
a
b
c
D, 0
C, 0
E, 0
F, 1
A, 1
B, 1
F, 1
E, 1
A, 1
B, 1
D, 1
C, 1
B, 0
A, 0
D, 0
C, 0
F, 0
E, 0
S
A
B
C
D
E
F
M4
X
S
A
B
C
D
E
F
0
1
C, 1
B, 0
C, 1
D, 0
E, 0
F, 0
D, 1
C, 1
A, 0
C, 0
C, 0
C, 1
2. Rút gọn các bảng trạng thái hoàn toàn không xác định sau
M1
X
S
A
B
C
D
E
F
G
H
I
J
A
b
A, 1
A, 0
A, 0
B, 0
C, 1
C, 1
D, 0
D, 0
E, 0
M2
C
X
a
b
c
d
e
f
g
D,1
D,1
E,E,1
C,C,1
E,0
E,1
B,H,1
E,1
B,0
A,A,E,G,0
G,0
E,-
A,0
B,0
B,0
B,B,0
A,1
D,0
A,A,1
A,-,1
D,1
B,0
A,B,0
B,F,1
B,-
G,0
A,A,1
F,0
A,1
S
F, 0 C, 0
G, 0 C, 0
G, 0 B, 0
H, 1 E, 1
H, 1 D, 1
I, 0 D, 0
I, 0 E, 0
H, 1 A, 1
I, 1
J, 1 C, 0
A
B
C
D
E
F
G
H
3. Mã hóa trạng thái
M1
X
S
A
B
C
D
Kỹ thuật số 2
a
B
C, 0
A, 1
A, 1
B, 0
B, 1
D, 0
A, 0
B, 1
M2
X
S
A
B
C
D
E
F
a
b
c
D, 0
C, 0
E, 0
F, 0
A, 0
B, 0
F, 1
A, 1
B, 1
D, 1
C, 1
E, 1
B, 0
A, 0
D, 0
C, 0
F, 0
E, 0
Trang 17
4. Rút gọn bảng trạng thái và mã hóa trạng thái
X
S
A
B
C
D
E
F
G
H
I
J
a
b
c
a
B
c
A
A
A
B
C
C
D
D
E
F
G
G
H
H
I
J
H
I
J
C
B
B
E
D
D
E
A
C
1
0
0
0
1
1
0
0
0
0
0
0
1
1
0
0
1
1
1
0
0
0
1
1
0
0
1
0
5. Cho bảng trạng thái có 3 phân hoạch thế không tầm thường
{
}
= {1,2,3,4; 5,6,7,8}
= {1,8; 2,6; 3,7; 4,5}
∏1 = 1,2; 3,4; 5,6; 7,8
∏2
∏1
I
Π2
Π3
Π1
X
S
1
2
3
4
5
6
7
8
O
α
β
γ
η
Z
1
2
1
2
2
2
1
1
5
6
7
8
1
2
3
4
7
8
5
6
2
1
4
3
4
3
2
1
8
7
6
5
0
1
0
1
0
0
0
0
Mã hóa trạng thái và xây dựng mạch điện
6. Dùng JK-FF và các mạch NAND xây dựng hệ logic kế tiếp có bảng trạng thái sau
S
S0
S1
S2
S3
S4
S5
S6
S7
S’/Z
x=0 x=1
S1, 0
S4, 0
S2, 0
S2, 0
S3, 0
S3, 1
S0, 0
S0, 0
S7, 0
S5, 0
S6, 0
S6, 0
S0, 1
S0, 1
S3, 0
S6, 0
7. Dùng JK-FF và các mạch NOR xây dựng hệ logic kế tiếp có đầu vào X, xung nhịp và đầu ra
Z. Dữ liệu đầu vào X có dạng chuỗi và có độ dài bằng 4. Nếu dữ liệu vào có dạng một trong 3
chuỗi 1010, 0110, 0010 thì mạch sẽ cho tín hiệu ra Z=1.
8. Thiết kế hệ logic kế tiếp để kiểm tra tính chẵn lẻ của một dãy dữ liệu nhị phân liên tục được
đưa đến đầu vào. Nếu số chữ số 1 nhận được là lẻ thì mạch sẽ đưa tín hiệu ra Z=1. Nếu hai chữ
Trang 18
Kỹ thuật số 2
số 0 được đưa liên tiếp ở đầu vào thì mạch sẽ quay trở lại trạng thái ban đầu và lại bắt đầu
kiểm tra dãy dữ liệu mới.
9. Thiết kế hệ logic kế tiếp thực hiện so sánh 2 số nhị phân 4 bit (A và B) với bit đầu tiên là bit
có trọng số lớn nhất.
Ba đầu ra của mạch là Z1 = 1 nếu A > B, Z2 = 1 nếu A = B, Z3 = 1 nếu A < B.
10. Thiết kế hệ logic kế tiếp có một đầu vào X và được đồng bộ với xung nhịp. Tín hiệu ra Z =
1 khi chuỗi tín hiệu vào là 1101.
11. Xây dựng bộ đếm được điều khiển bởi hai tín hiệu A và B. Nếu
- A = 0, B = 0 : Bộ đếm không hoạt động
- A = 0, B = 1 : Bộ đếm nhị phân 2 bit
- A = 1, B = 0 : Bộ đếm nhị phân 3 bit
Kỹ thuật số 2
Trang 19
CHƯƠNG 6. THIẾT KẾ CÁC HỆ LOGIC DÙNG
MSI, LSI
I. Dùng các bộ dồn kênh (MUX) để tạo các hàm logic:
1. Bộ dồn kênh (Multiplexor)
E (Enable)
0
1
.
.
.
2n đầu vào
2n -1
…
54/ 74150 Multiplexor 16 ⇒ 1
54/ 74151 MUX 8 ⇒ 1
54/ 74153 hai bộ MX 4 ⇒ 1
54/ 74157 bốn bộ MX 2 ⇒ 1
f
MUX
f
(địa chỉ)
n đầu vào điều khiển
Ví dụ mạch 74157
Vcc
A1
B1
A2
B2
A3
B3
A4
B4
2 16
3
5
6
11
10
14
13
15
E
8
4
Y1
7
Y2
9
Y3
12
Y4
1
Lệnh Vào Ra
ES
BA
Y
1X
BA
0
00
BA
A
01
BA
B
Yi= E(SA i + SB i )
E
S
A1
Y1
B1
A2
Y2
B2
S
2. Sử dụng MUX để
a. Chọn số liệu
- Xây dựng MUX 8 đầu vào từ các MUX 2 đầu vào
D0
D1
D2
D3
D4
E1
M1
A B
f1
D5
D6
D7
Bộ đếm
nhị phân
E2
f2
M2
f1+f2
A B
E A B E1
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
E2
1
1
1
1
0
0
0
0
- Chọn số liệu từ máy tính hoặc bàn phím để in
Trang 20
Kỹ thuật số 2
Nguồn 2 (bàn phím)
Nguồn 1 (MT)
8 bit
≈ 8 bit
≈
Lệnh chọn
Bàn
phím
4 bit
Chọn tin
E 1A…4A
8 bit
Lệnh ghi
4 bit
4 bit
4 bit
MT
8 bit
E 1A…4A
74157
Lệnh
chọn
Thanh ghi giữ tin
1B…4B
S
1B…4B
74157
S
1Y…4Y
1Y…4Y
4 bit
4 bit
Máy in
7410: thanh ghi 8 bit
1G 1D1…1D4
2D1…2D4
74100
Lệnh ghi
2G 1Q1…1Q4
2Q1…2Q4
Qua máy in
b. Biến đổi dạng thông tin vào song song thành dạng nối tiếp ở đầu ra
- Phát đi nối tiếp số liệu ở thanh ghi 16 bit
7
6
Up
5
QD
QC
2
Vào //
8.5…1/23..1
3
QB QA
74193
D
E0 E1 ………….. E15
MX 7 4 1 5 0
C
B
A
Xóa
14
E
q
chọn
W
10
Đếm nhị phân 4 bit
Ra nối tiếp
- Tạo dãy tín hiệu nhị phân tuần hoàn 1 1 0 0 1 0 0 1 dùng MUX 8 đầu vào và bộ đếm nhị
phân 3 bit
D7
D6
D4
D3
MUX
F
D1
D0
A
+5V
B C
Bộ đếm nhị phân
Clock
c. Thực hiện hàm logic
MUX 2n ⇒ 1 có thể dùng để tạo hàm logic bất kỳ co n+1 biến vào trong đó n biến số đưa vào
n đầu điều khiển, còn 1 biến cùng với các hangừ số 0 và 1 được đưa vào 2n đầu vào còn lại tùy
thuộc giá trị hàm số
- Ví dụ 1: sử dụng MUX 8 ⇒ 1 thự hiện hàm sau:
f = A’B’C’D’+ A’B’CD+ A’BC’D+ A’BC’D’+ AB’C’D+ AB’CD’+ ABC’D’+ ABC’D
Kỹ thuật số 2
Trang 21
Ba điều khiển là các biến đầu vào ABC còn đầu vào D0… D7 thay cho biến D
I0
I1
I2
I3
I4
I5
I6
I7
A’B’C’
A’B’C
A’B C’
A’B’C’
A B’C’
A B’C
A B C’
A BC
D’
D
D+D’
D’
D
1
0
D’
D
1
0
D
D’
D’+D
I0
I1
I2
I3
I4
I5
I6
I7
E
A B C
- Ví dụ 2: Sử dụng bộ dồn kênh 4 đầu vào (MUX 4 ⇒ 1) thực hiện hàm
f = ∑ 0, 1, 3, 6, 7, 8, 14, 15 ,17, 18, 20, 21, 22, 24, 27, 28, 31
f(A,B,C,D,E)
DE
DE
DE
DE
A BCD E (0) A BC
A BCDE (1)
A BC
A BCDE (3)
A BC
A BCD E (6)
A BC
A BCDE (7)
A BC
ABCD E (8) ABC
ABCDE (14)
ABC
A BC
A BCD E (18)
A BC
D35
D25
D15
D05
A
0
1
A
D34
D24
D14
D04
0
0
A
1
B C
D33
D23
M3
D13
D03
A BCD E (20) A BC
A BCDE (21)
A BCD E (22)
A
1
A
A
A BC
ABC
ABCD E (28) ABC
ABCDE (31)
D31= A BC + A BC + ABC + ABC +ABC
M4
D21= A BC + ABC + A BC + A BC
D31
D21
D11
D01
M1
f
D E
D11= A BC + A BC + A BC
B C
A BC
ABCD E (24) ABC
ABCDE (27)
M5
B C
ABC
ABCDE (15)
A BCDE (17)
1
A
A
A
D32
D22
D12
D02
M2
D01= A BC + ABC + A BC + ABC +AB
B C
ABC
II. Dùng các bộ phân kênh (DEMUX) và bộ giải mã (Decoder)
1. Bộ phân kênh giải mã (Demultiplexor)
Chức năng của bộ phân kênh ngược lại với bộ dồn kênh. Theo địa chỉ được chọn mà tín hiệu
vào sẽ đi ra đường kênh phù hợp địa chỉ chọn.
Trang 22
Kỹ thuật số 2
Vcc
1E
2
1C
1
A
B
16
7
1Y0
6
1Y1
5
1Y2
4
1Y3
9
2Y0
10
2Y1
11
2Y2
12
2Y3
3
13
2C
14
2E
15
8
DX 74155
1C
A
x
0
0
1
1
A
x
0
0
1
1
B 1E 1C 1Y0 1Y1 1Y2 1Y3
1E
x 1 x 1
1
1
1
0 0 1 0
1
1
1
1 0 1 1
0
1
1
0 0 1 1
1
0
1
1 0 1 1
1
1
0
B 2E 2C 2Y0 2Y1 2Y2 2Y3
x 1 x 1
1
1
1
0 0 0 0
1
1
1
1 0 0 1
0
1
1
0 0 0 1
1
0
1
1 0 0 1
1
1
0
1Y0
1Y1
1Y2
A
1Y3
B
2Y0
2Y1
2Y2
2Y3
2C
2E
Data
Y0
0
1
E
Data
DEMUX
2n-1
Y1
Y2
Y3
DX1 ⇒ 16
DX1 ⇒ 8
2 bộ DX1 ⇒ 4
4 bộ DX1 ⇒ 2
54/ 74154
54/ 74138
54/ 74155
54/ 74159
...
Y2n-1
n đầu vào
2. Sử dụng DEMUX để
a. Chọn kênh và phân kênh trong truyền tin
Nguồn 0
Nguồn 1
Phát
MX
Nơi nhận 0
Nơi nhận 1
Thu
DX
Đường truyền nhanh
Nguồn n
Nơi nhận n
Địa chỉ
Địa chỉ
ồ
b. Bộ giải mã dùng để làm tín hiệu chọn vỏ (Chip Selector - CS)
A0
A10
A11
A12
A13
MC1
CE1
MC2
CE2
MC3
CE3
CE7
MC7
CE6
MC6
CE5
MC5
CE4
MC4
I0
I1
I2
O0
O2
O4
Decoder
E 8205 O7
CPU 8085
+5V
Kỹ thuật số 2
MC0
CE0
Trang 23
c. Thực hiện hàm logic
Dùng DX74155, thực hiện các hàm logic sau:
v
M = pm c = p1Y2
C = p m c = p1Y1
m
c
P = p m c + pmc = p1Y0 + p1Y3
V = v m c + pm c + p m c = v2Y0 + p1Y2 + p1Y1
2C 2E 2Y
2
V
0x 74 155
////
M
A
B
p
2Y0
C
1Y2
P
1C 1E 2Y0
////
III. Dùng ROM để thiết kế các mạch tổ hợp
1. Mạch ROM / PROM
Là những đơn vị giữ tin tức, mỗi tin tức được cất giữ ở một địa chỉ. Muốn lấy một tin tức nào
đó ra, ta đưa địa chỉ vào và đọc được số liệu ra. Cấu tạo bên trong của ROM gồm 2 ma trận:
ma trận AND và ma trận OR.
n đầu vào
địa chỉ
m đầu ra
dữ liệu
ROM
1
2
Ma trận
AND
2n tích
1
2
Ma trận
OR
m
n
Như vậy ROM / PROM có thể thực hiện được các hàm logic. Hàm tổ hợp f(x1, x2, ..., xn) n
biến số được thực hiện bởi ROM có 2n từ 1 bit. Và k hàm tổ hợp n biến số sẽ được thực hiện
bởi ROM có 2n từ k bit.
Những hàm tổ hợp phức tạp có thể tạo từ các modulo đơn giản
Ví dụ: Bộ cộng 1 bit [ Si(Ai, Bi, Ci-1) và Ci(Ai, Bi, Ci-1)] được thực hiện bằng một ROM 8 từ 2
bit và ta có thể thực hiện bộ cộng song song bằng ROM một cách đơn giản:
Cn+1
O
R
R
O
O
Sn+1
C1
C2
Cn
An
Bn
R
Sn
S1
C0=0
A0
B0
R
A1
B1
S0
Ví dụ: thực hiện hàm
AB
F1
F2
F3
F4
00
1
1
0
0
01
1
0
1
0
10
0
1
0
1
A
A
B
B
A
B
m0 = A B
F1
m1 = A B
F2
m2 = A B
F3
A
A
B
B
F1
AND ROM
m0 m1 m2 m3
m0 m1 m2 m3
F2
F3
F4
Trang 24
OR ROM
F1
F2
F3
F4
OR ROM
F1
F2
F3
F4
Kỹ thuật số 2
2. Sử dụng ROM / PROM: ngoài việc dùng làm bộ nhớ trong MT, ta có thể
a. Dùng cặp ROM để tổng hợp bộ đổi mà hexa sang mã 7 vạch hiển thị
Hex
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
J
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
E
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
E
1
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
F G H
1 1 1
1 1 0
1 0 1
1 1 1
1 1 0
0 1 1
0 1 1
1 1 0
1 1 1
1 1 1
1 1 0
0 1 1
0 0 1
1 1 1
0 0 1
0 0 0
I
1
0
1
0
0
0
1
0
1
0
1
1
1
1
1
1
J K
1 0
0 0
0 1
0 1
1 1
1 1
1 1
0 0
1 1
1 1
1 1
1 1
1 0
0 1
1 1
1 1
m0 = A B C D
m1 = A B C D
m2 = A B C D
m3 = A B C D
m4 = A B C D
m5 = A B C D
m6 = A B C D
m7 = A B C D
m8 = A B C D
m9 = A B C D
m10 = A B C D
m11 = A B C D
m12 = A B C D
m13 = A B C D
m14 = A B C D
m15 = ABCD
E
F
G
H
I
J
K
F
K
I
G
H
b. Dùng cặp ROM để thực hiện các hàm logic sau:
f1 = AB’C + B’D’ + BCD’EF’ + EF
f2 = AB’CF + B’D’ + B’EF
f3 = CD’F + A’BC’DE’F + B’CF’
f4 = ACF + B’EF + B’D’ + ACF’
AND input
1 2 3 4 5 6 7
OR
input
Kỹ thuật số 2
8
9 10 11 12 13 14
f1
f2
f3
f4
Tích
Vào
Ra
Số ABCDEF f1f2f3f4
1
101--1000
2
-0-0-1000
3
-11010
1000
4
----11
1000
5
101--1
0100
6
-0-0-0100
7
-0--11
0100
8
--10-1
0010
9 010101 0010
10
-01--0
0010
11
1-1--1
0001
12
-0--11
0001
13
-0-0-0001
14
1-1--0
0001
Trang 25
