Tải bản đầy đủ (.pdf) (8 trang)

Thiết kế xe trộn bê tông - Chương 20

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (1.02 MB, 8 trang )

Chương 20:
Các đặc trưng của mạch
dao động
XTAL1 và XTAL2 là ngõ vào và ngõ ra của mạch khuyếch
đại đảo được cấu hình để sử dụng làm mạch dao động bên
trong chip, như được trình bày ở hình 8.4. Hoặc một tinh thể
thạch anh hoặc một mạch cộng hưởng gốm được sử dụng bên
ngoài tại các chân này. Để kích chip vi điều khiển từ một
nguồn xung clock bên ngoài, XTAL2 được thả nổi (không kết
nối) trong khi XTAL1 nhận tín hiệu từ mạch dao động bên
ngoài như ở hình 8.5. Không có yêu cầu nào về chu kỳ nhiệm
vụ của tín hiệu xung clock bên ngoài do tín hiệu này phải qua
một flipflop chia 2 trước khi đến mạch tạo xung clock bên
trong. Tuy nhiên, các chi tiết kỹ thuật về thời gian mức thấp
mức cao, điện áp cực tiểu và cực đại cần phải được xem xét.
C2
C1
XTAL2
XTAL1
GND
Hình 8.4 Kết nối của mạch dao động.
EXTERNAL
OSCILLATOR
SIGNAL
XTAL1
GND
XTAL2
NC
Hình 8.5 Cấu hình khi nhận xung clock từ bên ngoài.
8.2.1.3 Chế độ nghỉ:
Trong chế độ nghỉ, CPU tự đi vào trạng thái ngủ trong khi tất


cả các ngoại vi bên trong chip vẫn tích cực. Chế độ này được
điều khiển bởi phần mềm. Nội dung của RAM trên chip và của
tất cả các thanh ghi chức năng đặc biệt vẫn không đổi trong
thời gian tồn tại chế độ này. Chế độ nghỉ có thể được kết thúc
bởi một ngắt bất kỳ nào được phép hoặc bằng cách reset cứng.
Ta cần lưu ý rằng khi chế độ nghỉ được kết thúc bởi một
reset cứng, chip vi điều khiển sẽ tiếp tục bình thường thực thi
chương trình từ nơi chương trình bò tạm dừng trong vòng hai chu
kỳ máy trước khi giải thuật reset mềm nắm quyền điều khiển.
Ở chế độ nghỉ, phần cứng trên chip cấm truy xuất RAM nội
nhưng cho phép truy xuất các chân của các port. Để tránh khả
năng có một thao tác ghi không mong muốn đến một chân port
khi chế độ nghỉ kết thúc bằng reset, lệnh tiếp theo yêu cầu chế
độ nghỉ không nên là lệnh ghi đến chân port hoặc đến bộ nhớ
ngoài.
Bảng 8.1 Trạng thái các chân trong thời gian tồn tại chế
độ nghỉ và chế độ nguồn giảm.
Chế Bộ nhớ ALE PSEN PORT PORT PORT PORT
độ chương
trình
0 1 2 3
Nghỉ
Bên
trong
1 1
Dữ
liệu
Dữ
liệu
Dữ

liệu
Dữ
liệu
Nghỉ
Bên
ngoài
1 1
Thả
nổi
Dữ
liệu
Đòa
chỉ
Dữ
liệu
Nguồn
Bên
trong
0 0
Dữ
liệu
Dữ
liệu
Dữ
liệu
Dữ
liệu
Giảm
Bên
ngoài

0 0
Thả
nổi
Dữ
liệu
Dữ
liệu
Dữ
liệu
8.2.1.4 Chế độ nguồn giảm:
Trong chế độ nguồn giảm, mạch dao động ngừng hoạt động
và lệnh yêu cầu chế độ nguồn giảm là lệnh sau cùng được thực
thi. RAM trên chip và các thanh ghi chức năng đặc biệt vẫn
duy trì các giá trò của chúng cho đến khi chế độ nguồn giảm
kết thúc. Chỉ có một cách ra khỏi chế độ nguồn giảm, đó là
reset cứng.
Việc reset sẽ xác đònh lại các thanh ghi chức năng đặc biệt
nhưng không làm thay đổi RAM trên chip. Việc reset không
nên xảy ra (chân reset ở mức tích cực) trước khi Vcc được khôi
phục lại mức điện áp bình thường và phải kéo dài trạng thái
tích cực của chân reset đủ lâu để cho phép mạch dao động hoạt
động trở lại và đạt trạng thái ổn đònh.
8.2.2 Các mạch vi xử lý ứng dụng trong mô hình
Ở đây, em chỉ xin trình bày hai loại mạch vi xử lý, mạch thứ
nhất chỉ dùng cảm biến mức là loại đo ngưỡng, mạch thứ hai
dùng cho loại cảm biến mức là loại đo liên tục.
Mạch ứng dụng cho cảm biến mức loại đo ngưỡng:
Đây là loại mạch được sử dụng trong mô hình. Do cấu tạo
phần cứng đơn giản nên mạch ít có thể áp dụng trong những
ứng dụng khác.

CONTACTOR
BƠM HÚT
MẠCH
KHUẾCH ĐẠI
CÔNG SUẤT
C1 30p
RƠ-LE NHIỆT
12M
ĐỘNG CƠ
KHUẤY
RƠ-LE
24VDC
TÍN HIỆU TỪ CẢM
BIẾN MỨC 2
4.7K
R-PACK
12
3
4
5
6
7
8
9
VCC-24VDC
5VDC
TÍN HIỆU TỪ CẢM
BIẾN MỨC 1
VCC 5VDC
TÍN HIỆU TỪ CẢM

BIẾN NHIỆT ĐỘ
MF-904
C2 30p
BƠM A
4.7K
R-PACK
12
3
4
5
6
7
8
9
U1
AT89C51
9
18
19 29
30
31
1
2
3
4
5
6
7
8
21

22
23
24
25
26
27
28 10
11
12
13
14
15
16
17
39
38
37
36
35
34
33
32
RST
XTAL2
XTAL1 PSEN
ALE/PROG
EA/VPP
P1.0
P1.1
P1.2

P1.3
P1.4
P1.5
P1.6
P1.7
P2.0/A8
P2.1/A9
P2.2/A10
P2.3/A11
P2.4/A12
P2.5/A13
P2.6/A14
P2.7/A15 P3.0/RXD
P3.1/TXD
P3.2/INTO
P3.3/INT1
P3.4/TO
P3.5/T1
P3.6/WR
P3.7/RD
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
BƠM B
5VDC

Hình 8.6 Mạch vi xử lý 1.
Mạch khuếch đại công suất sẽ được trình bày chi tiết trong
bản vẽ chính. Rơ-le nhiệt phải thông qua các rơ-le 24vdc và
contactor vì sử dụng điện 220V.
Dưới đây là một chương trình ứng dụng vi mạch trên vào mô
hình:
ORG 0000
MOV TMOD,#10H
RS:
CLR P0.0;MF904
CLR P0.1;LEVELCONTROL1
CLR P0.2;LEVEL CONTROL2
CLR P1.0;KHOI DONG BOMA
JNB P0.1,$;CHO MUC 1
SETB P1.0;NGAT BOM A
CALL DELAY
CLR P1.1;KHOI DONG BOMB
JNB P0.2,$;CHO MUC 2
SETB P1.1;NGAT BOM B
CALL DELAY
CLR P1.2;KHOI DONG DCK
CALL DELAY
CALL DELAY
SETB P1.2;NGAT DCK
CLR P1.3;CAP NHIET
JNB P0.0,$
SETB P1.3
CLR P1.4;MAY HUT
JB P0.2,$
JB P0.1,$

SETB P1.4
SJMP RS
DELAY:
PUSH 07H
PUSH 06H
MOV R6,#12
MOV R7,#100
AGAIN:
DJNZ R6,LOOP
SJMP EXIT
LOOP:MOV TH1,#HIGH(-50000);(50000Ms=50ms=0.05S)
MOV TL1,#LOW(-50000)

×