Tài liệu môn kỹ thuật vi điều khiển

1. TỔNG QUAN
BỘ VI ĐIỀU KHIỂN 8051


Vi điều khiển và hệ vi xử lý

Hệ vi xử lý = CPU + Bộ nhớ + Ghép
nối I/O +…

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng

Vi điều khiển có thể coi là hệ vi xử lý
trên 1 chip




Sơ đồ khối của chip AT89C51

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




Sơ đồ chân của chip AT89C51

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng

Sơ đồ chân của chip AT89C51

31

D1
+

1

C1

C2
104

VIN

LM7805
GND

U2
-

VOUT

3

J2 = 5VDC

2

T 1 (220V-9V)
J1

10

AT89C51

• Vcc （ pin 40 （（
• Cung cấp nguồn cho chip.
• Vcc= +5V.
• GND （ pin 20 （（ ground

40

1
2
3

>1000uF

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng

20

21




Sơ đồ chân của chip AT89C51

• XTAL1 , XTAL2 （ pins 19,18 （ : mạch giao động
C2
NC

XTAL2

XTAL2

33pF
C1
XTAL1
33pF
GND

Dao
động
ngoài

XTAL1

GND

• C1, C2= 30PF 10PF (33PF)
• Crystal : 2MHz÷32MHz (11,0592MHz/ 12MHz)
Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




Sơ đồ chân của chip AT89C51

Vcc

• Reset (Pin 9)
• Mức cao phải tồn tại
tối thiểu 2 chu kỳ máy

Register

Reset Value

PC

0000

ACC

0000

B

0000

PSW

0000

SP

0007

P0, P1, P2, P3

FFH/ 11111111B/ 255

DPTR

0000

31
+

10 uF

EA/VPP

9 RST
8.2 K

RAM are all zero.
Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




Sơ đồ chân của chip AT89C51
• /EA （ pin 31 （（ external access
•

• 8031, 8032 không có .
• /EA nối GND: chương trình lưu ở bộ nhớ ngoài

• /EA nối Vcc: chương trình lưu ở bộ nhớ trong
/PSEN （ pin 29 （（ program store enable
• Dùng khi kết nối với bộ nhớ ngoài (external ROM).

• Nối với chân OE của ROM

• ALE （ pin 30 （（ address latch enable

• Chân output tích cực mức cao.
• Chân ALE giải đa hợp địa chỉ và dữ liệu (nối chân G của
bộ chốt 74LS373).
Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao
động trên chip và có thể được dùng làm tín hiệu clock
cho các phần khác của hệ thống.

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




Chức năng của các chân I/O

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




Chức năng của các chân I/O
32 trong số 40 chân của 8051 có công dụng xuất/nhập,
tuy nhiên 24 trong 32 đường này có 2 mục đích (công

dụng).
- Port 0 (chân 32 đến 39): Có 2 công dụng: Port
xuất/nhập hoặc bus dữ liệu và bus địa chỉ đa hợp (byte
thấp của bus địa chỉ) cho các thiết kế có bộ nhớ ngoài.
- Port 1 (chân từ 1 đến 8): Chỉ có một công dụng là
xuất/nhập, để giao tiếp với các thiết bị ngoại vi.
- Port 2 (chân từ 21 đến 28): Có 2 công dụng, hoặc làm
nhiệm vụ xuất/nhập hoặc là byte địa chỉ cao của bus địa
chỉ 16-bits cho các thiết kế có bộ nhớ ngoài.
Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




Chức năng của các chân I/O
- Port 3(chân từ 10 đến 17): Port 3 có hai tác dụng. Nó làm
nhiệm vụ như một cổng xuất nhập thông thường. Khi không
hoạt động xuất nhập, mỗi chân của port 3 đều có một chức
năng riêng.
Bit

Tên

Địa chỉ

Chức năng

P3.0

RxD

B0H

Chân nhận dữ liệu của Port nối tiếp

P3.1

TxD

B1H

Chân phát dữ liệu của Port nối tiếp

P3.2

/INT0

B2H

Ngõ vào ngắt ngoài 0

P3.3

/INT1

B3H

Ngõ vào ngắt ngoài 1

P3.4

T0

B4H

Ngõ vào của bộ định thời/đếm 0

P3.5

T1

B5H

Ngõ vào của bộ định thời/đếm 1

P3.6

/WR

B6H

Điều khiển ghi bộ nhớ dữ liệu ngoài

P3.7

/RD

B7H

Điều khiển đọc bộ nhớ dữ liệu ngoài

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




Cấu trúc của các PORT
-Internal
bus:
Bus nội, giao
tiếp với CPU.
- P1.x latch: D
Flip-Flop,
lưu
giữ giá trị của
chân.

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




Sơ đồ mạch tối thiểu

vcc

GND

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng

GND




Tổ chức bộ nhớ
• Bộ nhớ chương trình: ROM 4KB
0000H

0000H

8KB

4KB

0FFFH

1FFFH

89C51

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng

89C52




• Bộ nhớ dữ liệu: RAM – 128 Byte
7F 7E 7D 7C 7B 7A 79 78

…

Byte address
7FH

2F
2E

RAM
đa mục đích
30H
2FH

RAM định địa
chỉ bit

20H

1FH
18H

17H
10H
0FH

08H

07H
00H

Bank 3
Bank 2
Bank 1 (Stack)
Default Register
Bank for R0-R7

R7
R6
R5
R4

1F
17
0F
07

1E 1D 1C 1B 1A
16 15 14 13 12
0E 0D 0C 0B 0A
06 05 04 03 02

19
11
09
01

…
18
10
08

00

20

R3
R2

Bit address

R1
R0

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




VÙNG NHỚ ĐẶC BIỆT- SFR

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng




MỞ RỘNG BỘ NHỚ

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng

MỞ RỘNG BỘ NHỚ - GHI DỮ LIỆU
P0

Dữ liệu từ
89C51

A0-A7

A15-A0

CHÂN 30
IC NHỚ

ALE
P2

A8-A15

D7-D0
WR

WR

Chu kì ghi bộ nhớ

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng

MỞ RỘNG BỘ NHỚ - ĐỌC DỮ LIỆU

P0

A0-A7

Dữ liệu từ
IC nhớ

A15-A0

CHÂN 30
IC NHỚ

ALE
P2

D7-D0
A8-A15
RD

RD

Chu kì đọc bộ nhớ

Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng

MỞ RỘNG BỘ NHỚ - ROM NGOÀI
- Vùng nhớ chương trình: 89C51 có khả năng quản lý vùng không gian nhớ lên đến
64Kb (do có 16 tín hiệu địa chỉ), được đánh địa chỉ từ (0000H-FFFFH), dùng để chứa mã lệnh
(chương trình của người dùng), vùng nhớ này chỉ được sử dụng khi chân 31 của vi điều khiển
được nối mass.
P0

A0-A7

Mã lệnh

A15-A0

CHÂN 30
IC NHỚ

ALE
P2

D7-D0
A8-A15
RD

PSEN

RD
Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng