KỸ THUẬT VI ĐIỀU KHIỂN ỨNG DỤNG VI ĐIỀU KHIỂN HỌ 8051

Đồ án môn học VĐK


LÅÌI NỌI ÂÁƯU

Ngày nay đại đa số các lónh vực sản xuất, điều khiển, giám sát, đo lường…đều được
trang bò hệ thống tự động hóa. Một trong số vi mạch được sử dụng đó là kỹ thuật vi điều khiển.
Nhờ tính năng ưu việt của bộ vi điều khiển như: khả năng lập trình phù hợp với thiết kế nhỏ và
lớn cũng như giao tiếp với các thiết bò ngoại vi và máy tính đã đem lại sự hoàn hảo, độ chính
xác và tính mềm dẻo cao thông qua giao tiếp giữa người và máy.
Vi điều khiển quản lý và điều khiển hoạt động của hệ thống thông qua phần mềm, nhờ
vậy mà ta có thể mở rộng và thay đổi hoạt động một cách dễ dàng bằng cách thay đổi một số
thông số của chương trình. Vi điều khiển hoạt độnh theo chương trình đã nạp sẵn,đọc các tín
hiệu từ bên ngoài đưa vào sau đó lưu trữ và xử lý, trên cơ sở đó đưa ra các thông báo, tín hiệu
điều khiển các thiết bò bên ngoài hoạt động theo đúng thông số và yêu cầu của hệ thống.
Hệ thống điện tử số sử dụng bộ vi điều khiển và máy tính trong các dây chuyền sản xuất
công nghiệp, thực hiện nhiệm vụ điều khiển và giám sát hệ thống. Ngoài ra vi điều khiển cũng
có mặt trong các sản phẩm công nghiệp và tiêu dùng như: lò vi ba, lò sưỡi, máy giặt, hệ thống
cảnh báo và giám sát của các phương tiện giao thông… và trong nhiều thiết bò công nghiệp
khác.
Trong tập đồ án này em xin phép được giới thiệu một hệ thống âiãưu khiãøn mạy
giàût sử dụng chip vi điều khiển 8051.
Việc đònh hướng xây đựng đề tài này xuất phát từ nhu cầu thực tế trong đời sống hiãûn
âải. Nội dung của đồ án có 2 phần:
+ Phần I : Cơ sở lý thuyết. Bao gồm kiến trúc của chip vi điều khiển 8051
+ Phần II: Tính toán và thiết kếá trình bày về thiết kế phần cứng và phần mềm hệ thống.
Qua nổ lực nghiên cứu, tìm hiểu của bản thân cùng với sự hướng dẫn tận tình chu đáo
của Thầy giáo Th.S Lê Xứng em đã hoàn thành đồ án này.
Với khoảng thời gian có hạn cũng như trình độ kiến thức em còn hạn chế nên em tin chắc
rằng hệ thống này hoạt động chưa được tối ưu và cũng sẻ không tránh khỏi những thiếu sót.
Em kính mong Thầy Cô thông cảm, giúp đỡ và chỉ bảo thêm cho em những kinh nghiệm quý

báu.


Em xin chân thành cảm ơn.



1

Đồ án môn học VĐK


C
C
h
h
ư
ư
ơ
ơ
n
n
g
g


1
1
:
:

G
G
I
I
Ơ
Ơ
Ù
Ù
I
I


T
T
H
H
I
I
E
E
Ä
Ä
U
U


Đ
Đ
E
E

À
À


T
T
A
A
Ø
Ø
I
I


1.1 Giới thiệu:
Trong rất nhiều ứng dụng , như máy in , máy ATM , robotíc , Cd player ,disk driver , …
cần đến động cơ điện một chiều . Trong da sô các úng dụng đó , động cơ đồi hỏi phải có bộ
điều khiển tốt như : điều chỉnh được tốc độ , ổn đònh được tốc độ , đảo chiều quay , độ ổn đònh
tốt , hiệu suất cao , nhỏ gọn . Đó là những đòi hỏi hết sưc phức tạp .Chính vì vạy trong đề tài
này em xin đua ra phương pháp “ điiêù chỉnh tốc độ động cơ bàng phương pháp băm xung ,
sử dụng vi điều khiển AT89C51 và vi mạch LMD 18200 “ nhàm đật được tối đa những đòi hoi
trên . Nếu giải quết được vấn đề thì sẽ cải thiện đến chất lượng của các máy móc có sử dụng
động cơ dc rất lớn . Như : điều khiẻn máy CNC , máy đóa , robot , ….

1.2Cơ bản về điều khiển động cơ :
Có rất nhiều phương pháp để điều khiển động cơ dc , nhưng người ta thường dùng
phương pháp điều khiển cầu .Cấu trúc mạch như hình vẽ :


Với mạch này có thể vừa điều chỉnh tốc độ động cơ bằng xung , vừa đảo được chiều

quay , hiệu suất cao .Vi mạch LMD18200 tích hợp sẵn mạch cầu điều khiển động cơ có thể
hoạt động với tần số 1Khz .Nếu có thêm tụ 10nF chân Bootstrap thì có thể hoạt động lên tới
tần số 500Khz .Sử dụng vi điều khiển 89C51 để tạo xung điều khiển LMD18200.
1.3 Phương pháp điều chế độ rộng xung (PWM):
Đây là phương pháp đưa ra độ rộng xung thay đổi từ đó điều khiển được công suất trên
tải thay đổi.
2

Đồ án môn học VĐK


KHỐI VĐK 89C51
KHỐI ĐIỀU
CHỈNH
KHỐI HIỂN
THỊ
KHỐI ĐK
ĐCƠ
CẢM BIẾN
MÁY TÍNH
ĐC
1.4 Giới thiệu các chức năng chính của mạch:
-Khối hiển thò gồm 8 led, 4led hiển thò tốc độ thực, 4led hiển thò tốc độ cài đặt, có các
led biểu thò trạng thái chạy, dừng, quay thuận , quay nghòch, và có loa báo quả tải
-Khối điều chỉnh gồm 4 công tắc làm các công việc :start/stop, chiều thuận , chiều
nghòch, tăng tốc , giảm tốc
-Khối động cơ: là vi mạch LDM18200 nhận các tín hiệu điều khiển từ vi điều khiển dể
điều chỉnh động cơ
-Khối cảm biến: là bộ thu phát tin hồng ngoại để nhận biết tốc độ quay của động cơ và
phản hồi về vi điều khiển để hiệu chỉnh động cơ đòng với tốc độ đặt

3

Đồ án môn học VĐK
Chương 2

GIỚI THIỆU CÁC VI MẠCH LIÊN QUAN

2.1 Tổng quan về kỹ thuật vi điều khiển:( xem chi tiết ở phụ lục I)
2.1.1 Khái quát chung về bộ vi điều khiển:
Bộ vi điều khiển viết tắt là Micro-controller, là mạch tích hợp trên một chip có thể lập
trình được, dùng để điều khiển hoạt động của một hệ thống, theo chương trình điều khiển đã
nạp sẵn bên trong chip.
2.1.2 Lòch sử phát triển của vi điều khiển:
Bộ vi điều khiển thực ra là một loại vi xử lí trong tập hợp các bộ vi xử lý nói chung. Bộ
vi điều khiển được phát triển từ bộ vi xử lí, từ những năm 1970 do sự phát triển và hoàn thiện
về công nghệ vi điện tử dựa trên kỹ thuật MOS (Metal-Oxide-Semiconductor), mức độ tích
hợp của các linh kiện bán dẫn trong một chip ngày càng cao.
2.1.3 Sơ đồ khối của một bộ vi điều khiển:
Sơ đồ khối chung của hầu hết các bộ vi điều khiển bao CPU, bộ nhớ ROM hay EPROM
và RAM, mạch giao tiếp, mạch giao tiếp song song, bộ đònh thời gian, hệ thống ngắt và các

BUS được tích hợp trên cùng một chip.

Nguồn đồng Ngắt ngoài
hồ ngoài


Đồng hồ nội







Bus dữ liệu, đòa chỉ, điều khiển









2.2 Kiến trúc của bộ vi điều khiển 8051:


CPU
Timers
Điều khiển

ngắt
Giao tiếp
nối tiếp
Giao tiếp
song
RAM
ROM
Thiết bò
nối tiếp
Thiết bò
song
Hình 1.1: Sơ đồ khối của bộ vi điều khiển
IC vi điều khiển 8051/8031 thuộc họ MCS51 có các đặt điểm sau :
- 4 kbyte ROM (được lập trình bởi nhà sản xuất chỉ có ở 8051)
- 128 byte RAM
- 4 port I/0 8 bit
4

Đồ án môn học VĐK
- Hai bộ đònh thời 16 bits
- Giao tiếp nối tiếp
- 64KB không gian bộ nhớ chương trình ngoài
- 64 KB không gian bộ nhớ dữ liệu ngoài
- bộ xử lí luận lí (thao tác trên các bit đơn)
- 210 bit được đòa chỉ hóa
- bộ nhân / chia 4μs

TXD
*
RXD

*

T
1
*
T
2
*

2.2.1 Cấu trúc bên trong của 8051:



INT\1

INT\0

TIMER2

TIMER1

PORT nố tiếp

Hình 2.1 : Sơ Đồ Khối 8051

Phần chính của vi điều khiển 8051 là bộ xử lí trung tâm (CPU: central processing unit )
bao gồm :
- Thanh ghi tích lũy A
- Thanh ghi tích lũy phụ B, dùng cho phép nhân và phép chia
- Đơn vò logic học (ALU : Arithmetic Logical Unit )
- Từ trạng thái chương trình (PSW : Prorgam Status Word)
- Bốn băng thanh ghi
- Con trỏ ngăn xếp
- Ngoài ra còn có bộ nhớ chương trình, bộ giải mã lệnh, bộ điều khiển thời gian và
logic.
P
0
P
1
P

2
P
3


EA\ RST PSEN ALE

Cacùùthanh
ghi

khác
128 byte
Ram
Rom
4K-8051
Timer1
Timer2
Đ Điều
khiển ngắt
CPU
Điều khiển
bus

Port nối
tiếp

Các port I\O
Tạo dao
động

5

Đồ án môn học VĐK
Trong vi điều khiển 8051 / 8031 có hai thành phần quan trọng khác đó là bộ nhớ và các
thanh ghi :
Bộ nhớ gồm có bộ nhớ Ram và bộ nhớ Rom (chỉ có ở 8031) dùng để lưu trữ dữ liệu và
mã lệnh.
Các thanh ghi sử dụng để lưu trữ thông tin trong quá trình xử lí. Khi CPU làm việc nó
làm thay đổi nội dung củ ác thanh ghi.
2.2.2 Chức năng các chân của vi điều khiển:

18
19
12MHz

40
29
30


31
9

17
16
15
14
13
12
11
10



Hình 2.2 : Sơ Đồ Chân 8051

Vi điều khiển 8051 có 32 trong 40 chân có chức năng như là các cổng I/O, trong đoa 24
chân được sử dụng với hai mục đích. Nghóa là ngoài chức năng cổng I/O, mỗi chân có công

dụng kép này có thể là một đường điều khiển của Bus đòa chỉ hay Bus dữ liệu hoặc là mỗi
chân hoạt động một cách độc lập để giao tiếp với các thiết đơn bit như là công tắc, LED,
transistor…
a.Port0 : là port có 2 chức năng ở trên chân từ 32 đến 39 của MC 8051. Trong các thiết
kế cỡ nhỏ không dùng bộ nhớ ngoài, PO được sử dụng như là những cổng I/O. Còn trong các
thiết kế lớn có yêu cầu một số lượng đáng kể bộ nhớ ngoài thì PO trở thành các đường truyền
dữ liệu và 8 bit thấp của bus đòa chỉ.
RD\
NT1
NT0
XD
XD
WR\
T1
T0
I
I
T
R
A15
A14
A13
A12
A11
A10
A9
A8
28
27
26

25
24
23
22
21

8
7
6
5
4
3
2
1
32
33
34
35
36
37
38
39
P0.7
P0.6
P0.5
P0.4
P0.3
P0.2
P0.1
P0.0

AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
P1.7
P1.6
P1.5
P1.4
P1.3
P1.2
P1.1
P1.0
P2.7
P2.6
P2.5
P2.4
P2.3
P2.2
P2.1
P2.0
PSEN\
ALE

EA\
RET

Vcc
20
30p
XTAL1
XTAL2
30p
Vss
6

Đồ án môn học VĐK
b.Port1 : Port1 là một port I/O chuyên dụng trên các chân 1-8 của MC8051. Chúng được
sử dụng với một múc đích duy nhất là giao tiếp với các thiết bò ngoài khi cần thiết.
c.Port2 : Port2 là một cổng có công dụng kép trên các chân 21 – 28 của MC 8051.
Ngoài chức năng I/O, các chân này dùng làm 8 bit cao của bus đòa chỉ cho những mô hình thiết
kế có bộ nhớ chương trình ROM ngoài hoặc bộ nhớ dữ liệu RAM có dung lượng lớn hơn 256
byte.
d.Port3 : Port3 là một cổng có công dụng kép trên các chân 10 – 17 của MC 8051. Ngoài
chức năng là cổng I/O, những chân này kiêm luôn nhiều chức năng khác nữa liên quan đến
nhiều tính năng đặc biệt của MC 8051, được mô tả trong bảng sau :


Bit Tên Chức năng chuyển đổi

P3.0 RXD Dữ liệu nhận cho port nối tiếp
P3.1 TXD Dữ liệu phát cho port nối tiếp
P3.2 INTO Ngắt 0 bên ngoài
P3.3 INT1 Ngắt 1 bên ngoài
P3.4 TO Ngỏ vào của timer 0
P3.5 T1 Ngõ vào của timer 1
P3.6 WR Tín hiệu ghi bộ nhớ dữ liệu ngoài

P3.7 RD Tín hiệu đọc bộ nhớ dữ liệu ngoài


Bảng 2.1 : Chức năng của các chân trên port3

e.PSEN (Program Store Enable ) : 8051 có 4 tín hiệu điều khiển. PSEN là tín hiệu ra trên
chân 29. Nó là tín hiệu điều khiển để cho phép truy xuất bộ nhớ chương trình mở rộng và
thường được nối đến chân OE (Output Enable) của một EPROM để cho phép đọc các byte mã
lệnh của chương trình. Tín hiệu PSEN ở mức thấp trong suốt phạm vi quá trình của một lệnh.
PSEN sẽ ở mức thấp trong thời gian lấy lệnh. Các mã nhò phân của chương trình được
đọc từ EPROM qua bus và được chốt vào thanh ghi lệnh của 8051 để giải mã lệnh. Khi thi
hành chương trình trong ROM nội PSEN sẽ ở mức cao.
f.ALE (Address Latch Enable ) :
ALE là tín hiệu để chốt đòa chỉ vào một thanh ghi bên ngoài trong nữa đầu của chu kỳ
bộ nhớ. Sau đó, các đường Port 0 dùng để xuất hoặc nhập dữ liệu trong nữa sau chu kỳ của
chu kỳ bộ nhớ.
Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được
dùng là nguồn xung nhòp cho các hệ thống. Nếu xung trên 8051 là 12MHz thì ALE có tần số
2MHz. Chân này cũng được làm ngõ vào cho xung lập trình cho EPROM trong 8051.
g.EA (External Access) :
Tín hiệu vào EA trên chân 31 thường được nối lên mức cao (+5V) hoặc mức thấp
(GND).
h.RST (Reset) :
7

Đồ án môn học VĐK
Ngõ vào RST trên chân 9 là ngõ reset của 8051. Khi tín hiệu này được đưa lên mức cao
(trong ít nhất 2 chu kỳ máy ), các thanh ghi trong 8051 được đưa vào những giá trò thích hợp để
khởi động hệ thống.
i. OSC:

Như đã thấy trong các hình trên, 8051 có một bộ dao động trên chip. Nó thường được nối
với thạch anh giữa hai chân 18 và 19. Tần số thạch anh thông thường là 12MHz.
j. POWER:
8051 vận hành với nguồn đơn +5V. V
cc
được nối vào chân 40 và V
ss
(GND) được nối vào
chân 20.
2.2.3.Tổ chức bộ nhớ của bộ vi điều khiển 8051 :
8051 có bộ nhớ theo cấu trúc Harvard : có những vùng bộ nhớ riêng biệt cho chương
trình và dữ liệu. Như đã nói ở trên, cả chương trình và dữ liệu có thể ở bên trong 8051, dù vậy
chúng có thể được mở rộng bằèng các thành phần ngoài lên đến tối đa 64 Kbytes bộ nhớ
chương trình và 64 Kbytes bộ nhớ dữ liệu.
Bộ nhớ bên trong bao gồm ROM (8051) và RAM trên chip. RAM trên chip bao gồm nhiều
phần : phần lưu trữ đa dụng, phần lưu trữ đòa chỉ hóa từng bit, các bank thanh ghi và các thanh
ghi chức năng đặc biệt.
Chi tiết về bộ nhớ RAM trên chip :
RAM bên trong chip 8051 được phân chia như sau:
•
bank thanh ghi (00H – 1FH).
•
RAM đòa chỉ hóa từng bit (20H – 2FH).
•
RAM đa dụng (30H – 7FH)ø.
•
Các thanh ghi chức năng đặc biệt (80H – FFH).

8

Đồ án môn học VĐK
a. RAM đa dụng.

Đòa chỉ byte Đòa chỉ bit
7F

RAM đa dụng
7F 7E 7D 7C 7B 7A 79 78
77 76 75 74 73 72 71 70
6F 6E 6D 6C 6B 6A 69 68
67 66 65 64 63 62 61 60
5F 5E 5D 5C 5B 5A 59 58
57 56 55 54 53 52 51 50
4F 4E 4D 4C 4B 4A 49 48
47 46 45 44 43 42 41 40
3F 3E 3D 3C 3B 3A 39 38
37 36 35 34 33 32 31 30
2F 2E 2D 2C 2B 2A 29 28
27 26 25 24 23 22 21 20
1F 1E 1D 1C 1B 1A 19 18
17 16 15 14 13 12 11 10
0F 0E 0D 0C 0B 0A 09 08
07 06 05 04 03 02 01 00
BANK 3
BANK 2
BANK 1


30
2F

2E
2D
2C
2B
2A
29
28
27
26
25
24
23
22
21
20
1F
18
17
10
0F
08
07
00
Default register
Bank for RR7

Hình 2.3 Bảng tóm tắt bản bản đồ vùng nhớ dữ liệu trên chip 8051


9

Đồ án môn học VĐK
Đòa chỉ byte Đòa chỉ bit


F7 F6 F5 F4 F3 F2 F1 F0 B

E7 E6 E5 E4 E3 E2 E1 E0 ACC

D7 D6 D5 D4 D3 D2 D1 D0 PSW

- - - BC BB BA B9 B8 IP

B7 B6 B5 B4 B3 B2 B1 B0 P3

AF - - AC AB AA A9 A8 IE

A7 A6 A5 A4 A3 A2 A1 A0 P2

Not bit addressable

SBUF
9F 9E 9D 9C 9B 9A 99 98 SCON

97 96 95 94 93 92 91 90 P1

Not bit addressable
Not bit addressable
Not bit addressable
Not bit addressable

FF
F0

E0

D0

B8

B0

A8

A0


99
98

90

8D
8C
8B
8A
89
Not bit addressable

TH1
TH0

TL1
TL0
TMOD
8F 8E 8D 8C 8B 8A 89 88 TCON
Not bit addressable

Not bit addressable
Not bit addressable
Not bit addressable
PCON

DPH
DPL
SP
88
87

83
82
81
80
87 86 85 84 83 82 81 80 PO

Hình 2.4 Tóm tắt bộ nhớ dữ liệu trên chip

Mọi đòa chỉ trong vùng RAM đa dụng đều có thể được truy xuất tự do dùng cách đánh
đòa chỉ trực tiếp hoặc gián tiếp. Ví dụ, để đọc nội dung ở đòa chỉ 5FH của RAM nội vào thanh
ghi tích lũy lệnh sau sẽ được dùng :
MOV A, 5FH

10

Đồ án môn học VĐK
Lệnh này di chuyển một byte dữ liệu dùng cách đánh đòa chỉ trực tiếp để xác đònh “đòa
chỉ nguồn” (5FH). Đích nhận dữ liệu được ngầm xác đònh trong mã lệnh là thanh ghi tích lũy
A.
RAM bên trong cũng có thể được truy xuất dùng cách đánh đòa chỉ gián tiếp qua RO hay
R1. Ví dụ, sau khi thi hành cùng nhiệm vụ như lệnh đơn ở trên :
MOV R0, #5FH
MOV A, @R0
Lệnh đầu dùng đòa chỉ tức thời để di chuyển giá trò 5FH vào thanh ghi R0 và lệnh thứ hai
dùng đòa gián tiếp để di chuyển dữ liệu “được trỏ bởi R0” vào thanh ghi tích lũy.
b.RAM đòa chỉ hóa từng bit :
8051 chứa 210 bit được đòa chỉ hóa, trong đó 128 bit là ở các đòa chỉ byte 20H đến 2FH,
và phần còn lại trong các thanh ghi chức năng đặc biệt .
Có 128 bit được đòa chỉ hóa đa dụng ở các byte 20H đến 2FH. Các đòa chỉ này được truy
xuất như các byte hoặc các bit phụ thuộc vào lệnh được dùng. Ví dụ, để đặt bit 67H, ta dùng
lệnh sau :
SETB 67H
Ở đây đòa chỉ bit 67H là bit có trọng số lớn nhất (MSB) ở đòa chỉ byte 2CH, lệnh trên sẽ
không tác động đến các bit khác của byte này.
c.Các bank thanh ghi :
MC 8051 cung cấp 32 byte thấp nhất của bộ nhớ dữ liệu nội là dành cho các bank
thanh ghi. 8 thanh ghi (RO đến R7) ở vò trí cuối cùng của RAM và theo mặc đònh (sau khi
Reset hệ thống) các thanh ghi này ở các đòa chỉ 00H-07H, tiếp đó là bank 1, bank 2 và bank 3.
Lệnh sau đây sẽ đọc nội dung ở đòa chỉ 05H vào thanh ghi tích lũy:
MOV A,R5
Đây là lệnh một byte dùng đòa chỉ thanh ghi. Tất nhiên, thao tác tương tự có thể được
thi hành bằng lệnh 2 byte dùng đòa chỉ trực tiếp nằm trong byte thứ hai:
MOV A,05H

Các lệnh dùng các thanh ghi R0 đến R7 thì sẽ ngắn hơn và nhanh hơn các lệnh tương
ứng dùng đòa chỉ trực tiếp. Các giá trò dữ liệu được dùng thường xuyên nên dùng một trong các
thanh ghi này.
2.2.4 Các thanh ghi chức năng đặc biệt SFR:
Các thanh ghi nội của 8051 được truy xuất ngầm đònh bởi bộ lệnh. Ví dụ lệnh “INC A”
sẽ tăng nội dung của thanh ghi tích lũy A lên 1. Tác động này được ngầm đònh trong mã lệnh.
Cũng như R0 đến R7, có 21 thanh ghi chức năng đặc biệt (SFR: Special Funtion
Rgister) ở vùng trên của RAM nội, từ đòa chỉ 80H đến FFH. Chú ý rằng hầu hết 128 đòa chỉ từ
80H đến FFH không được đònh nghóa, chỉ có 21 đòa chỉ SFR là được đònh nghóa.
Ngoại trừ tích lũy (A) có thể được truy xuất ngầm như đã nói, đa số các SFR được truy
xuất dùng đòa chỉ trực tiếp. chú ý rằng một vài SFR có thể được đòa chỉ hóa bit hoặc byte. Khi
thiết kế phải thận trọng khi truy xuất bit và byte. Ví dụ lệnh sau:
SETB 0E0H
Sẽ Set bit 0 trong thanh ghi tích lũy, các bit khác không thay đổi. Ta thấy rằng E0H đồng
thời là đòa chỉ byte của thanh ghi tích lũy và là đòa chỉ bit có trọng số nhỏ nhất trong thanh ghi
tích lũy. Vì lệnh SETB chỉ tác động trên bit, nên chỉ có đòa chỉ bit là có hiệu quả.
11

Đồ án môn học VĐK
a. Từ trạng thái chương trình(PWS):
Từ trạng thái chương trình (PSW: Program Status Word) ở đòa chỉ D0H chứa các bit trạng
thái như bảng tóm tắt sau:

Bit Ký hiệu Đòa chỉ Ýù nghóa
PSW.7
PSW.6
PSW.5
PSW.4
PSW.3

PSW.2
PSW.1
PSW.0
CY
AC
F0
RS1
RS0




OV

P
D7H
D6H
D5H
D4H
D3H




D2H
D1H
D0H

Cờ nhớ
Cờ nhớ phụ
Cờ 0
Bit 1 chọn bank thanh ghi
Bit chọn bank thanh ghi.
00=bank 0; đòa chỉ 00H-07H
01=bank 1: đòa chỉ 08H-0FH
10=bank 2:đòa chỉ 10H-17H
11=bank 3:đòa chỉ 18H-1FH
Cờ tràn
Dự trữ
Cờ Parity chẵn.
Hình 21: Từ trạng thái chương trình
• Cờ nhớ (CY) có công dụng kép. Thông thường nó được dùng cho các lệnh toán học: nó sẽ
được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn phép trừ . Ví dụ,
nếu thanh ghi tích lũy chứa FFH, thì lệnh sau:
ADD A,#1
Sẽ trả về thanh ghi tích lũy kết qủa 00H và set cờ nhớ trong PSW.
Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trên bit.
Ví dụ, lệnh sẽ AND bit 25H với cờ nhớ và đặt kết qủa trở vào cờ nhớ: ANL C,25H
• Cờ nhớ phụ AC :
Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết qủa của 4 bit thấp trong
khoảng 0AH đến 0FH. Nếu các giá trò cộng được là số BCD, thì sau lệnh cộng cần có DA A(
hiệu chỉnh thập phân thanh ghi tích lũy) để mang kết qủa lớn hơn 9 trở về tâm từ 0÷9.
• Cờ zero F0: Cờ F0 là một bit cờ đa dụng dành các ứng dụng của người dùng.
• Các bit chọn bank thanh ghi
Các bit chọn bank thanh ghi (RSO và RS1) xác đònh bank thanh ghi được tích cực. Chúng
được xóa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần. Ví dụ, ba lệnh sau
cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (đòa chỉ byte 1FH) đến
thanh ghi tích lũy:

SETB RS1
SETB RSO
MOV A,R7
Khi chương trình được hợp dòch các đòa chỉ bit đúng được thay thế cho các ký hiệu
“RS1” và “RS0”. Vậy lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H.
• Cờ Tràn
Cờ tràn (OV) được set một lệnh cộng hoặc trừ nếu có một phép toán bò tràn. Khi các số
có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác đònh xem kết
qủa của nó có nằm trong tầm xác đònh không. Khi các số không dấu được cộng, bit OV có thể
được bỏ qua. Các kết qủa lớn hơn +127 hoặc nhỏ hơn –128 sẽ set bit OV.
12

Đồ án môn học VĐK
b. Thanh ghi B:
Thanh ghi B ở đòa chỉ F0H được dùng cùng với thanh ghi tích lũy A cho các phép toán
nhân và chia. Lệnh MUL AB sẽ nhân các giá trò không dấu 8 bit trong A và B rồi trả về kết
qủa 16 bit trong A (byte thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi trả về kết
qủa nguyên trong A và phần dư trong B. Thanh ghi B cũng có thể được xem như thanh ghi đệm
đa dụng. Nó được đòa chỉ hóa ttừng bit bằng các đòa chỉ bit FOH đến F7H.
c. Con trỏ ngăn xếp:
Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở đòa chỉ 81H. Nó chứa đòa chỉ của byte dữ
liệu hiện hành trên đỉnh của ngăn xếp. Các lệnh trên ngăn xếp bao gồm các thao tác cất dữ
liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng
SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ dọc dữ liệu và làm giảm SP.
Ngăn xếp của 8051 được giữ trong RAM nội và được giới hạn các đòa chỉ có thể truy xuất
bằng đòa chỉ gián tiếp. chúng là 128 byte đầu của 8051.
Để khởi động lại SP với ngăn xếp bắt đầu tại 60H, các lệnh sau đây được dùng:
MOV SP,#5FH
d. Con trỏ dữ liệu:
Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài, đây là một thanh ghi 16

bit ở đòa chỉ 82H( byte thấp) và 83H (byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở đòa
chỉ 1000H:
MOV A,#55H
MOV DPTR,#1000H
MOVX @DPTR,A
Lệnh đầu tiên dùng đòa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích lũy, lệnh thứ
hai cũng dùng đòa chỉ tức thời, lần này để tải dữ liệu 16 bit 1000H vào con trỏ dữ liệu. Lệnh
thứ ba dùng đòa chỉ gián tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở đòa chỉ
được chứa trong DPTR (1000H)
e. Các thanh ghi port xuất nhập:
Các port của 8051/8031 bao gồm Port 0 ở đòa chỉ 80H, Port 1 ở đòa chỉ 90 H, Port 2 ở đòa
chỉ A0H và Port 3 ở đòa chỉ B0H. Tất cả các Port đều được đòa chỉ hóa từng bit. Điều đó cung
cấp một khả năng giao tiếp thuận lợi.
f. Các thanh ghi timer:
8051 chứa 2 bộ đònh thời đếm 16 bit được dùng trong việc đònh thời hoặc đếm sự kiện.
Timer 0 ở đòa chỉ 8AH (TL0:byte thấp) và 8CH (TH0:byte cao).Timer 1 ở đòa chỉ 8BH
(TL1:byte thấp) và 8DH (TH1: byte cao).
Việc vận vậnhành timer được set bởi thanh ghi Timer Mode (TMOD) ở đòa chỉ 89H và
thanh ghi điều khiển timer (TCON) ở đòa chỉ 88H. Chỉ có TCON được đòa chỉ hóa từng bit.
g. Các thanh ghi port nối tiếp:
8051 chứa một port nối tiếp trên chip dành cho việc trao đổi thông tin với các thiết bò nối
tiếp như máy tính, modem hoặc cho việc giao tiếp với các IC khác có giao tiếp nối tiếp (có bộ
chuyển đổi A/D, các thanh ghi dòch..). Một thanh ghi gọi là bộ đệm dữ liệu nối tiếp (SBUF) ở
đòa chỉ 99H sẽ giữ cả hai dữ liệu truyền và nhận. Khi truyền dữ liệu thì ghi lên SBUf, khi nhận
dữ liệu thì đọc từ SBUF. Các mode vận hành khác nhau được lập trình qua thanh ghi điều
khiển port nối tiếp (SCON) được đòa chỉ hóa từng bit ở đòa chỉ 98H.
h. Các thanh ghi ngắt:
13

Đồ án môn học VĐK

8051 có cấu 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bò cấm sau khi reset hệ thống và sẽ
được cho phép bằng việc ghi vào thanh ghi cho phép ngắt (IE) ở đòa chỉ 8AH một giá trò phù
hợp. Cả hai thanh ghi được đòa chỉ hóa từng bit.
i. Các thanh ghi điều khiển công suất:
Thanh ghi điều khiển công suất (PCON) ở đòa chỉ 87H chứa nhiều bit điều khiển. Chúng
được tóm tắt trong bảng sau:



Bit Ký hiệu nghóa

7


6
5
4
3
2
1

0

SMOD





GF1

GF0
PD

IDL

Bit gấp đôi tốc độ baud, nếu được set thì tốc độ
baud sẽ tăng gấp đôi trong các mode 1,2 và 3
của port nối tiếp
Không đònh nghóa
Không đònh nghóa
Không đònh nghóa
Bit cờ đa dụng 1
Bit cờ đa dụng 0
Giảm công suất, được set để kích hoạt mode
giảm công suất, chỉ thoá khi reset




Mode chờ, set để kích hoạt mode chờ, chỉ thoát
khi có ngắt hoặc reset hệ thống.
Hình 2.5 : Thanh ghi điều khiển công suất (PCON)
2.2.6 Lệnh reset.
8051 được reset bằng cách giữ chân RST ở mức cao ít nhất trong 2 chu kỳ máy và trả nó
về múc thấp. RST có thể được kích khi cấp điện dùng một mạch R-C.

Reset
+5V
8.2K
S1
100Ω
10uF
Hình 2.8: Mạch reset hệ thống.





14