Luận văn: Điều khiển đo và cắt chiều dài dùng vi xử lý

Trường Đại Học Bách Khoa
Khoa Điện – Điện Tử
Bộ Môn Tự Động



Đề Tài:

GVHD :
SVTH :
MSSV :
LỚP :
KHÓA :

THẦY LƯƠNG VĂN LĂNG
HUỲNH NHẬT LINH
49700780
DD97TD
1997-2002

THÁNG 1 NĂM 2002


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Chương1:
Thuyết minh
Thiết kế và vận hành mô hình
máy đo và cắt chiều dài.

I.Giới thiệu chung:
1.1 .Sơ đồ nguyên lý mô hình máy đo và cắt chiều dài:

1.2. Bộ điều khiển mô hình máy cắt dùng để điều khiển 1 động cơ điện
1 chiều cùng với con lăn kéo chiều dài đối tượng cần cắt được cuộn trong
Robbin , động cơ chạy với tốc độ tùy thuộc chiều dài, thời gian cài đặt.
Điều khiển 1 dao cắt để cắt đối tượng khi động cơ đã kéo đúng chiều dài.
Trong quá trình mô hình vận hành tín hiệu phản hồi được lấy về từ

LUẬN VĂN TỐT NGHIỆP

Trang: 1


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Encoder đưa vào bộ điều khiển xử lý, xuất tín hiệu điều khiển động cơ
và dao cắt.
1.3. Bộ điều khiển sử dụng điện áp +5V lấy từ điện áp 220v(50Hz) qua
bộ chỉnh lưu áp .
1.4. Động cơ điện 1 chiều để kéo đối tượng sử dụng áp+ 24V, kích tư ø+
24V, vì động cơ củ nên thông số không đầy đủø. Một dao cắt được làm từ
Role sử dụng áp +110V.
1.5.Ngoài ra trong mô hình còn sử dụng hệ thống hãm bằng cơ khí gắn
liền với Robbin.
II.Nguyên lí làm việc:

1.1 Nguyên lí làm việc của thiết bò điều khiển mô hình máy cắt

mô tả trong hình dưới đây:

Hình 2: Sơ đồ nguyên lý bộ điều khiển máy đo và cắt.
Trong đó:

LUẬN VĂN TỐT NGHIỆP

Trang: 2


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Udk1: Điện áp điều khiển mạch động lực động cơ, có dạng
áp xung với chu kì T cố đònh, T1 thay đổi tùy NFP
Udk2 : Điện áp điều khiển Relay đóng ngắt dao.
NFP : Sốxung phản hồi về từ Encoder.
NSP : Số xung đặt tương ứng với chiều dài cần cắt.
Umax : Điện áp cung cấp cho mạch động lực điều khiển
động cơ.
Vi trí đặt : Chiều dài, thời gian cần đo và cắt đối tượng.
Khối hiển thò, bàn phím: khối hiển thò hiển thò chiều dài, số
lần cắt. Khối bàn phím nhập chiều dài, thời gian thực hiện 1 lần cắt.
Khối điều khiển: Nhận tín hiệu từ Bàn phím, số xung NFP
phản hồi từ Encoder. Đồng thời xuất tín hiệu điều khiển Led 7 đoạn, tín
hiệu Udk1, Udk2 điều khiển động cơ, dao cắt.
1.2.Điều khiển động cơ: Nguyên lí điều khiển theo sai lệch của bộ
điều khiển được thực hiện trong khối điều khiển. Các tín hiệu được tổng
hợp bằng phương trình sau:

DUTY _ CYCLE =

100KP.EN
U max

(1)

Trong đó:
Kp: hệ số khuyếch đại tỉ lệ theo phương pháp điều khiển
vòng kín PID mà trong trường hợp này ta chỉ sử dụng khâu P. Hệ số KP
phụ thuộc vào đặc tính động cơ.
EN : Sai số giữa tín hiệu đặt và tín hiệu phản hồi.
EN = NSP – NFP.

(2)

DUTY_CYCLE : Ta gọi là chu kì nhiệm vụ. Nó được đònh
nghóa như sau:
DUTY _ CYCLE =

100T1
T

(3)

Tín hiệu điều khiển Udk1 được tạo ra nhờ bộ điều khiển số. Nó có
dạng xung với tần số T cố đònh. Biên độ thay đổi giữa 2 mức 0V, 5V.

LUẬN VĂN TỐT NGHIỆP

Trang: 3


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Khi DUTY_CYCLE thay đổi thì áp ra mạch động lực Udc cung cấp cho
động cơ thay đổi khi đó tốc độ động cơ thay đổi theo.
Dựa vào biểu thức (1), Kp không đổi , DUTY_CYCLE thay đổi theo
EN :
EN = 0, DUTY_CYCLE = 0 , Udc =0 , động cơ dừng.
EN=NSP, DUTY_CYCLE = 100 , Udc= Umax , động cơ hoạt
động ở chế độ đònh mức.
Ta có:

Udc =

U max T1
T

(4)

1.3. Điều khiển dao cắt: Dao cắt đóng ngắt theo Udk2.
Udk2 là tín hiệu số giống như Udk1 , khi DUTY_CYCLE = 0,
Udk2 =0, Relay hở, dao cắt đóng xuống. Khi DUTY_CYCLE > 0, Relay
đóng dao được kéo lên.
1.4. Đặc tuyến điều khiển độâng cơ có dạng sau:
Điều khiển đo chiều dài thực chất là điều khiển vò trí. Điều khiển
cho động cơ quay tới góc quay xác đònh mà không có vọt lố do tính chất

của máy.
Đặc tuyến cần điều khiển có dạng sau:

LUẬN VĂN TỐT NGHIỆP

Trang: 4


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Có rất nhiều phương pháp điều khiển để đạt được đặc tính mong muốn
như hình 3, đạt độ chính xác cao mà giá thành lại rẻ, như phương pháp PID
tương tự, số, điều khiển mờ v.v. Phương pháp PID bằng thực nghiệm của
Zeigler và Nichols , đòi hỏi cần có các thiết bò đo chính xác và các điều
kiện nghiêm ngặt đưa hệ thống vào chế độâ dao động lúc đó chúng ta mới
xác đònh các thông số của bộ điều khiển, nếu ta biết đối tượng ta là gì thì rất
dễ dàng điều khiển. Phương pháp điều khiển mờ ta không cần xác đònh đối
tượng của ta như thế nào, ta chỉ cần dựa vào kinh nghiệm điều khiển đối
tượng, ta thành lập bộ luật điều khiển và tùy thuộc vào tình huống mà hệ
thống đưa ra 1 luật trong bộ luật điều khiển đối tượng. Bộ điều khiển càng
chính xác nếu người điều khiển có nhiều kinh nghiệm. Các phương pháp
này được trình bày chi tiết hơn ở chương sau. Do hạn chế về thời gian, thiết
bò đo, kinh nghiệm với luận văn này chỉ sử dụng phương pháp điều khiển P
số.
Phương pháp P số ta phải xác đònh KP trong biểu thức (1) . Khi KP đã
xác đònh ta có giá trò DUTY_CYCLE thay đổi theo EN.
Điều cần quan tâm lúc này là làm thế nào để xác đònh KP.

LUẬN VĂN TỐT NGHIỆP

Trang: 5


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Ta có:
0

DUTY_CYCLE 

100KP.NSP
.
U max

Mà ta có 0  DUTY_CYCLE  100 mới có nghóa với tín hiệu điều
khiển Udk1 do đó:
100KP.NSP
U max
 1 hay KP 
.
NSP
U max

KP 

U max

.
NSP

(4)

Dựa vào (4) ta có nhận xét sau:
NSP càng lớn nếu KP càng nhỏ. Nếu vò trí đặt càng nhỏ mà NSP
càng lớn thì sai số càng nhỏ. Do dó thông thường hệ số KP rất nhỏ. Để tiến
hành điều khiển ta chọn 1 vài hệ số KP tùy chọn nào đó đưa vào bộ điều
khiển cho mạch hoạt động quan sát ngõ ra nếu có sai số thì ta tiến hành
thay đổi hệ số KP sao cho đạt kết quả với sai số cho phép. Ta có đặc tuyến
DUTY_CYCLE có dạng sau:

LUẬN VĂN TỐT NGHIỆP

Trang: 6


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

ta đònh nghóa :
HSTGG =

T '−T '1
T'

Trong đó HSTGG :Hệ số thời gian giảm
T’ : Thời gian đặt cho mỗi lần cắt

T’1 : Thời gian mà ta gán DUTY_CYCLE là hằng số lớn hơn 0.
Dựa vào đặc tuyến này ta có thể hình dung quá trình điều rất rõ ràng.
Giả sử ta chọn DUTY_CYCLE = 100 trong khoảng thời gian T’1,
Khi thời gian còn xa T’ thì ta cho động cơ hoạt động với điện áp đònh mức
nghóa là chạy với tốc độ cho phép tối đa. Khi thời gian lớn hơn T’1 và tiến
gần đến T’ nghóa là gần đến giá trò mong muốn, thì ta tiến hành giảm
DUTY_CYCLE theo qui luật nào đó để khi đến giá trò đặt thì

LUẬN VĂN TỐT NGHIỆP

Trang: 7


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

DUTY_CYCLE = 0, lúc đó động cơ dừng. Tùy vào đặc tính động cơ như thế
nào mà ta chọn HSTGG hay hệ số góc K cho phù hợp.
Tại t=0 tacó DUTY_CYCLE:
D=

100KP.NSP
U max

Tại t=T’1
d1 =

100KP.EN
U max

d1 − D = −

K =−

(5)

100KP.NFP
U max

T'
(T '−T '1)
=−
100.KP.NFP.U max
100.KP.EN.U max

(6)

Từ ( 5) ta có:
HSTGG =

NFP
NSP − NFP

(7)

Từ (5) và (7) ta có:

KP =

d1.U max .(1 + HSTGG )
100.NSP

(8)

Trong đó:
d1 :Ta chọn tùy ý tùy thuộc vào thời gian đặt, tốc độ kéo
đối tượng.
HSTGG: Phụ thuộc vào quán tính của động cơ.
0  d1  100,

LUẬN VĂN TỐT NGHIỆP

0  HSTGG  1

Trang: 8


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Ví dụ: Ta muốn động cơ quay đến giá trò 5000 xung tính theo ngõ ra
Encoder , trong thời gian 5 giây .
Ta có: T’=5s, NSP=5000xung, Umax=24V, xác đònh KP ?
Giải:
Chọn d1=100, HSTGG=0.5.
KP=(100*24(1+0.5))/(100*5000) = 36/5000 (V/vòng).
Với các số liệu trên thì quá trình điều khiển diễn ra như sau.
Trong thời gian 2,5s đầu tiên động cơ chạy với tốc độ tương ứng áp đặt

vào 24V. 2,5s còn lại tốc độ động cơ sẽ giảm cho đến khi dừng hẳn thì lúc
này thời gian cũng vừa đủ 5s.
Như đã trình bày sử dụng phương pháp điều khiển số khâu P
Lưu đồ giải thuật khâu hiệu chỉnh P:(trình bày phần sau).
Chương trình điều khiển được viết bằng ngôn ngữ máy cho vi xử lý
8952.
Điện áp Udk1 được lấy từ PC0 của 8255 kết nối với Vi xử lý. Điện áp
này được đưa đến mạch động lực điều khiển điện áp cung cấp cho động cơ.
Udk1 có dạng hình 2, được tạo ra bằng phần mềm có lưu đồ giải thuật (trình
bày phần sau).
NFP số xung phản hồi về qua mạch đếm xung số xung chứa tối đa
trong 2 byte, ngõ ra mạch đếm xung đưa vào PortA(byte thấp) và
PortB(Byte cao) 8255. Sau đó đưa vào vi xử lí thông qua mạch chốt.
Lưu đồ giải thuật đọc xung phản hồi( trình bày phần sau).
Dữ liệu cần đặt được lấy vào thông qua các phím nhấn. Lưu đồ giải
thuật đọc 1 phím nhập dữ liệu vào (trình bày phần sau):
Sau khi đã có các dữ liệu vào ta tiến hành tính toán đưa ra
DYTU_CYCLE, tạo áp Udk1, đồng thời ta cũng cho hiển thò chiều dài, số
lượng cần cắt trong quá trình hoạt động. Chương trình thực hiện nhiều công
việc cùng lúc ,vừa phải đếm xung phản hồi, vừa tạo áp Udk1 liên tục, vừa
phải hiển thò Led, đồng thời phải thường xuyên phải kiểm tra phím nhấn.
Lưu đồ giải thuật toàn bộ chương trình :

III.Các lưu đồ giải thuật điều khiển hệ thống:
Dựa vào các lưu đồ này ta tiến hành thiết kế mạch cứng và viết
chương trình điều khiển.

LUẬN VĂN TỐT NGHIỆP

Trang: 9

GVHD: LệễNG VAấN LAấNG

LUAN VAấN TOT NGHIEP

SVTH:HUYỉNH NHAT LINH

Trang: 10


GVHD: LệễNG VAấN LAấNG

LUAN VAấN TOT NGHIEP

SVTH:HUYỉNH NHAT LINH

Trang: 11


GVHD: LệễNG VAấN LAấNG

LUAN VAấN TOT NGHIEP

SVTH:HUYỉNH NHAT LINH

Trang: 12


GVHD: LệễNG VAấN LAấNG

LUAN VAấN TOT NGHIEP

SVTH:HUYỉNH NHAT LINH

Trang: 13


GVHD: LệễNG VAấN LAấNG

LUAN VAấN TOT NGHIEP

SVTH:HUYỉNH NHAT LINH

Trang: 14


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Chương 2.
Thiết kế phần cứng.
Khối điều khiển bao gồm mạch giao tiếp giữaVi Xử Lí với RAM
(62256), mạch giao tiếp máy tính qua IC 75176, mạch mở rộng Port qua IC
8255. Quá trình giải mã đòa chỉ tránh xung đột khi giao tiếp với các khối
trên nhờ IC chốt 74573 và IC 74138.

1) Mạch vi xử lí:
✓ P0 được nối với JP6 ,chức năng I/O.

✓ Chân 9 nối mạch Reset. Khi chân Reset được nhấn Mạch vi
xử lí trở về trạng thái như lúc mới cấp nguồn.
✓ Chân 31 nối JP1 có 2 chế độ:
✓ Khi JP2 nối cho Vi xử lí chạy chương trình trong ROM
ngoài.
✓ Khi JP2 không nối cho vi xử lí chạy chương trình trong ROM
nội.
✓ Chân 12 ->15 nối đến JP11. Khi cần sử dụng ngắt ta nối đến
các chân nối này.
✓ Chân 18, 19 : Nối mạch dao động:
✓ Mạch gồm 2 tụ điện C1, C2 30 pF và thạch anh 11.059 MHz,
tạo cho Vi Xử Lí có tần số hoạt động 12MHz, khi 2 tụ điện
thay đổi thì tần số dao động vi xử lí thay đổi theo.

LUẬN VĂN TỐT NGHIỆP

Trang: 15


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

✓ Chân 10,11: Giao tiếp nối tiếp. Mức áp 1 vào ra là 5V, mức
áp vào ra là 0V.
40

U14
P1.0
P1.1

P1.2
P1.3
P1.4
P1.5
P1.6
P1.7

P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7

1 2
3 4
5 6
7 8
9 10
1112
1314
1516

1
2
3
4
5

6
7
8

VCC

JP6
P1.0/T2
P1.1/T2-EX
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7

P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7

PORT 1
C4

9
R1

100

RST

S1

T1
T0
/INT1
/INT0

R2
8.2k

15
14
13
12
18
19

R3

EA/VPP
T1
TO
INT1
INTO

RD

WR
PSEN
ALE/PR

X2

GND

31

1

X1

2
4.7k

P2.0
P2.1
P2.2
P2.3
P2.4
P2.5
P2.6
P2.7

10u

TXD
RXD

39
38
37
36
35
34
33
32

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

21
22
23
24
25
26
27
28

A8
A9

A10
A11
A12
A13
A14
A15

17
16
29
30

/RD
/WR
/PSEN
ALE

11
10

20

AT89C52

JP1

X1
1
2

VCC

TX
RX

11.059MEG
C1
30p

C2
30p

JP11
/INT0
/INT1
T0
T1

1
3
5
7

2
4
6
8

/INT0
/INT1

T0
T1

Sơ đồ kết nối mạch vi xử lí

Chân 10 nối với chân 4 IC 75176, có chức năng thu.
Chân 11 nối với chân 1 IC 75176, có chức năng phát.
Ngỏ ra IC 75176 mức áp vi sai (0 - 200mV).
Các chân /RD(16) nối đến chân /OE(22) của RAM và chân
/RD(6) của 8255 có tác dụng đọc Data về từ ngoại vi,
/WR(17) nối chân /WE của RAM và nối tới chân /WR(36)
của 8255 trong quá trình xuất Data thì các chân này tích
cực, cả hai chân đều tích cực mức thấp.
✓ P0 : Trong chu kì truyền, truyền Data và đòa chỉ, ngỏ ra mắc
điện trở kéo lên. Từ P0.0 ->P0.7 nối đến 8 đầu điện trở 10K
đầu kia nối lên nguồn, sau đó nối đến JP12 khi cần sử dụng
cho mục đích khác, nối đến ngỏ vào (chân 2->9) IC 74573,
nối đến ngỏ vào đòa chỉ RAM.
✓
✓
✓
✓

LUẬN VĂN TỐT NGHIỆP

Trang: 16


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

✓ P2 :3 chân (P2.5,P2.6,P2.7) nối đến ngỏ vào tương ứng
A,B,C(1,2,3) IC 74138. Các chân P2.0-> P2.6 nối ngỏ vào
đòa chỉ RAM.
✓ Chân ALE nối chân LE IC74573, khi ALE tích cực đòa chỉ
được truyền qua. Khi ALE mức thấp, đòa chỉ ngỏ ra giử
nguyên cho đến khi ALE tích cực lại.

Xác lập đòa chỉ cho mỗi khối trên :
2)

Khối tạo đòa chỉ: gồm IC 74573, IC 74138, IC7400:
Hình vẽ minh họa quá trình truy xuất data qua IC chốt:

✓ IC 74138 các chân G2A(4),G2B(5) tích cực mức thấp trong
trường hợp này ta nối Mass.
✓ Chân G1(6) tích cực mức cao, được nối lên nguồn. Không
nhất thiết phải nối lên nguồn G1, nối Mass G2A, G2B, trong

LUẬN VĂN TỐT NGHIỆP

Trang: 17


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

những trường hợp khác ta còn có thể sử dụng chúng để kết

hợp việc giải mã đòa chỉ.
✓ Chân /OE (1) IC 74573 tích cực mức thấp ta cho nối Mass.
✓ Chân LE(11) nối ALE Vi Xử lí, chức năng chốt, Xác nhận
đòa chỉ.
✓ Byte đòa chỉ thấp được chốt giử qua IC 74373. Các đường đòa
chỉ thấp đưa vào ngỏ vào IC 74573.
Ngỏ ra IC 74138: có các đòa chỉ nền sau :
▪
▪
▪
▪
▪
▪
▪
▪

❑
❑
❑

❑
❑
❑
❑
❑
❑
❑
❑

Y0:

Y1:
Y2:
Y3:
Y4:
Y5:
Y6:
Y7:

0000H
2000H
4000H
6000H
8000H
A000H
C000H
E000H

Được tạo ra từ 3 bit cao nhất của Byte đòa chỉ cao(P2) của Vi xử Lí .
Kết hợp ngỏ ra chốt đòa chỉ IC 74573, 8 bit đòa chỉ thấp và các ngỏ còn
lại của P2 (P2.0->P2.5) .
YI:
A15:A16:A17
P2.4 ->P2.0:
A14-> A8
D7->D0:
A7->A0
Đòa chỉ truy xuất ứng với từng ngỏ ra YI:
Y0: P2.4 ->P2.0: D7->D0:
Y1 P2.4 ->P2.0: D7->D0:
Y2 P2.4 ->P2.0: D7->D0:

Y3 P2.4 ->P2.0: D7->D0:
Y4 P2.4 ->P2.0: D7->D0:
Y5 P2.4 ->P2.0: D7->D0:
Y6 P2.4 ->P2.0: D7->D0:
Y7 P2.4 ->P2.0: D7->D0:

LUẬN VĂN TỐT NGHIỆP

1000H->1FFFH
2000H->3FFFH
400H ->5FFFH
6000H->7FFFH
8000H->9FFFH
A00H ->BFFFH
C000H->DFFFH
E000H->FFFFH

Trang: 18


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

R10
VCC

2
4
6

8
10
12
14
16

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

2
3
4
5
6
7
8
9

ALE

JP13
1
3
5

7
9
11
13
15

11

A8
A9
A10
A11
A12
A13
A14
A15

2
4
6
8
10
12
14
16

D0
D1
D2
D3

D4
D5
D6
D7

Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7

LE OE
74A C573

19
18
17
16
15
14
13
12

A0
A1
A2
A3

A4
A5
A6
A7

1

10

A8
A9
A10
A11
A12
A13
A14
A15

U21
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

VCC

1
3
5
7
9
11
13
15

GND

VCC

20

JP12
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

16

VCC

VCC

6
4
5

A
B
C
G1
G2A
G2B

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

GND

1
2
3

VCC

U20

A13
A14
A15

15
14
13
12
11
10
9
7

0000 -1FFFH
2000-3FFFH
4000-5FFFH
6000-7FFFH
8000-9FFFH
A000-BFFFH
C000-DFFFH
E000-FFFFH

1
3
5
7
9
11
13
15

2
4
6
8
10
12
14
16

/CS1

SELECT ADD

8

74LS138

JP10

sơ đồ nguyên lí mạch tạo đòa chỉ

3) Khối tạo đòa chỉ:
✓ 8 đường Data nối P0 Vi xử lí.
✓ 2 chân /WR, /RD nối với /WR, /RD vi xử lý.
✓ A1,A0 nối ngỏ ra IC 74573.
✓ Chân Reset nối Mass .
✓ Ngỏ vào chọn chip (/CS) nối Y2.
❑ Port A:4000H
❑ Port B: 4001H

❑ PortC: 4002H
❑ Thanh ghi điều khiển:4003H.
Trong quá trình xuất Data, khi đã đúng đòa chỉ, và chân /WR được
chuyển xuống mức 0, lúc đó Data được xuất bởi 8255.

LUẬN VĂN TỐT NGHIỆP

Trang: 19


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

Trong quá trình nhận Data về, khi đã đúng đòa chỉ, và chân /RD
chuyển mức thì Data được nhận về từ 8255.

26

VCC

U18

A0
A1
/RD
/WR

34
33

32
31
30
29
28
27
9
8
5
36

JP9

VCC

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

D0
D1
D2
D3
D4
D5

D6
D7

PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7

4
3
2
1
40
39
38
37

PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7

1
3
5
7
9
11
13
15

2
4
6
8
10
12
14
16

PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7

JP8

A0

A1
RD
WR

PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7

18
19
20
21
22
23
24
25

PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7

14
15
16
17
13
12
11
10

PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7

1
3
5
7
9
11
13
15

2
4

6
8
10
12
14
16

PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7

JP7

/CS1

6
35
7

CS
RESET
GND

PC0
PC1

PC2
PC3
PC4
PC5
PC6
PC7

1
3
5
7
9
11
13
15

2
4
6
8
10
12
14
16

PC0
PC1
PC2
PC3
PC4

PC5
PC6
PC7

8255

4) Khối giao tiếp Vi xử lý và RAM(62256):
RAM dung lượng 32K ngoại có đòa chỉ truy xuất
8000H->FFFFH.
8 đường đòa chỉ (D1->D8) nối đến P0 vi xử lí, (A0-A7) nối (Q0->Q7) IC 74573,
(A9->A14 nối P2.0->P2.6 vi xử lí), /WE nối /WR, /0E nối /RD vi xử lí. Tín
hiệu chọn đòa chỉ lấy từ chân 6 IC 7400 , đưa vào chân /CE, với điều kiện
ngỏ vào 4, 5 IC 7400 cùng nối P2.7(A15).

LUẬN VĂN TỐT NGHIỆP

Trang: 20


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

U6

14

11

VCC

U17
1
2

12
13

A8

3
10

74LS00

A15
4
5

9

10
9
8
7
6
5
4
3
25

24
21
23
2
26
1

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14

VCC
WE
OE

8000-FFFFH

/PSEN

20

CE

7
6

8

D1
D2
D3
D4
D5
D6
D7
D8

11
12
13
15
16
17
18
19

AD0
AD1

AD2
AD3
AD4
AD5
AD6
AD7
BACKUP

28
27

/WR

22

GND

/A8

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10

A11
A12
A13
A14

/RD

14

KM 62256A

JP14
4
2

/RD

5)

Khối đếm xung:

IC1393A
QA
QB
QC
QD

3
4
5

6

VCC

D4
D5
D6
D7

U12
C2

IC1393B

C2
VCC
GND

13
14
7
12

VCC
GND

COUNTER 1
14
7
2

A
VCC
GND
CLR

QA
QB
QC
QD

11
10
9
8

D8
D9
D10
D11

3
4
5
6

D0
D1
D2
D3

D0
D1
D2
D3
D4
D5
D6
D7

2
3
4
5
6
7
8
9

C3
GND

A
VCC
GND
CLR

QA
QB
QC

QD

CS2
CS1
C1

IC2393B

C3

13
14
7
12

VCC
GND

A
VCC
GND
CLR

QA
QB
QC
QD

11
10

9
8

D12
D13
D14
D15

11
1

1
2

GND

10

2
3
4
5
6
7
8
9
GND

11
1

1D
2D
3D
4D
5D
6D
7D
8D
LE
OE

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

GND

AD0
AD1
AD2
AD3
AD4
AD5
AD6

AD7

VCC
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
GND

JP5
1
3
5
7
9
11
13
15
17
19

2
4
6
8
10

12
14
16
18
20

VCC
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
GND

JP2

CLR
CLR

1
2
JP3

CS1
CS2

1

2

GND
COUNTER
COUNTER
VCC

U13
74HC573/SO

D8
D9
D10
D11
D12
D13
D14
D15

JP1
VCC
GND

LE
OE

1Q
2Q
3Q
4Q

5Q
6Q
7Q
8Q

19
18
17
16
15
14
13
12

20

IC2393A

1D
2D
3D
4D
5D
6D
7D
8D

20

A

VCC
GND
CLR

VCC

1
14
7
2

VCC

C1
VCC
GND
CLR

3
1

19
18
17
16
15
14
13
12

AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15

10

GND

JP4
1
2

JP6
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15

1
3
5

7
9
11
13
15
17
19

2
4
6
8
10
12
14
16
18
20

AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15

74HC573/SO

Gồm 2 IC 74393, 2 IC chốt 74573. Mạch chỉ có tác dụng đếm lên,
khi tràn tự động trở về 0. Ngỏ Counter đưa xung cần đếm vào. Ngỏ

LUẬN VĂN TỐT NGHIỆP

Trang: 21


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

CLR có nhiệm vụ xóa tất cả ngỏ ra 74393 về 0, tích cực mức 0 có dạng
xung, 2 ngỏ vào chốt CS1, CS2 có nhiệm vụ lấy đúng 1 giá trò tại 1 thời
điểm, cả 2 chân ở mức 0 khi chốt.
Chú ý: Cần phải mắc thêm điện trở kéo lên ở ngỏ ra 2 IC 74573, tránh
nhiễu khi đọc vào. Ngỏ ra mạch đếm nối vào Port A,B của 8255.

6) Khối hiển thò:

o Gồm 6 LED 7 đoạn, IC 74247 giải mã từ số BCD sang mã LED 7 đoạn.
o 1 IC giải mã đòa chỉ 74138. Các Transistor(Tr) C828 kéo LED. Mạch
được thiết kế theo phương pháp quét không chốt, quét vòng 6 led ,chu kì
quét 1 LED không lớn hơn 20mS, đảm bảo cho LED không có hiện
tượng nháy.
o Các tín hiệu thực hiện việc quét LED chứa trong BUS truyền 8 bit hay
chứa trong 1 thanh ghi. Với 4 bit thấp chứa Data cần xuất, 4 bit này phải
là số BCD, 3 bit cao chứa thông tin về vò trí LED cần quét. Toàn bộ nội

LUẬN VĂN TỐT NGHIỆP

Trang: 22


GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

dung trong thanh ghi này là Data và vò trí 1 LED tại 1 thời điểm xác
đònh.
o Data được đưa đến JP1 ,4 bit thấp được đưa đến ngỏ vào có tên 1, 2, 4,
8 IC 74247 ngỏ ra IC này gồm 8 Bit tương ứng mã LED 7 đoạn, sau đó
8 ngỏ ra có tên này được đến tương ứng với tên mỗi LED. 3 bit cao kế
tiếp đưa đến chân ABC IC 74138 theo thứ tự bit. Tại 1 thời điểm thì
trong tất cả. Ngỏ ra chỉ có 1 ngỏ ra mức 0, do đó ta đã có thể cung cấp
Data cho 1 Led nào đó mà không sợ phải có sự cùng Data cho nhiều led
,Vì dòng ngỏ ra IC74138 không đủ cho việc kéo Led, nên Ta phải dùng
thêm các Transistor (Tr) để kéo Led. Vì phải kéo 6 led nên ta cần đến
6 transistor. Sáu ngỏ ra 6 Tr này nối đến chân nguồn dương của LED 7
đoạn Anot Chung.
o Chú ý: Trong quá trình lắp mạch vào ta phải xác đònh đúng chân của
các Transitor (ECB) tránh trường hợp mắc nhầm chân dẫn đến mạch
không chạy mặc dù ta thiết kế đúng. Tùy từng loại IC mà thứ tự chân
khác nhau. Trên thò trường có một số loại Tr thôâng dụng mà ta cần phải
nắm rỏ tránh việc đáng tiếc xảy ra. Ở đây trình bày một vài Tr thông
dụng .

LUẬN VĂN TỐT NGHIỆP

Trang: 23

GVHD: LƯƠNG VĂN LĂNG

SVTH:HUỲNH NHẬT LINH

7) Khối bàn phím:

o Gồm sáu phím, 1 đầu phím nối Mass, 1 đầu phím nối nguồn, chọn 1
điểm tùy ý để lấy Data sao cho khi phím nhấn thì điểm này xuống Mức
0. Sáu điểm cần chọn nối vào JP2 .

8) Khối Mạch động lực :
o Khối này gồm các Tr nối Darlington mục đích tăng dòng ngỏ ra, có các
Optron cách li các cấp điện áp. p sử dụng gồm áp 5V, 24V, mạch
được nối sao cho cặp Darlington tầng cuối thay phiên đóng ngắt , ngỏ
ra cuối này có điện áp thay đổi tùy vào sai lệch thời gian dẫn mỗi Tr
trong 1 chu kì T cố đònh.
o Điện áp đưa vào PC0, giả sử tại 1 thời điểm PC0 mức 1, lúc đó Q1 dẫn,
Q2 ngắt vì điện áp mức 0 do phải qua cổng đảo. Q1 dẫn , Optron 1 dẫn,
cặp Darlington phía trên dẩn, kéo ngỏ ra lên áp 24V. Giả sử tại 1 thời
điểm PC0 mức 0, lúc đó Q2 dẫn do phải qua cổng đảo, Q1 ngắt vì điện
áp mức 0. Q2 dẫn, Optron 2 dẫn, cặp Darlington dưới dẩn, kéo ngỏ ra
xuống 0V.
o Quá trình cứ tiếp diễn như vậy trong 1 chu kì, ta có áp ra là áp biến đổi.
Mà đối tượng sử dụng áp này là động cơ 1 chiều, do đó cần phải xác
đònh chu kì đóng ngắt thích hợp, sao cho động cơ nhìn điện áp này là
điện áp 1 chiều với các điều kiện cho phép.

LUẬN VĂN TỐT NGHIỆP

Trang: 24