Bài giảng kỹ thuật số P9

Bài Giảng Kỹ Thuật Số Chương 5
GV: Nguyễn Trọng Hải Trang
146
CHƯƠNG 5
CÁC HỌ VI MẠCH SỐ

5.1. TỔNG QUAN
Xét về cơ bản có 2 lọai thiết bị bán dẫn là lưỡng cực và đơn cực. Dựa trên các thiết bị
này, các mạch tích hợp được hình thành.
Các họ mạch logic lưỡng cực
Các yếu tố chính của IC lưỡng cực là điện trở, diode và BJT, hai họat động trong IC
lưỡng cực là: tắt và bão hòa, các họ logic lưỡng cực:
• Mạch logic RTL
• Mạch logic DCTL
• Mạch logic HTL
• Mạch logic TTL
• Mạch logic Schottky TTL
• Mạch logic ECL
Các họ mạch logic đơn cực
Các thiết bị MOS là các thiết bị đơn cực và chỉ có các MOSFET được vận hành trong
các mạch logic MOS, các mạch logic MOS là
• PMOS
• NMOS
• CMOS
5.2. CÁC ĐẶC TRƯNG CỦA CÁC VI MẠCH SỐ
Phân lọai các IC số
Lọai IC Các cổng căn bản Số các linh kiện
Tổ hợp quy mô nhỏ SSI Nhỏ hơn 12 Lên đến 99
Tổ hợp quy mô trung bình MSI 12-99 100-999
Tổ hợp quy mô lớn LSI 100-999 1000-9999
Tổ hợp quy mô rất lớn VLSI Lớn hơn 1000 Lớn hơn 10000

Các đặc trưng
• Tốc độ họat động, lệ thuộc vào thời gian trễ truyền đạt





t
pHL
t
pLH
Bài Giảng Kỹ Thuật Số Chương 5
GV: Nguyễn Trọng Hải Trang
147
• Tổn hao công suất, xác định bởi tích số nguồn cung cấp Vcc và dòng Icc (giá trị
trung bình của dòng Icc mức 0 và mức 1), đơn vị mW
• Chỉ số giá trị, xác định bởi tích số tốc độ và công suất
• Chỉ số giá trị (pJ)= thời gian trì hõan truyền đạt (ns)x công suất (mW)
• Chỉ số giá trị càng nhỏ càng tốt
• Hệ số tải, là số cổng có thể được vận hành bởi một cổng, hệ số tải càng cao
càng thuận lợi
• Các tham số dòng và áp
o Điện áp đầu vào ở mức cao V
IH
(điện áp tối thiểu mà cổng có thể nhận biết
mức 1)
o Điện áp đầu vào ở mức thấp V
IL
(điện áp tối đa mà cổng có thể nhận biết
mức 0)

o Điện áp đầu ra ở mức cao V
OH
(điện áp tối thiểu tại đầu ra tương ứng mức 1)
o Điện áp đầu ra ở mức thấp V
OL
(điện áp tối đa tại đầu ra tương ứng mức 0)
o Cường độ dòng điện đầu vào mức cao I
IH
(dòng tối thiểu được cung cấp
tương ứng với mức 1)
o Cường độ dòng điện đầu vào mức thấp I
IL
(dòng tối đa được cung cấp tương
ứng với mức 0)
o Cường độ dòng điện đầu ra mức cao I
OH
(dòng cực đại mà ngõ ra cung cấp
tương ứng với mức 1)
o Cường độ dòng điện đầu ra mức thấp I
OH
(dòng cực tiểu mà ngõ ra cung cấp
tương ứng với mức 0)
• Nhiễu

• Miền nhiệt độ họat động, từ 0-70
0
C cho các ứng dụng tiêu dùng và công
nghiệp, từ 55
0
C – 125
0
C cho các mục đích quân sự
• Yêu cầu về nguồn
• Tính đa dạng, khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi mạch
công nghệ khác

V
OH
V
IH
V
IL
V
OH
0
Điện áp

Lề nhiễu ở trạng thái 1

Lề nhiễu ở trạng thái 0

Bài Giảng Kỹ Thuật Số Chương 5
GV: Nguyễn Trọng Hải Trang

148
5.3. HỌ RTL (RESISTOR-TRANSISTOR LOGIC)
Bao gồm các điện trở và transistor, đây là họ logic được tích hợp sớm nhất
Ví dụ, một cổng NOR RTL









Các mạch RTL có đặc tính chung là cần dòng I
B
cho các BJT nên còn được gọi là
mạch thu dòng (current sinking), vì vậy khi kết nối với các mạch khác cần phải lưu ý
để thỏa mãn điều kiện này, nếu không mạch sẽ không làm việc
Lề nhiễu ở trạng thái 0 là 0.5-0.2=0.3V
Lề nhiễu ở trạng thái 1 phụ thuộc vào tải
5.4. HỌ DTL (DIODE-TRANSISTOR LOGIC)
Bao gồm diode ở ngõ vào và transistor ở ngõ ra
Ví dụ, cổng NAND DTL

Ngõ ra Y kéo lên nguồn Vcc được gọi là ngõ ra kéo lên thụ động (Passive pull up)
5.5. HỌ TTL (TRANSISTOR-TRANSISTOR LOGIC)
Loại DTL sớm được thay thế bởi mạch TTL tức Transistor ở ngõ vào và Transistor ở
ngõ ra


Q1
Rb1
B

Vcc
Q2
Rc
A

Rb2
Y
R1
D2
Rc
Vcc
Q
RbDB
B
D1
DA
A

Y
AND NOT
Bài Giảng Kỹ Thuật Số Chương 5
GV: Nguyễn Trọng Hải Trang
149
Ví dụ, cổng NAND TTL











Lưu ý: khi các ngõ vào A,B để hở (thả nổi ngõ vào) thì không có dòng chảy ra ở A, B
nên ngõ vào để hở giống như nối lên cao (logic 1)
Đầu ra TTL hoạt động như bộ thu nhận dòng ở trạng thái thấp (Q4) và cung cấp dòng
ở trạng thái cao (Q3)
Ngõ ra Y kéo lên Transistor nên được gọi là ngõ ra kéo lên tích cực (Active pull up)
hay còn gọi là ngõ ra cột chạm (Totel pole). Với Q3 sẽ không có dòng nào truyền qua
Rc khi ngõ ra ở mức thấp nên sẽ giảm bớt dòng tiêu hao trong mạch. Trong khi kiểu
kéo lên thụ động sẽ làm cho Q4 dẫn một dòng khá lớn khi ngõ ra ở mức thấp
Ưu điểm thứ hai của cấu hình Totem pole là khi Y ở trạng thái cao, Q3 có trở kháng
đầu ra thấp nên rất thuận tiện nếu tải có tính dung C
Nhược điểm của cấu hình totem pole thể hiện trong giải đoạn chuyển tiếp từ thấp lên
cao. Vì Q4 tắt chậm nên khi Q4 chưa tắt mà Q3 đã dẫn, thời gian này (vài ns) cả 2
transostor đều dẫn điện nên hút một dòng tương đối lớn.

5.6. CÁC ĐẶC ĐIỂM CỦA HỌ TTL CHUẨN
Loạt IC TTL chuẩn đầu tiên gọi là seri 54/74, tùy theo hãng chế tạo sẽ có thêm các
tiền tố. VD, Texas Instruments có tiền tố SN, National Semiconductor dùng DM,
Signetic là S
Ví dụ, cổng NOR sẽ có các mã số khác nhau DM7402, SN7402…
Khoảng nhiệt độ và điện thế nguồn
Seri 74 vận hành trong khoảng điện thế 4.75 đến 5.25 và nhiệt độ 0
0
C đến 70
0
C
Seri 54 chấp nhận điện thế nguồn trong khoảng 4.5 đến 5.5 và nhiệt độ -55
0
C đến
125
0
C
Mức điện thế của seri 74
Tối đa Chuẩn Tối thiểu
V
OL
0.2 0.4
V
OH
2.4 3.4
V
IL
0.8
V
IH

2.0
Vcc
R1

Q2

Q4
B
A
Y
R3
Q1

DA
R2 Rc
Q3
R1

Q2
B
A
Q1

Bài Giảng Kỹ Thuật Số Chương 5
GV: Nguyễn Trọng Hải Trang
150
Công suất tiêu hao bình quân một cổng khoảng 10mW
Thời gian trễ tiêu biểu t
pLH
=11ns và t

pHL
=7ns, trung bình 9ns
Đầu ra TTL chuẩn có thể kích thích 10 đầu vào TTL chuẩn
5.7. HỌ TTL CẢI TIẾN

74 74S 74LS 74AS 74ALS 74F
Định mức hiệu suất
Trễ do truyền (ns) 9 3 9.5 1.7 4 3
Công suất (Mw) 10 20 2 8 1.2 6
Chỉ số giá trị (pJ) 90 60 19 13.6 4.8 18
Hệ số tải 10 20 20 40 20 33
Các thông số điện thế
V
OH
(min) 2.4 2.7 2.7 2.5 2.5 2.5
V
OL
(min) 0.4 0.5 0.5 0.5 0.4 0.5
V
IH
(min) 2.0 2.0 2.0 2.0 2.0 2.0
V
IL
(min) 0.8 0.8 0.8 0.8 0.8 0.8
Các định mức dòng ngõ ra
I
OH
(mA) -0.4 -1 -0.4 -2 -0.4 -1
I
OL

(mA) 16 20 8 20 8 20
Các định mức dòng ngõ vào
I
IH
(
μA
)
40 50 20 20 20 20
I
IL
(mA) -1.6 -2 -0.4 -0.5 -0.1 -0.6
Ví dụ, Xác định giới hạn nhiễu DC cho một IC 74LS so sánh với IC 74
Ví dụ, Một đầu ra 74ALS kích thích 3 đầu vào 74S và một đầu vào 74 được không
5.8. TTL VỚI NGÕ RA CỰC THU HỞ (OPEN COLLECTOR OUTPUT)
Sơ đồ điển hình của NAND cực thu hở











Lưu ý: Mạch có cực thu để hở có thể được sử dụng như mạch Logic thông thường
bằng cách mắc thêm R thích hợp với tình trạng của tải.
Y
B

R3


R1


R2


VCC
A
X
A

B