Thiết kế giao tiếp máy tính với KIT 8085, chương 1

Chương 1: KIT THỰC TẬP VI XỬ LÝ 8085
Kit thực tập vi xử lý 8085 là một loại máy tính chủ yếu phục
vụ cho mục đích học tập và nghiên cứu thiết kế về lónh vực vi
xử lý. Kit này, xuất phát tại trường ĐH Sư phạm kỹ thuật –
Trung tâm Việt-Đức, và do nhu cầu học tập và nhu cầu thực tế,
các giáo viên trong bộ môn Điện-Điện tử của trường đã cải tiến
cho phù hợp. Mặt khác, sinh viên thuộc khoa, trong các đề tài
tốt nghiệp, đồ án môn học, cùng với sự hứng thú, đã tham khảo,
tìm hiểu về cấu tạo và nguyên lý hoạt động, và mở rộng thêm
một số chức năng cho kit.
Một Kit thực tập vi xử lý thường có các phần chính được
trình bày trong sơ đồ khối ở (Hình 1).
Với mục đích của đề tài này là giao tiếp song song nên
trong Kit 8085, chỉ cần quan tâm đến 8085 và bộ lệnh 8085,
8255, 8279.
I.1. SƠ LƯC VI XỬ LÝ 8085:
Vi xử lý (microprocessor) là một thiết bò bán dẫn chứa các
mạch logic điện tử có khả năng xử lý các dữ liệu, chương trình
từ ngoài đưa vào để điều khiển các IC, thiết bò kết nối theo mục
đích đònh trước.
I.1.1. Cấu trúc phần cứng:
I.1.1.1. Cấu trúc bên ngoài:
8085 là một bộ vi xử lý 8 bit do Intel sản xuất, đầu tiên vào
năm 1977. Nó có khả năng đònh đòa chỉ cho bộ nhớ tới 64 Kbyte,
IC này có 40 chân, dạng DIP, sử dụng nguồn đơn + 5V.
Chức năng, dạng tín hiệu, trạng thái các chân của 8085
được cho ở bảng sau:
Bảng 1:
Chân Ký hiệu In/out 3
state
Ý nghóa

1,2 X1, X2 I X1, X2 là 2 ngõvào của
mạch dao động. Tần số ngõ
vào được chia cho 2 bởi
mạch chia bên trong. Tần số
làm việc cực đạicủa:
8085A: 6MHz
8085A-2: 10MHz
8085A-1:12MHz
3 Reset Out O Cho biết CPU đang reset.
Tín hiệu này có thể dùng để
reset các thành phần khác
trong mạch.
4 SOD O Serial Output: ngõ ra dữ liệu
nối tiếp được xác đònh bởi
lệnh SIM.
5 SID I Serial Input: ngõ vào dữ liệu
nối tiếp, dữ liệu này được
nạpàobit thứ 7 của thanh ghi
Accumulator khi thực hiện
lệnh RIM.
6 TRAP I Trap: tín hiệu không ngăn
được. Ngõ vào trap được
kích bởi cạnh lên.
7,8,9 RST 7.5, 6.5,
5.5
I Restart Intrerupt Repuest: là
các tín hiệu ngắt có thể ngăn
được. RST 7.5 có thể được
kích bằng cạnh, RST 6.5 và
5.5 có thể được kích bằng

mức.
10 INTR I Interrupt: là tín hiệu ngắt
thôngdụng có thể che được
lệnh kích bằng mức.
11 INTA\ O Interrupt Acknowledge: tín
hiwệu dùng để báo cho thiết
bò yêu cầu ngắt INTR biết
rằng microprocessor đã chấp
nhận yêu cầu ngắt và thiết bò
yêu cầu ngắt hãy đặt lệnh
lên bus dữ liệu.
19-
12
AD7-AD0 I/O-3 Address/Data bus: các đường
dữ liệu và các đường đòa chỉ
được tích hợp chung với
nhau. trạng thái T1 của
chu kỳ máy, cá ngõ này
đóng vai trò là các ngõ ra đòa
chỉ. Các trạng thái còn lại
của chu kỳ máy, nó đóng vai
trò là các đường dữ liệu.
20 Vss Ground.
28-
22
A15-A8 O-3 Address bus:các ngõ này
được dùng để xuất 8 bit đòa
chỉ cao.
30 ALE O Address Latch Ennable: ngõ
này tạ ra một xungở trạng

thái T1 của chu kỳ máy để
xác đònh A15-A8 và AD7-
AD0 là các đường đòa chỉ.
31 WR\ O-3 Write: dùng để xác đònh
icroprocessor đang thực hiện
lệnh ghi dữ liệu lên bộ nhớ
hay IO.
32 RD\ O-3 Read: dùng để xác đònh
microprocessor đang thực
hiện lệnh đọc dữ liệu từ bộ
nhớ hay IO.
29,33,3 S0,S1, O,O-3 Machine Cycle Status: 3 bit
4 IO/M\ này cho biết trạng thái chu
kỳ máy.
IO/M
\
S1
S0 Trạng thái
0 0 1 Memory Write
0 1 0 Memory Read
0 1 1 Op-code fetch.
1 0 1 IO write.
1 1 0 IO read.
1 1 1 Interrupt
Ackowledge.
trạng thái dừng (halt),
S1=S2=0 và IO/M\ ở trạng
thái tổng trở cao. Trong
khoảng thời gian Hold và
reset thì trạng thái của S0 và

S1 không xác đònh,IO/M\ ở
trạng thái tổng trở cao.
Thường thì các bit WR\, RD\
và IO/M\ dùng để xác đònh
trạng thái làm việc của bus
như: memory read, memory
write, IO read, IO write.