Thiết kế giao tiếp máy tính với KIT 8085, chương 3

chương 3: GIẢI MÃ HIỂN THỊ 8279
Cấu trúc 8279
Phần cứng:
8279 là một phương pháp phần cứng để giao tiếp với bàn
phím ma trận và hiển thò đa hợp. Bất lợi của phương pháp dùng
phần mềm là vi xử lí bò bận trong lúc kiểm tra và làm tươi hiển
thò. 8279 sẽ thay thế vi xử lí đảm trách hai nhiệm vụ này.
8279 (Hình ) là một thiết bò dạng DIP _ 40, có hai phần
chính : bàn phím và hiển thò. Phần bàn phím có thể được nối với
một ma trận tối đa 64 phím, sự gõ phím được giải nẩy và
mãphím được lưu trữ vào bộ nhớ FIFO bên trong (First _ In _
First _ Out : Vào trước, ra trước) , và một tín hiệu ngắt được phát
ra mỗi lần gõ phím. Phần hiển thò có thể cung cấp một hiển thò
có quét tối đa 16 Led. Phần này có bộ nhớ RAM 16 x 8, có thể
được sử dụng đọc / ghi thông tin cho các mục đích hiển thò. Phần
hiển thò có thể được khởi tạo ở dạng ghi phải (right entry) hoặc
ghi trái (left entry).
Tần số xung đồng hồ cấp cho 8279 tối đa là 3,125MHz
Hình 7: Sơ đồ chân logic của 8279
Bảng 3: Chức năng các chân IC 8279
Tên chân Số chân Mô tả và chức năng
DB0 – DB7 8 Bi-directional
databus:Đường dữ
liệu 2 chiều.
Tất cả các lệnh và
dữ liệu giữaCPU và
8279 được truyền
trên những đường
dữ liệu này.
CLK 1 Clock input: ngõ
vào xung clock.

Xung clock có tần ố
tối đa là 3,125MHz.
RESET 1 Reset in: dùng để
đặt lại trạng thái
làm việc của 8279
khi ngõ vào này ở
mức cao.
Sau khi được reset,
8279 có thể làm
việc ở chế độ:
 Hiển thò 16 ký tự
lối vào trái.
 Lập mã quét
phím khóa ngoài
2 phím.
CS\ 1 Chip select: tác
động mức thấp cho
phép 8279 thực
hiện các chức năng
kết nối với CPU để
truyền và nhận dữ
liệu.
A0 1 Buffer address:
đường đòa chỉ này
thương được kết nối
với đ5a chỉ A0 của
vi xử lý dùng để
phân biệt lệnh hay
dữ liệu.
 A0=[1]: tín hiệu

vào ra là lệnh.
 A0=[0]:tín hiệu
vào ra là dữ liệu.
RD\, WR\ 2 Read, Write:ch
phép đọc hay ghi
dữ liệu lên bus dữ
liệu, thanh ghi điều
khiển hay bộ nhớ
RAM hiển thò.
IRQ 1 Interrupt Request:
đường tín hiệu yêu
cầu ngắt (output).
Ngõ ra này sẽ ở
mức cao nế có dữ
liệu ở trong bộ nhớ
FIFO hay
SensorRAM, ngõ ra
này sẽ ở mức thấp
mỗi khicó sự đọc
bộ nhớ
FIFO/SensorRAM
và trởlại mức cao
khi d4có dữ liệu
chứa trong RAM.
Vss, Vcc 2 Cấp nguồn 0Vvà
+5V cho 8279.
SL0 – SL3 4 Scan lines: 4 đường
scan line nàycó thể
giải mã ra 16 đường
hay mã hóa thành 1

đường, được dùng
để quét phím hay
ma trận cảm biến
và hiển thò.
RL0 – RL7 8 Return line: được
nối với đường scan
line thông qua các
phím hay công tắc
cảm biến. Ở chế độ
quét phím, sẽ kết
hợp với các đường
scan lines tạo thành
mã của phím được
nhấn.
SHIFT 1 Shift, Control /
Strobe input Mode: