Nghiên cứu thiết kế khối tổng hợp tần số ứng dụng trong chip thu truyền hình số mặt đất
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (11.71 MB, 160 trang )
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
PHAN TRỌNG KHÔI
NGHIÊN CỨU THIẾT KẾ
KHỐI TỔNG HỢP TẦN SỐ ỨNG DỤNG
TRONG CHIP THU TRUYỀN HÌNH SỐ MẶT ĐẤT
Chuyên ngành : Kỹ Thuật Viễn Thông
Mã số
: 60 52 02 08
LUẬN VĂN THẠC SĨ
TP. HỒ CHÍ MINH, tháng 06 năm 2017
Cơng trình được hồn thành tại: Trường Đại học Bách Khoa – ĐHQG-HCM
Cán bộ hướng dẫn khoa học: TS. Huỳnh Phú Minh Cường ............
Cán bộ chấm nhận xét 1:........TS. Đỗ Hồng Tuấn .............................
Cán bộ chấm nhận xét 2:........TS. Huỳnh Hữu Thuận ......................
Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG
Tp. HCM ngày 05 tháng 07 năm 2017
Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm:
(Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo vệ luận văn thạc sĩ)
1. PGS.TS Hồ Văn Khương .....................................
2. TS. Đỗ Hồng Tuấn ...............................................
3. TS. Huỳnh Hữu Thuận ..........................................
4. TS. Võ Quế Sơn ....................................................
5. TS. Nguyễn Minh Sơn ..........................................
Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trưởng Khoa quản lý
chuyên ngành sau khi luận văn đã được sửa chữa (nếu có).
CHỦ TỊCH HỘI ĐỒNG
TRƯỞNG KHOA ĐIỆN–ĐIỆN TỬ
PGS. TS Hồ Văn Khương
TS. Đỗ Hồng Tuấn
ĐẠI HỌC QUỐC GIA TP.HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA
CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập - Tự do - Hạnh phúc
Số :______/BKĐT
KHOA : ĐIỆN – ĐIỆN TỬ
BỘ MÔN : VIỄN THÔNG
NHIỆM VỤ LUẬN VĂN THẠC SĨ
Họ tên học viên: ........Phan Trọng Khôi .................. MSHV: ......1570843
Chuyên ngành: ........Kỹ Thuật Viễn Thông ................. Mã số: …....60 52 02 08
1. Đầu đề luận án:
Nghiên cứu thiết kế khối tổng hợp tần số ứng dụng trong chip thu truyền hình số
mặt đất
Research and Design of a Fractional-N frequency synthesizer for Digital TV tuner
2. Nhiệm vụ:
Thiết kế khối tổng hợp tần số ứng dụng trong chip thu truyền hình số mặt đất
3. Các kết quả dự kiến:
Tần số hoạt động : 183 – 231 MHz và 479 – 807 MHz
Phase noise : -110 dBc/Hz tại tần số offset 1 MHz
4. Ngày giao nhiệm vụ luận án: 01/2017
5. Ngày hoàn thành nhiệm vụ : 06/2017
6. Họ tên người hướng dẫn : TS. Huỳnh Phú Minh Cường
Nội dung và yêu cầu LATN đã được thông qua Bộ môn
Ngày 05 tháng 07 năm 2017
CHỦ NHIỆM BỘ MƠN
(Ký và ghi rõ họ tên)
NGƯỜI HƯỚNG DẪN CHÍNH
(Ký và ghi rõ họ tên)
TS. Huỳnh Phú Minh Cường
TS. Huỳnh Phú Minh Cường
PHẦN DÀNH CHO KHOA, BỘ MÔN
Người duyệt (chấm sơ bộ) : _________________________________
Ngày bảo vệ : ____________________________________________
Điểm tổng kết : ___________________________________________
Nơi lưu trữ luận án : _______________________________________
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
LỜI CÁM ƠN
Lời cảm ơn đầu tiên tôi xin chân thành gửi đến các Thầy, Cô trường Đại học
Bách Khoa, ĐHQG TP. Hồ Chí Minh, người đã giảng dạy cho tơi trong thời gian tôi
học đại học và cao học tại trường. Các kiến thức mà các Thầy, Cô đã truyền dạy ln
là nền tảng q báu mà tơi có thể vận dụng để giải quyết những vấn đề trong nghiên
cứu. Tôi xin gửi lời cám ơn sâu sắc nhất đến Thầy TS. Huỳnh Phú Minh Cường, Thầy
đã cho tôi cơ hội bước chân vào một lĩnh vực đầy lý thú, cho tơi được tham gia nghiên
cứu tại phịng thí nghiệm MICS, trường Đại học Bách Khoa, ĐHQG TP. Hồ Chí
Minh. Thời gian nghiên cứu trong phịng thí nghiệm đã rèn luyện cho tôi không chỉ
những kiến thức về chuyên môn mà cịn cả những kinh nghiệm làm việc nhóm và tác
phong làm việc khoa học. Tôi xin gửi lời cám ơn đến Thầy TS. Nguyễn Đông Giang,
thời gian làm việc cùng Thầy tuy không nhiều, nhưng những kiến thức Thầy chỉ dạy
giúp tơi có được một góc nhìn tổng qt và hiểu rõ bản chất của vấn đề nghiên cứu.
Tôi xin gửi lời cảm ơn đến TS. Trần Lê Nguyên, người đã có những góp ý hữu ích
và hỗ trợ hiện thực hoá giải thuật số trong khối tổng hợp tần số thiết kế.
Tôi xin gửi lời cảm ơn đến ThS. Nguyễn Tấn Phát, ThS. Nguyễn Thành Vinh,
ThS. Lê Văn Quyền, KS. Trần Nhật Hoài Bảo và các thành viên trong nhóm nghiên
cứu MICS đã hỗ trợ khơng chỉ về mặt tinh thần mà cịn đưa ra các góp ý kỹ thuật quý
báu. Tôi xin cám ơn ThS. Trần Thanh Hiếu, KS. Phạm Hồi Tân đã hỗ trợ tơi thực
hiện mơ phỏng, hoàn thiện layout khối tổng hợp tần số thiết kế, cũng như hỗ trợ đo
kiểm mạch thiết kế sau khi chế tạo. Khoảng thời gian nghiên cứu tại phòng thí nghiệm
ln là khoảng thời gian đáng nhớ của tơi khi còn học tập ở trường Bách Khoa.
Lời cảm ơn cuối cùng và sâu sắc nhất, tôi xin đến cha, mẹ và gia đình tơi,
khơng có sự ủng hộ vơ điều kiện của gia đình, tơi đã khơng thể hồn thành được khoá
học cao học cũng như luận văn tốt nghiệp này.
TP. Hồ Chí Minh, ngày 20 tháng 06 năm 2017
Phan Trọng Khôi
HVTH: Phan Trọng Khôi
i
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
ABSTRACT
Nowadays, the digital television (DTV) broadcasting which has many
advantages is replacing the conventional analog television. As a result, the DTV tuner
is optimized to satisfy the new standard requirements while reduce the power
consumption. In this receiver, the frequency synthesizer plays an important role
which affects to performance of the system.
The dissertation is focused on the analysis, design and implementation of
CMOS Fractional-N Phase Locked Loop (PLL) for DVB-T2 tuner using the CMOS
130-nm technology. The proposed frequency synthesizer consists of two fully
integrated Voltage Controlled Oscillator (VCOs), LO generator (LOGEN), Fractional
divider, Phase Frequency Detector (PFD), Charge pump and on-chip Loop Filter.
High speed dividers chain is implemented in LOGEN block to achieve the wide band
operation. A MASH 1-1-1 Delta sigma modulator is utilized in a Fractional divider
to provide a 25Hz frequency resolution.
The measurement results show that the worst phase noise of the PLL is higher
than -115.24 dBc/Hz at 1 MHz offset and this frequency synthesizer could generate
the local oscillator signals which have the frequency vary from 159 MHz to 311 MHz
and from 479 MHz to 943 MHz while dissipating 60-mA at 1.2-V supply. The
proposed fractional-N frequency synthesizer performance is well satisfied for the
system requirements and could be integrated in the Digital TV tuner.
Keywords: CMOS Fractional-N PLL, VCO, Fractional divider, Phase Frequency
Detector, Charge pump, Loop Filter, Digital Tuner.
HVTH: Phan Trọng Khôi
ii
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
TÓM TẮT LUẬN VĂN
Ngày nay, hệ thống truyền hình số mặt đất với nhiều ưu điểm nổi trội đã dần
thay thế các hệ thống truyền hình tương tự. Điều này đặt ra yêu cầu trong việc tối ưu
chất lượng chip thu truyền hình số nhằm đáp ứng các tiêu chuẩn kỹ thuật của các
chuẩn truyền hình mới trong khi vẫn đảm bảo công suất tiêu thụ thấp. Trong các chip
thu cao tần này, khối tổng hợp tần số đóng vai trị hết sức quan trọng, quyết định đến
chất lượng của toàn hệ thống.
Luận văn tốt nghiệp tập trung vào việc phân tích, thiết kế khối tổng hợp tần số
có tỉ số chia khơng ngun ứng dụng cho chip thu truyền hình số mặt đất theo chuẩn
DVB-T2 sử dụng công nghệ CMOS 130-nm. Khối tổng hợp tần số được thiết kế bao
gồm các mạch chức năng: mạch tạo dao động (VCO), mạch tạo tín hiệu LO
(LOGEN), mạch chia với tỉ số chia khơng nguyên (Fractional divider), mạch so pha/
tần số (PFD), mạch charge pump và mạch loop filter. Mạch LOGEN được cấu thành
từ những mạch chia hoạt động ở tần số cao nhằm đáp ứng yêu cầu về băng thông hoạt
động của hệ thống. Mạch Delta sigma modulator theo cấu trúc MASH 1-1-1 được
thiết kế trong mạch chia có tỉ số chia khơng nguyên nhằm tạo ra tỉ số chia lẻ cho hệ
thống, với độ phân giải tần số là 25 Hz.
Kết quả đo đạc cho thấy phase noise của khối tổng hợp tần số lớn hơn giá trị 115.24 dBc/Hz tại tần số offset 1 MHz và khối có thể tạo được tín hiệu dao động nội
có tần số thay đổi trong khoảng 159 – 311 MHz và 479 – 943 MHz trong khi tiêu tán
một dòng điện 60-mA từ nguồn 1.2V. Khối Fractional-N PLL thiết kế đáp ứng được
các yêu cầu của hệ thống và có thể tích hợp vào chip cao tần thu tín hiệu truyền hình
số mặt đất.
Từ khố: CMOS Fractional-N PLL, VCO, Fractional divider, Phase Frequency
Detector, Charge pump, Loop Filter, Digital Tuner.
HVTH: Phan Trọng Khôi
iii
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
LỜI CAM ĐOAN CỦA TÁC GIẢ
Tôi xin cam đoan rằng luận văn này là cơng trình nghiên cứu do chính bản
thân tơi thực hiện, khơng có sự chỉnh sửa hay sao chép kết quả trong bất cứ tài liệu
hay bài báo nào đã công bố trước đây.
Các số liệu, kết quả trong luận văn được trình bày hồn tồn trung thực. Luận
văn có tham khảo và sử dụng các tài liệu khoa học được đăng tải trên các tạp chí, hội
nghị được đề cập trong phần tài liệu tham khảo.
TP. Hồ Chí Minh, ngày 20 tháng 06 năm 2017
Học viên thực hiện
Phan Trọng Khôi
HVTH: Phan Trọng Khôi
iv
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
MỤC LỤC
LỜI CÁM ƠN ............................................................................................................ ii
ABSTRACT ............................................................................................................... ii
TÓM TẮT LUẬN VĂN ........................................................................................... iii
LỜI CAM ĐOAN CỦA TÁC GIẢ ........................................................................... iv
MỤC LỤC ...................................................................................................................v
DANH MỤC HÌNH ẢNH ...................................................................................... viii
DANH MỤC BẢNG BIỂU .................................................................................... xix
DANH MỤC TỪ VIẾT TẮT ....................................................................................xx
Chương 1. GIỚI THIỆU .............................................................................................1
1.1. Đặt vấn đề ........................................................................................................1
1.2. Cấu trúc luận văn .............................................................................................3
Chương 2. THIẾT KẾ CẤP HỆ THỐNG KHỐI TỔNG HỢP TẦN SỐ ...................5
2.1. Cấu trúc máy thu cao tần thu tín hiệu truyền hình số mặt đất .........................5
2.2. Lựa chọn cấu trúc khối tổng hợp tần số ...........................................................6
2.2.1. Khối tổng hợp tần số với tỉ số chia nguyên (Integer-N PLL) ...................7
2.2.2. Khối tổng hợp tần số với tỉ số chia không nguyên (Fractional-N PLL) ...7
2.2.3. Cấu trúc khối tổng hợp tần số thiết kế ......................................................9
2.3. Quy hoạch tần số cho khối tổng hợp tần số ...................................................10
2.4. Thiết kế hệ thống ............................................................................................13
2.4.1. Phase noise ..............................................................................................13
2.4.2. Độ ổn định của khối PLL ........................................................................14
Chương 3. THIẾT KẾ MẠCH DAO ĐỘNG............................................................22
3.1. Thiết kế mạch dao động .................................................................................22
HVTH: Phan Trọng Khôi
v
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
3.1.1. Lựa chọn cấu trúc mạch dao động ..........................................................22
3.1.2. Thiết kế sơ đồ nguyên lý .........................................................................24
3.1.3. Thiết kế vật lý..........................................................................................34
3.2. Kết quả mô phỏng ..........................................................................................36
3.2.1. Kết quả mô phỏng khoảng tần số dao động ............................................36
3.2.2. Kết quả mô phỏng phase noise ...............................................................37
Chương 4. THIẾT KẾ MẠCH CHIA .......................................................................39
4.1. Thiết kế mạch chia LOGEN ...........................................................................40
4.1.1. Lựa chọn cấu trúc mạch chia ..................................................................40
4.1.2. Thiết kế mạch chia hai ............................................................................40
4.1.3. Thiết kế mạch chia ba .............................................................................44
4.1.4. Thiết kế mạch chia LOGEN ....................................................................48
4.2. Thiết kế mạch chia với tỉ số chia không nguyên ............................................48
4.2.1. Nguyên lý hoạt động ...............................................................................48
4.2.2. Thiết kế sơ đồ nguyên lý .........................................................................51
4.2.3. Kết quả mô phỏng ...................................................................................52
Chương 5. THIẾT KẾ MẠCH SO PHA/TẦN SỐ - MẠCH CHARGE PUMP –
MẠCH LOOP FILTER .............................................................................................54
5.1. Thiết kế mạch so pha/tần số ...........................................................................54
5.1.1. Lựa chọn cấu trúc mạch ..........................................................................54
5.1.2. Thiết kế sơ đồ nguyên lý .........................................................................59
5.2. Thiết kế mạch charge pump ...........................................................................62
5.2.2. Thiết kế sơ đồ nguyên lý .........................................................................69
5.2.3. Kết quả mô phỏng ...................................................................................71
5.3. Thiết kế mạch loop filter ................................................................................73
HVTH: Phan Trọng Khôi
vi
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
5.3.1. Thiết kế sơ đồ nguyên lý .........................................................................73
5.3.2. Kết quả mô phỏng ...................................................................................74
Chương 6. TỔNG HỢP KHỐI TỔNG HỢP TẦN SỐ .............................................75
6.1. Thiết kế sơ đồ nguyên lý ................................................................................75
6.2. Thiết kế vật lý.................................................................................................75
6.3. Kết quả mô phỏng ..........................................................................................77
Chương 7. KẾT QUẢ ĐO ĐẠC KHỐI TỔNG HỢP TẦN SỐ................................83
7.1. Giới thiệu........................................................................................................83
7.2. Kết quả đo đạc ................................................................................................86
7.2.1. Kết quả đo đạc mạch dao động ...............................................................86
7.2.2. Kết quả đo đạc khối tổng hợp tần số .......................................................91
7.3. Kết luận ..........................................................................................................98
Chương 8. KẾT LUẬN .............................................................................................99
8.1. Kết luận ..........................................................................................................99
8.2. Hướng phát triển đề tài.................................................................................100
DANH MỤC CƠNG TRÌNH KHOA HỌC ...........................................................101
TÀI LIỆU THAM KHẢO .......................................................................................102
PHỤ LỤC ................................................................................................................103
LÝ LỊCH TRÍCH NGANG .................................................................................13737
Q TRÌNH ĐÀO TẠO ....................................................................................13737
Q TRÌNH CƠNG TÁC..................................................................................13737
HVTH: Phan Trọng Khôi
vii
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
DANH MỤC HÌNH ẢNH
Hình 1.1. Bản đồ số hố truyền hình trên thế giới .....................................................1
Hình 1.2 Sơ đồ khối máy thu truyền hình số mặt đất (Set top box). ..........................3
Hình 1.3. Sơ đồ khối tổng quát chip thu cao tần thu tín hiệu truyền hình số mặt đất. 3
Hình 2.1. Cấu trúc máy thu cao tần thu tín hiệu truyền hình số mặt đất. ..................5
Hình 2.2. Sơ đồ khối khối tổng hợp tần số với tỉ số chia nguyên. .............................7
Hình 2.3. Sơ đồ khối khối tổng hợp tần số với tỉ số chia khơng ngun. ..................8
Hình 2.4. Ngun lý hoạt động của khối tổng hợp tần số Fractional-N PLL. ...........8
Hình 2.5. Sơ đồ khối tổng hợp tần số Fractional-N PLL thiết kế. .............................9
Hình 2.6. Phổ tín hiệu của mạch tạo dao động lý tưởng và thực tế [2]. ...................13
Hình 2.7. Ảnh hưởng của Phase Noise đối với hệ thống thu và phát [2]. ...................13
Hình 2.8. Ảnh hưởng của kênh số lân cận theo tiêu chuẩn Việt Nam [1] ...................14
Hình 2.9. Mơ hình mạch charge pump......................................................................15
Hình 2.10. Đáp ứng ngõ ra mạch charge pump với độ lệch pha 0 [2]. ................17
Hình 2.11. Gắn thêm điện trở R1 để tăng tính ổn định mạch PLL. ..........................18
Hình 2.12. Hàm truyền vịng hở khi có và khơng có điện trở R1 [2] .......................19
Hình 2.13. Mắc thêm tụ C2 để giảm gợn cho Vcont. ..................................................20
Hình 3.1. Vị trí của mạch dao động trong khối tổng hợp tần số thiết kế .................22
Hình 3.2. Cấu trúc mạch dao động dạng vịng. .........................................................23
Hình 3.3. Cấu trúc mạch dao động LC với điện trở âm. ..........................................24
Hình 3.4. Sơ đồ khối tổng quát của mạch dao động thiết kế ...................................24
Hình 3.5. Sơ đồ nguyên lý khung cộng hưởng LC. .................................................26
Hình 3.6. Kết quả mô phỏng điện trở ký sinh của khung cộng hưởng mạch VCO_L
...................................................................................................................................27
Hình 3.7. Kết quả mơ phỏng điện trở ký sinh của khung cộng hưởng mạch VCO_H
...................................................................................................................................27
Hình 3.8. Sơ đồ nguyên lý mạch (a) Pmos cross-coupled, (b) Nmos cross-coupled,
(c) Complementary cross-coupled. ...........................................................................28
Hình 3.9. Mạch phân cực trong VCO. .....................................................................30
HVTH: Phan Trọng Khôi
viii
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 3.10. Kết quả mơ phỏng giá trị dịng điện phân cực của mạch VCO tương ứng
với các bits điều khiển số. .........................................................................................30
Hình 3.11. Cấu trúc của một mạch switched capacitor. ............................................31
Hình 3.12. Kết quả mô phỏng điện dung tương đương của mạch switched capacitor
trong hai trường hợp đóng và ngắt của VCO_L. ......................................................32
Hình 3.13 Kết quả mơ phỏng điện dung tương đương của mạch switched capacitor
trong hai trường hợp đóng và ngắt của VCO_H. ......................................................32
Hình 3.14. Sơ đồ nguyên lý của mạch đệm theo cấu trúc inverter với điện trở hồi
tiếp. ............................................................................................................................33
Hình 3.15. Kết quả mơ phỏng dạng sóng trên miền thời gian của mạch đệm thiết kế
tương ứng với tần số tín hiệu ngõ vào là 4 GHz. ......................................................34
Hình 3.16. Mơ hình mơ phỏng trường điện từ các đường kết nối trong mạch VCO.
...................................................................................................................................35
Hình 3.17. Bản layout hồn chỉnh mạch ghép nối VCO_L và VCO_H. (1106um *
1092um) ....................................................................................................................35
Hình 3.18. Kết quả mô phỏng sự thay đổi tần số dao động theo điện áp điều khiển
của 63 capbanks của mạch VCO_L ..........................................................................36
Hình 3.19. Kết quả mơ phỏng sự thay đổi tần số dao động theo điện áp điều khiển
của 63 capbanks của mạch VCO_H ..........................................................................37
Hình 3.20. Kết quả mơ phỏng phase noise của mạch VCO_L. ...............................38
Hình 3.21. Kết quả mơ phỏng phase noise của mạch VCO_H. ...............................38
Hình 4.1. Vị trí và phân bố tần số của mạch chia LOGEN và mạch chia với tỉ số chia
khơng ngun. ...........................................................................................................39
Hình 4.2. Sơ đồ nguyên lý mạch chia hai. ................................................................41
Hình 4.3. Sơ đồ nguyên lý mạch CML Latch. ..........................................................41
Hình 4.4. Mơ hình tương đương mạch CML khi chuyển trạng thái. ........................43
Hình 4.5. Kết quả mơ phỏng dạng sóng tín hiệu ngõ ra với tín hiệu ngõ vào có tần số
bằng 6 GHz. ..............................................................................................................44
Hình 4.6. Kết quả mô phỏng sự thay đổi tần số ngõ ra theo tần số ngõ vào. ..........44
HVTH: Phan Trọng Khôi
ix
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 4.7. (a) Sơ đồ nguyên lý mạch chia ba. (b) Sơ đồ ngun lý mạch CML latch.
...................................................................................................................................46
Hình 4.8. Kết quả mơ phỏng dạng sóng trên miền thời gian tín hiệu ngõ ra khi tín
hiệu ngõ vào là 1.5 GHz. ...........................................................................................47
Hình 4.9. Kết quả mơ phỏng sự thay đổi tần số tín hiệu ngõ ra theo tần số tín hiệu
ngõ vào. .....................................................................................................................47
Hình 4.10. Sơ đồ nguyên lý mạch chia tạo tín hiệu LO. ..........................................48
Hình 4.11. Nguyên lý hoạt động của mạch chia với tỉ số chia khơng ngun.........49
Hình 4.12. Sơ đồ khối thiết kế mạch chia với tỉ số chia không nguyên. .................52
Hình 4.13. Sơ đồ testbench kiểm chứng hoạt động mạch chia fractional. ...............52
Hình 4.14. Kết quả mơ phỏng phổ tần số tín hiệu ngõ ra mạch chia khi PLL hoạt
động tại kênh 6 (Fout = 274.5MHz/11.4375). ..........................................................53
Hình 4.15. Kết quả mơ phỏng phổ tần số tín hiệu ngõ ra mạch chia khi PLL hoạt
động tại kênh 62 (Fout = 403.5MHz/16.8125). ........................................................53
Hình 5.1. Vị trí của mạch so pha trong khối tổng hợp tần số thiết kế. ....................54
Hình 5.2 Tín hiệu ngõ ra của PFD lý tưởng. [2] .......................................................55
Hình 5.3. Sơ đồ nguyên lý mạch so pha/tần số sử dụng D flip-flop. .......................56
Hình 5.4. Hiện tượng deadzone trong mạch Phase Frequency Detector ..................57
Hình 5.5. Phổ phase noise của khối tổng hợp tần số trong trường hợp (a) khơng có và
(b) có dead zone ........................................................................................................57
Hình 5.6 - Đặc tuyến biểu diễn mối quan hệ giữa điện áp – sai số về pha trong hai
trường hợp (a) khơng có và (b) có dead zone. ..........................................................58
Hình 5.7 - Thêm khối tạo delay để loại trừ dead zone ..............................................58
Hình 5.8. Sơ đồ nguyên lý mạch so pha/ tần số thiết kế. .........................................59
Hình 5.9. Sơ đồ ngun lý mạch delay ....................................................................60
Hình 5.10. Kết quả mơ phỏng trên miền thời gian dạng sóng ngõ ra và dạng sóng ngõ
vào với các mức delay khác nhau. ............................................................................60
Hình 5.11. Kết quả mô phỏng trên miền thời gian của mạch PFD khi tần số hồi tiếp
lớn hơn tần số chuẩn. ................................................................................................61
HVTH: Phan Trọng Khôi
x
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 5.12. Kết quả mô phỏng trên miền thời gian của mạch PFD khi tần số hồi tiếp
nhỏ hơn tần số chuẩn. ................................................................................................61
Hình 5.13. Kết quả mơ phỏng điện áp ngõ ra mạch PFD theo độ sai lệch pha giữa hai
tín hiệu ngõ vào. ........................................................................................................62
Hình 5.14 Vị trí của mạch charge pump trong khối tổng hợp tần số thiết kế. ..........63
Hình 5.15. Hoạt động của bộ PFD/CP. [6] ..............................................................64
Hình 5.16. Sơ đồ mạch charge pump đơn giản. .......................................................65
Hình 5.17. Sơ đồ mạch charge pump cơ bản. [2]......................................................65
Hình 5.18. Dạng sóng ngõ ra mạch charge pump trong hai trường hợp (a) fREF > fDIV
(b) fREF < fDIV [9] .......................................................................................................66
Hình 5.19. Sơ đồ các mạch charge pump [9]. ...........................................................66
Hình 5.20. Mạch charge pump differential. [10] .....................................................67
Hình 5.21. Sự mismatch giữa hai nguồn dịng Up và Down a) Trạng thái ban đầu, b)
Trạng thái quá độ. [6] ................................................................................................68
Hình 5.22 a) Hiệu ứng charge injection, b) Hiệu ứng clock feedthrough.................69
Hình 5.23. Sơ đồ nguyên lý của khối cung cấp dịng cho mạch loop filter. ............71
Hình 5.24. Kết quả mơ phỏng giá trị dịng điện UP và DOWN ..............................72
Hình 5.25. Kết quả mơ phỏng giá trị dịng điện UP theo sự thay đổi của corner. ...72
Hình 5.26. Sơ đồ nguyên lý mạch loop filter. ..........................................................73
Hình 5.27. Kết quả mơ phỏng phase margin của mạch loop filter. .........................74
Hình 6.1 Sơ đồ nguyên lý khối tổng hợp tần số thiết kế. .........................................75
Hình 6.2. Bản layout tồn khối tổng hợp tần số.......................................................76
Hình 6.3. Testbench mơ phỏng khối tổng hợp tần số. .............................................77
Hình 6.4. Kết quả mơ phỏng dạng sóng trên miền thời gian của tín hiệu VCTRL khi
khối PLL hoạt động tại kênh truyền hình 21. ...........................................................78
Hình 6.5. Kết quả mơ phỏng dạng sóng trên miền thời gian của bốn tín hiệu dao động
nội LO khi khối PLL hoạt động tại kênh truyền hình 21. .........................................79
Hình 6.6. Kết quả mơ phỏng phổ tín hiệu VCO khi khối PLL hoạt động tại kênh
truyền hình 21. ..........................................................................................................79
HVTH: Phan Trọng Khơi
xi
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 6.7. Kết quả mơ phỏng phổ tín hiệu LO khi khối PLL hoạt động tại kênh truyền
hình 21. ......................................................................................................................80
Hình 6.8. Kết quả mơ phỏng dạng sóng trên miền thời gian của tín hiệu VCTRL khi
khối PLL hoạt động tại kênh truyền hình 62. ...........................................................81
Hình 6.9. Kết quả mơ phỏng dạng sóng trên miền thời gian của bốn tín hiệu dao động
nội LO khi khối PLL hoạt động tại kênh truyền hình 62. .........................................81
Hình 6.10. Kết quả mơ phỏng phổ tín hiệu VCO khi khối PLL hoạt động tại kênh
truyền hình 62. ..........................................................................................................82
Hình 6.11. Kết quả mơ phỏng phổ tín hiệu LO khi khối PLL hoạt động tại kênh
truyền hình 62. ..........................................................................................................82
Hình 7.1 Sơ đồ khối khối tổng hợp tần số được thiết kế - chế tạo. ...........................83
Hình 7.2. Ảnh chụp die PLL sau khi chế tạo. ...........................................................84
Hình 7.3 (a) Sơ đồ khối testbench kiểm tra hoạt động khối tổng hợp tần số ............85
Hình 7.4 Sơ đồ nguyên lý mạch VCO_L và VCO_H ...............................................86
Hình 7.5 Kết quả đo đạc sự thay đổi tần số ngõ ra theo điện áp Vtune ứng với 63
capbanks của mạch VCO_L. .....................................................................................87
Hình 7.6 Kết quả mơ phỏng sự thay đổi tần số ngõ ra theo điện áp Vtune ứng với 63
capbanks của mạch VCO_L. .....................................................................................87
Hình 7.7 Kết quả đo đạc phổ tín hiệu ngõ ra mạch VCO_L trong trường hợp tần số
cao nhất. ....................................................................................................................88
Hình 7.8 Kết quả đo đạc phổ tín hiệu ngõ ra mạch VCO_L trong trường hợp tần số
thấp nhất ....................................................................................................................89
Hình 7.9 Kết quả đo đạc sự thay đổi tần số ngõ ra theo điện áp Vtune ứng với 63
capbanks của mạch VCO_H. ....................................................................................89
Hình 7.10 Kết quả mô phỏng sự thay đổi tần số ngõ ra theo điện áp Vtune ứng với 63
capbanks của mạch VCO_H. ....................................................................................90
Hình 7.11 Kết quả đo đạc phổ tín hiệu ngõ ra mạch VCO_H trong trường hợp tần số
cao nhất. ....................................................................................................................90
Hình 7.12 Kết quả đo đạc phổ tín hiệu ngõ ra mạch VCO_H trong trường hợp tần số
thấp nhất. ...................................................................................................................91
HVTH: Phan Trọng Khôi
xii
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 7.13 Kết quả đo phổ tín hiệu dao động nội PLL khi hoạt động ở kênh truyền
hình 6 .........................................................................................................................93
Hình 7.14 Phase noise PLL khi hoạt động ở kênh truyền hình 6 .............................93
Hình 7.15 Kết quả đo dạng sóng Vctrl PLL khi hoạt động ở kênh truyền hình 6 ....94
Hình 7.16 Kết quả đo phổ tín hiệu dao động nội PLL khi hoạt động ở kênh truyền
hình 7 .........................................................................................................................94
Hình 7.17 Phase noise PLL khi hoạt động ở kênh truyền hình 7 .............................95
Hình 7.18 Kết quả đo dạng sóng Vctrl PLL khi hoạt động ở kênh truyền hình 7. ...95
Hình 7.19 Kết quả đo phổ tín hiệu dao động nội PLL khi hoạt động ở kênh truyền
hình 61 .......................................................................................................................96
Hình 7.20 Phase noise PLL khi hoạt động ở kênh truyền hình 61 ...........................96
Hình 7.21 Kết quả đo dạng sóng Vctrl PLL khi hoạt động ở kênh truyền hình 61. 96
Hình 7.22 Kết quả đo phổ tín hiệu dao động nội PLL khi hoạt động ở kênh truyền
hình 62 .......................................................................................................................97
Hình 7.23 Phase noise PLL khi hoạt động ở kênh truyền hình 62 ...........................97
Hình 7.24 Kết quả đo dạng sóng Vctrl PLL khi hoạt động ở kênh truyền hình 62 ..98
Hình 9.1 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 8................................................................................................103
Hình 9.2 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 9................................................................................................104
Hình 9.3 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 10..............................................................................................104
Hình 9.4 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 11..............................................................................................105
Hình 9.5 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 12..............................................................................................105
Hình 9.6 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 21..............................................................................................106
Hình 9.7 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 22..............................................................................................106
HVTH: Phan Trọng Khơi
xiii
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 9.8 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 23..............................................................................................107
Hình 9.9 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt động
ở kênh truyền hình 24..............................................................................................107
Hình 9.10 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 25.....................................................................................108
Hình 9.11 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 26.....................................................................................108
Hình 9.12 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 27.....................................................................................109
Hình 9.13 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 28.....................................................................................109
Hình 9.14 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 29.....................................................................................110
Hình 9.15 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 30.....................................................................................110
Hình 9.16 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 31.....................................................................................111
Hình 9.17 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 32.....................................................................................111
Hình 9.18 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 33.....................................................................................112
Hình 9.19 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 34.....................................................................................112
Hình 9.20 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 35.....................................................................................113
Hình 9.21 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 36.....................................................................................113
Hình 9.22 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 37.....................................................................................114
HVTH: Phan Trọng Khơi
xiv
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 9.23 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 38.....................................................................................114
Hình 9.24 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 39.....................................................................................115
Hình 9.25 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 40.....................................................................................115
Hình 9.26 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 41.....................................................................................116
Hình 9.27 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 42.....................................................................................116
Hình 9.28 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 43.....................................................................................117
Hình 9.29 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 44.....................................................................................117
Hình 9.30 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 45.....................................................................................118
Hình 9.31 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 46.....................................................................................118
Hình 9.32 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 47.....................................................................................119
Hình 9.33 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 48.....................................................................................119
Hình 9.34 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 49.....................................................................................120
Hình 9.35 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 50.....................................................................................120
Hình 9.36 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 51.....................................................................................121
Hình 9.37 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 52.....................................................................................121
HVTH: Phan Trọng Khơi
xv
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 9.38 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 53.....................................................................................122
Hình 9.39 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 54.....................................................................................122
Hình 9.40 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 55.....................................................................................123
Hình 9.41 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 56.....................................................................................123
Hình 9.42 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 57.....................................................................................124
Hình 9.43 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 58.....................................................................................124
Hình 9.44 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 59.....................................................................................125
Hình 9.45 Kết quả đo đạc phổ (a) và phase noise (b) tín hiệu ngõ ra PLL khi hoạt
động ở kênh truyền hình 60.....................................................................................125
Hình 9.46 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 159
MHz. ........................................................................................................................126
Hình 9.47 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 167
MHz. ........................................................................................................................126
Hình 9.48 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 175
MHz. ........................................................................................................................127
Hình 9.49 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
239MHz. ..................................................................................................................127
Hình 9.50 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 247
MHz. ........................................................................................................................127
Hình 9.51 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 255
MHz. ........................................................................................................................128
Hình 9.52 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
263MHz. ..................................................................................................................128
HVTH: Phan Trọng Khôi
xvi
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 9.53 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 271
MHz. ........................................................................................................................128
Hình 9.54 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 279
MHz. ........................................................................................................................129
Hình 9.55 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
287MHz. ..................................................................................................................129
Hình 9.56 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 295
MHz. ........................................................................................................................129
Hình 9.57 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 303
MHz. ........................................................................................................................130
Hình 9.58 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
311MHz. ..................................................................................................................130
Hình 9.59 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 815
MHz. ........................................................................................................................130
Hình 9.60 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 823
MHz. ........................................................................................................................131
Hình 9.61 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
831MHz. ..................................................................................................................131
Hình 9.62 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 839
MHz. ........................................................................................................................131
Hình 9.63 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 847
MHz. ........................................................................................................................132
Hình 9.64 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
855MHz. ..................................................................................................................132
Hình 9.65 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 863
MHz. ........................................................................................................................132
Hình 9.66 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 871
MHz. ........................................................................................................................133
Hình 9.67 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
879MHz. ..................................................................................................................133
HVTH: Phan Trọng Khôi
xvii
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
Hình 9.68 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 887
MHz. ........................................................................................................................133
Hình 9.69 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 895
MHz. ........................................................................................................................134
Hình 9.70 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
903MHz. ..................................................................................................................134
Hình 9.71 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 911
MHz. ........................................................................................................................134
Hình 9.72 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 919
MHz. ........................................................................................................................135
Hình 9.73 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội
927MHz. ..................................................................................................................135
Hình 9.74 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 935
MHz. ........................................................................................................................135
Hình 9.75 Kết quả đo đạc phổ tín hiệu ngõ ra PLL khi tạo tín hiệu dao động nội 943
MHz. ........................................................................................................................136
HVTH: Phan Trọng Khơi
xviii
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
DANH MỤC BẢNG BIỂU
Bảng 2.1. Bảng phân bố tần số tín hiệu LO và tần số VCO theo kênh truyền hình 11
Bảng 2.2. Bảng thông số thiết kế các mạch chức năng trong khối PLL. .................21
Bảng 3.1. Bảng kích thước linh kiện trong mạch VCO ............................................26
Bảng 3.2 Bảng kích thước transistor trong mạch P-type cross-couple .....................29
Bảng 4.1 Bảng kích thước và giá trị linh kiện mạch CML .......................................43
Bảng 4.2 – Bảng thông số linh kiện trong mạch chia ba ..........................................45
Bảng 4.3. Bảng phân bố tỉ số chia của khối PLL thiết kế theo tiêu chuẩn truyền hình
số Việt Nam...............................................................................................................49
Bảng 5.1 – Bảng giá trị linh kiện trong mạch loop filter ..........................................74
Bảng 7.1 Bảng tần số kênh truyền hình cần đo theo tiêu chuẩn Việt Nam ..............91
Bảng 7.2 Bảng tổng hợp các thông số kỹ thuật khối PLL ........................................98
Bảng 8.1. Bảng tóm tắt yêu cầu thiết kế và kết quả đo đạc khối PLL ......................99
Bảng 8.2. Bảng so sánh kết quả đề tài và các bài báo khoa học ............................100
HVTH: Phan Trọng Khôi
xix
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
DANH MỤC TỪ VIẾT TẮT
Ký hiệu
Tên gọi tiếng Anh
Tên gọi tiếng Việt
DVB-T2
Digital Video Broadcasting
Truyền hình số mặt đất
Terrestrial 2
thế hệ 2
IF
Intermediate Frequency
Tần số trung tần
LO
Local Oscillator
Tín hiệu dao động nội
RFFE
RF Front End
Khối thu tín hiệu cao tần
LNA
Low Noise Amplifier
Mạch khuếch đại nhiễu
thấp
LPF
Low Pass Filter
IFVGA
Intermediate
Mạch lọc thông thấp
Frequency Mạch khuếch đại trung
Variable Gain Amplifier
tần có độ lợi thay đổi được
PLL
Phase Locked Loop
Khối tổng hợp tần số
VCO
Voltage Controlled Oscillator Mạch tạo dao động
PFD
Phase Frequency Detector
Mạch so pha/tần số
DSM
Delta Sigma Modulator
Mạch Delta Sigma
HVTH: Phan Trọng Khôi
xx
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
CHƯƠNG 1. GIỚI THIỆU
1.1. Đặt vấn đề
Hệ thống thu phát tín hiệu truyền hình mặt đất đã được xây dựng, phát triển từ
những năm cuối thế kỷ 20 và không ngừng được cải thiện về cả nội dung và kỹ thuật
nhằm đem lại những trải nghiệm tốt nhất cho người dùng. Một trong những điểm cải
tiến nổi bật của hệ thống truyền hình là sự ra đời của hệ thống truyền hình số mặt đất
thay thế cho truyền hình tương tự.
Truyền hình số mặt đất với khả năng cho phép nhà sản xuất truyền phát nhiều
kênh truyền hình trên cùng một kênh tần số, dẫn đến việc thu gọn băng tần truyền
hình, bên cạnh đó, khả năng cung cấp các kênh truyền hình có độ phân giải cao
(HDTV) cũng là một trong những ưu điểm của loại truyền hình này. Vì các đặc điểm
nổi bật nêu trên, tại nhiều quốc gia trên thế giới, truyền hình số mặt đất với ba tiêu
chuẩn chính: DVB-T/DVB-T2, ATSC và ISDB-T đã thay thế hồn tồn truyền hình
tương tự, Hình 1.1 trình bày bản đồ số hố truyền hình thế giới vào tháng 9 năm 2016.
Hình 1.1. Bản đồ số hố truyền hình trên thế giới
Tại Việt Nam, theo đề án số hố truyền hình đã được Thủ Tướng Chính Phủ
phê duyệt tại quyết định 2451/QĐ-TTg, hệ thống truyền hình tương tự sẽ được thay
thế bởi truyền hình số mặt đất theo tiêu chuẩn DVB-T2 trên khắp cả nước trong giai
HVTH: Phan Trọng Khôi
1
MSHV: 1570843
Luận văn Thạc sĩ
GVHD: TS. Huỳnh Phú Minh Cường
đoạn từ năm 2015 đến năm 2020. Hiện nay, đã có 13 tỉnh, thành phố hồn tất việc số
hố truyền hình. Đề án số hố truyền hình được thực hiện đã và đang đặt ra một nhu
cầu rất lớn về việc cung cấp các thiết bị thu tín hiệu truyền hình số (Set top box) cho
các ti-vi thế hệ trước, cũng như chế tạo các chip thu cao tần thu tín hiệu truyền hình
số mặt đất, nhằm tích hợp trong các ti-vi thế hệ sau.
Cấu trúc chung của máy thu Set top box được trình bày trong Hình 1.2, gồm
ba phần chính: chip thu cao tần (RFTuner), chip giải mã tín hiệu truyền hình số
(Demodulator) và chip giải mã tín hiệu âm thanh, hình ảnh (Audio/Video Decoder).
Chip thu cao tần đóng vai trò hết sức quan trọng, thực hiện chức năng chuyển đổi tín
hiệu cao tần về tín hiệu có tần số thấp và khuếch đại tín hiệu này trước khi cung cấp
cho chip giải mã tín hiệu. Sơ đồ khối tổng quát của chip thu cao tần được trình bày
trong Hình 1.3, chip thu này gồm hai thành phần chính: khối thu cao tần (RFFE) và
khối tổng hợp tần số (PLL), trong đó, khối thu cao tần nhận tín hiệu truyền hình có
tần số nằm trong băng tần VHF, UHF, chuyển đổi thành tín hiệu có tần số 5 MHz và
khuếch đại tín hiệu này trước khi đưa vào chip giải mã. Việc chuyển đổi tần số được
thực hiện nhờ một mạch trộn tần, với tín hiệu dao động nội được cung cấp bởi khối
tổng hợp tần số (PLL). Đặc trưng của tín hiệu dao động nội này là tần số chuẩn, không
thay đổi theo các điều kiện môi trường (sự thay đổi điện áp nguồn cung cấp và nhiệt
độ môi trường), cũng như ảnh hưởng từ sai số sinh ra trong quá trình chế tạo. Chất
lượng của khối tổng hợp tần số không những ảnh hưởng trực tiếp đến chất lượng chip
thu cao tần mà còn ảnh hưởng đến khả năng giải mã đúng kênh cần thu của máy thu
Set top box. Hồ mình theo xu thế phát triển của cơng nghệ vi mạch tại Việt Nam và
nhằm mục đích đóng góp vào sự thành cơng của đề án số hố truyền hình trên tồn
quốc, giải quyết nhu cầu thực tiễn của xã hội, đề tài luận văn “Nghiên cứu, thiết kế
khối tổng hợp tần số ứng dụng trong chip thu truyền hình số mặt đất” được đặt
ra và thực hiện.
HVTH: Phan Trọng Khôi
2
MSHV: 1570843
