Nghiên cứu thiết kế mạch điều khiển công suất led driver

...

BỘ GIÁO DỤC VÀ ĐÀO TẠO
NGUYỄN VĂN QUYẾT

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
---------------------------------------

Nguyễn Văn Quyết

KỸ THUẬT ĐIỆN TỬ

NGHIÊN CỨU THIẾT KẾ MẠCH ĐIỀU KHIỂN CÔNG SUẤT
LED DRIVER

LUẬN VĂN THẠC SĨ KỸ THUẬT
KỸ THUẬT ĐIỆN TỬ

2017B

Hà Nội – 2019


BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
---------------------------------------

Nguyễn Văn Quyết

NGHIÊN CỨU THIẾT KẾ MẠCH ĐIỀU KHIỂN CÔNG SUẤT
LED DRIVER

LUẬN VĂN THẠC SĨ KỸ THUẬT
KỸ THUẬT ĐIỆN TỬ

NGƯỜI HƯỚNG DẪN KHOA HỌC

TS. Phạm Nguyễn Thanh Loan

Hà Nội – 2019


CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập – Tự do – Hạnh phúc

BẢN XÁC NHẬN CHỈNH SỬA LUẬN VĂN THẠC SĨ
Họ và tên tác giả luận văn: Nguyễn Văn Quyết
Đề tài luận văn: Nghiên cứu và thiết kế mạch điều khiển công suất LED driver
Chuyên ngành: Kỹ Thuật Điện Tử
Mã số SV: CB170224
Tác giả, Người hướng dẫn khoa học và Hội đồng chấm luận văn
xác nhận tác giả đã sửa chữa, bổ sung luận văn theo biên bản họp Hội đồng
ngày 28/10/2019 với các nội dung sau:
1. Sửa các lỗi chính tả đánh máy trong luận văn
2. Cải thiện chất lượng hình vẽ
3. Bổ sung state of the art
4. Sửa lại bổ cục của hình ảnh và bảng biểu
5. Bổ sung về mặt nội dung luận văn có điểm gì mới trong lời mở đầu.
Ngày
Giáo viên hướng dẫn

tháng

năm

Tác giả luận văn

CHỦ TỊCH HỘI ĐỒNG

SĐH.QT9.BM11

Ban hành lần 1 ngày 11/11/2014


Lời Cam Đoan
Tôi là Nguyễn Văn Quyết, mã số học viên CB170224, học viên thạc sỹ ngành Kỹ
Thuật Điện Tử trường Đại học Bách Khoa Hà Nội. Người hướng dẫn là TS. Phạm
Nguyễn Thanh Loan. Tơi xin cam đoan tồn bộ nội dung được trình bày trong luận văn
này là kết quả tìm hiểu và nghiên cứu của chính bản thân mình. Các dữ liệu được nêu
trong đồ án hồn toàn trung thực và phản ánh đúng kết quả đo đạc thực tế cũng như mơ
phỏng. Mọi thơng tin trích dẫn đều tuân thủ các quy định về sở hữu trí tuệ, các tài liệu
tham khảo được liệt kê rõ ràng. Tơi xin chịu hồn tồn trách nhiệm với những nội dung
được trình bày trong luận văn này.
Hà Nội, ngày

tháng

Người cam đoan

Nguyễn Văn Quyết

i

năm 2019


Lời Cảm Ơn
Trong thời gian học tập, nghiên cứu và làm luận văn Thạc sỹ tại LAB BKIC 611Viện Điện Tử Viễn Thông- Trường ĐHBK Hà Nội em đã được sự hướng dẫn tận tình
của TS Phạm Nguyễn Thanh Loan- ĐHBK Hà Nội, GS. TS Lê Hạnh Phúc- Giảng viên
ĐH Colorado - USA và sự hợp tác tích cực của các thành viên trong LAB BKIC. Luận
văn thạc sỹ của em đã hồn thành với những đóng góp khoa học có ý nghĩa tực tiễn và
đã được cơng bố trên các hội thảo quốc tế. Đạt được các kết quả như hôm nay là nguồn
động lực lớn để em tiếp tục học tập và nâng cao trình độ chun mơn trong tương lai.
Em xin trân trọng cảm ơn TS. Phạm Nguyễn Thanh Loan, GS.TS Lê Hạnh Phúc- ĐH
Colorado, các Giảng viên Viện Điện Tử Viễn Thông- Đại Học Bách Khoa Hà Nội và
các thành viên LAB BKIC đã luôn tận tình giảng dạy và hướng dẫn các kiến thức chun
mơn sâu rộng giúp em có kỹ năng và chun mơn giải quyết các bài toán về vấn đề học
thuật cũng như thực tiễn.
Con xin chân thành cảm ơn bố mẹ đã nuôi dưỡng, động viên và giúp đỡ con trong
suốt thời gian qua để con có được sự tiến bộ như ngày hôm nay.
Trân trọng cảm ơn!
Học viên

Nguyễn Văn Quyết

ii


Mục Lục
Lời Cam Đoan ..............................................................................................................i
Lời Cảm Ơn .................................................................................................................ii

Danh Mục Từ Viết Tắt................................................................................................vi
Danh Mục bảng Biểu .................................................................................................vii
Danh Mục hình vẽ ................................................................................................... viii
Lời Nói Đầu ................................................................................................................. 1
Chương 1

Tổng Quan Về Mạch Chuyển Đổi Điện Áp Một Chiều DC-DC

Converter………………………………………………………………………………. 2
1.1 Bộ nguồn chuyển mạch sử dụng cuộn cảm. .................................................... 2
1.1.1

Mạch hạ áp lý tưởng (ideal buck converter). ........................................ 2

1.1.2

Mạch tăng áp lý tưởng (ideal boost converter). .................................... 5

1.1.3

Phân tích mạch khơng lý tưởng. ........................................................... 7

1.2 Bộ nguồn chuyển mạch sử dụng tụ điện (mạch SCC). ................................... 9
1.2.1

Vectơ sạc của tụ (charge vector) trong mạch SCC. .............................. 9

1.2.2

Mơ hình hóa mạch SCC. ..................................................................... 12

1.2.3

Slow switching limit. .......................................................................... 13

1.2.4

Fast switching limit. ............................................................................ 14

1.3 Kết luận chương. ........................................................................................... 14
Chương 2

Thiết Kế Mạch Lai Dựa Trên Mạch Dickson. .................................... 16

2.1 Phân tích lý thuyết mạch lai dựa trên mạch Dickson. ................................... 16
2.1.1

Giới thiệu chung về mạch lai (hybrid converter). ............................... 16

iii


2.1.2

Phân tích cấu trúc mạch lai dựa trên mạch Dickson hạ áp. ................ 17

2.2 Giải pháp cho việc điều khiển công tắc trong thiết kế. ................................. 19
2.2.1

Ứng dụng của gate driver trong mạch hạ áp. ...................................... 20

2.2.2

Thiết kế gate driver cho mạch lai đề xuất. .......................................... 22

2.3 Mơ hình hóa mạch đề xuất. ........................................................................... 24
2.3.1

Tính tốn vector sạc ac ........................................................................ 26

2.3.2

Tính tốn vector aL và RSSL. ................................................................ 27

2.4 Kết luận chương. ........................................................................................... 28
Chương 3

Thiết Kế Mạch Tích Hợp. ................................................................... 29

3.1 Cấu trúc mạch và thông số kỹ thuật. ............................................................. 29
3.2 Phân tích hoạt động của mạch. ...................................................................... 30
3.2.1

4 pha hoạt động cơ bản. ...................................................................... 30

3.2.2

Phân tích tiêu hao hard charging. ........................................................ 31

3.2.3

6 pha hoạt động của mạch. .................................................................. 32

3.3

Thiết kế và layout các khối trong mạch tích hợp. ...................................... 33

3.3.1

Sơ đồ các khối trong mạch tích hợp.................................................... 33

3.3.2

Khối bộ đệm. ....................................................................................... 34

3.3.3

Khối gate driver cho các công tắc HS. ................................................ 35

3.3.4

Layout gate driver. .............................................................................. 38

3.3.5

Layout tổng của mạch. ........................................................................ 39

3.4 Các kết quả mô phỏng đạt được. ................................................................... 41
3.5 Kết luận chương. ........................................................................................... 42

iv


Kết Luận. ................................................................................................................... 43
Tài liệu tham khảo ..................................................................................................... 44
Các Công Trình Khoa Học Đã Cơng Bố ................................................................... 45

v


Danh Mục Từ Viết Tắt
Từ viết tắt

Tên tiếng anh

LED

Light Emiting Diode

SRA

Small ripple approximation

KVL

Kirchoff’s voltage law

KCL

Kirchoff’s current law

SIC

Switched inductor converter

SCC

Switched capacitor converter

SSL

Slow switching limit

FSL

Fast switching limit

PDK

Process design kit

IC

Intergrated circuit

EMI

Electromagnetic Interference

PCB

Printed circuit board

DC

Direct current

AC

Alternating current

vi


Danh Mục bảng Biểu
Bảng 2.1 Ưu nhược điểm của từng loại mạch SIC và SCC....................................... 16
Bảng 2.2 Giá trị điện áp các nút và điện áp ra Vout.................................................... 19
Bảng 3.1 Thông số kỹ thuật của mạch đề xuất .......................................................... 30
Bảng 3.2 Kích thước cơng tắc trong mạch ngun lý và layout................................ 39
Bảng 3.3 Kết quả đo hiệu suất mạch trước và sau khi layout ................................... 41

vii


Danh Mục hình vẽ
Hình 1.1 mơ hình mạch hạ áp và hai pha hoạt động của mạch. .................................. 3
Hình 1.2 Độ thị hàm M(D) theo D. ............................................................................. 5
Hình 1.3 Mơ hình mạch tăng áp và hai pha hoạt động của mạch................................ 6
Hình 1.4 Đồ thị hàm M(D) của mạch tăng áp. ............................................................ 7
Hình 1.5 Mơ hình mạch hạ áp khơng lý tưởng. ........................................................... 7

Hình 1.6 Pha 1 mạch hạ áp khơng lý tưởng................................................................. 8
Hình 1.7 Pha 2 mạch hạ áp khơng lý tưởng................................................................. 8
Hình 1.8 Một số loại mạch SCC a) mạch thang b) mạch Dickson c) mạch nối
Fibonacci [2] .................................................................................................................. 10
Hình 1.9 Mơ hình mạch Dickson 5-to-1. ................................................................... 11
Hình 1.10 Hai pha hoạt động của mạch Dickson 5-to-1. .......................................... 11
Hình 1.11 Mơ hình mạch SCC. ................................................................................. 12
Hình 2.1 Mơ hình đơn giản mạch lai [3]. .................................................................. 17
Hình 2.2 Hai pha hoạt động của mạch Dickson 5-to-1. ............................................ 18
Hình 2.3 Mơ hình mạch lai Dickson 5-to-1 và bộ lọc LC. ........................................ 19
Hình 2.4 Mạch hạ áp đồng bộ. ................................................................................... 20
Hình 2.5 Mơ hình mạch hạ áp dử dụng gate driver. .................................................. 20
Hình 2.6 Cấu trúc mạch LM5113 và ứng dụng [4]. .................................................. 21
Hình 2.7 Ứng dụng phương pháp bootstrap cho mạch Dickson. .............................. 23
Hình 2.8 Mạch bootstrap đề xuất ............................................................................... 24
Hình 2.9 Mơ hình đầy đủ của mạch đề xuất .............................................................. 24
Hình 2.10 Dạng sóng điện áp của tụ C1. ................................................................... 25
Hình 2.11 Hai pha hoạt động với trạng thái sạc/xả của Cfly ...................................... 26
Hình 2.12 So sánh kết quả tính tốn trước và sau khi sửa vector ac .......................... 27
Hình 3.1 Mơ hình mạch Dickson 4-to-1 2 cuộn cảm. ............................................... 29
Hình 3.2 4 pha hoạt động của mạch a) pha 1, b) pha 2, c) pha 3, d) pha 4. .............. 31
viii


Hình 3.3 6 pha hoạt động của mạch .......................................................................... 32
Hình 3.4 Tín hiệu điều khiển các cơng tắc. ............................................................... 33
Hình 3.5 Sơ đồ khối on chip của mạch ...................................................................... 34
Hình 3.6 Mạch nguyên lý kiểm tra chip sau khi sản xuất. ........................................ 34
Hình 3.7 Mơ hình thiết kế của bộ đệm ...................................................................... 35
Hình 3.8 Sơ đồ các khối bên trong gate driver .......................................................... 35

Hình 3.9 Sơ đồ nguyên lý mạch level shifter. ........................................................... 36
Hình 3.10 Sơ đồ nguyên lý mạch bootstrap .............................................................. 37
Hình 3.11 Layout khối gate driver ............................................................................. 38
Hình 3.12 So đồ layout mạch tổng thể ...................................................................... 40
Hình 3.13 Kết quả mơ phỏng khối gate driver. ......................................................... 41
Hình 3.14 Tín hiệu điện áp đầu ra, dịng điện iL và dòng vào. .................................. 42

ix


Lời Nói Đầu
Trong những năm gần đây, do lợi thế về mặt hiệu suất và tuổi thọ cao mà đèn LED
được sử dụng phổ biến và thay thế dần cho các loại đèn sợi đốt và đèn huỳnh quang
truyền thống. Các nguồn điện phổ biến ở Việt Nam hiện nay là nguồn 220V xoay chiều,
trong khi đó, đèn LED là bóng đèn sử dụng nguồn điện một chiều. LED driver là một bộ
điều khiển công suất nhằm cung cấp điện áp một chiều cho đèn LED hoạt động. Một
mạch LED driver thường có hai tầng chính, tầng đầu là mạch chuyển đổi AC-DC nhằm
tạo ra điện áp một chiều từ lưới điện 220V AC, tầng thứ hai là mạch chuyển đổi DC-DC
nhằm tạo ra điện áp DC thích hợp cho đèn LED hoạt động. Luận văn tập trung vào thiết
kế phần thứ hai, DC-DC, trong đó, cấu trúc mạch được đề cấp tới là một mạch lai (Hybrid
DC-DC converter) có thể chuyển đổi điện áp với một hệ số chuyển đổi lớn mà vẫn đảm
bảo được hiệu suất của mạch.
Với thị trường Việt Nam hiện nay, các đèn LED chủ yếu được thiết kế để hoạt động
ở điện áp 12V và công suất cho ứng dụng chiếu sáng trong nhà dao động từ 6W đến
18W. Qua việc phân tích lý thuyết từ các bài báo trên thế giới, luận văn trình bày một
mạch DC-DC với cấu trúc mới chuyển đổi từ điện áp 120V DC xuống 12V với hiệu suất
đỉnh đạt tới 92% và dải công suất từ 1W đến 12W ứng dụng cho việc chiếu sáng trong
nhà.
Nội dung chính của luận văn gồm 3 chương: chương 1 trình bày tổng quan chung và
cơ sở lý thuyết về mạch DC-DC (switched inductor và switched capacitor). Chương 2

trình bày lý thuyết về nguyên lý hoạt động của mạch được thiết kế, mơ hình tương đương
của mạch và đề xuất một phương pháp mới về thiết kế gate driver dựa trên các cấu trúc
đã có sẵn trong các bài báo về thiết kế PCB. Chương 3 trình bày về thiết kế của các khối
nhỏ khi đưa vào mạch tích hợp (IC) và các kết quả đạt được trong quá trình thiết kế. Cấu
trúc mạch được tối ưu hơn so với mạch PCB ở chương 2 do việc lắp thêm cuộn cảm
nhằm hạn chế công suất tiêu hao do tụ gây ra.
1


Chương 1 Tổng Quan Về Mạch Chuyển Đổi Điện Áp Một Chiều
DC-DC Converter.
Các mạch DC-DC về cơ bản được chia làm hai loại là bộ nguồn chuyển mạch sử dụng
cuộn cảm (switched inductor converter (SIC)) và bộ nguồn chuyển mạch sử dụng tụ điện
(switched capacitor converter (SCC)). Chương này mang tính tổng hợp và trình bày một
cách tổng quan nhất về phương pháp tính tốn và các đặc điểm cơ bản của một số mạch
DC-DC. Các lý thuyết sâu hơn về mạch SIC được trình bày trong [1], trong khi đó, [2]
trình bày về các mạch SCC.
1.1

Bộ nguồn chuyển mạch sử dụng cuộn cảm.

1.1.1

Mạch hạ áp lý tưởng (ideal buck converter).

Mạch hạ áp lý tưởng bao gồm một cuộn cảm L, hai công tắc S1, S2 và một tụ điện
Cout. Trong trường hợp lý tưởng, điện trở ký sinh của cuộn cảm L và hai công tắc S1, S2
được coi như bằng khơng. Hình 1.1 mơ tả mạch hạ áp và hai pha hoạt động của nó. Trong
pha 1, cơng tắc S1 bật và công tắc S2 tắt, cuộn cảm L được sạc bởi nguồn áp vào 𝑉𝑖𝑛 .
Điện áp hai đầu L, 𝑣𝐿 , và dòng điện của tụ điện, 𝑖𝐶 được xác định như công thức (1.1)

và (1.2).
vL = Vin − vout
v
iC = iL − out
Rload

(1.1)
(1.2)

Trong đó, v L và vout bao gồm trong đó cả thành phần một chiều (DC) và thành phần
tín hiệu nhỏ xoay chiều (AC) của nó. Tức là vL = VL + vL (t ) và vout = Vout + vout (t ) . Bằng
việc sử dụng small ripple approximation (SRA) để bỏ qua các thành phần tín hiệu nhỏ,
cơng thức (1.1) và (1.2) có thể được viết lại như cơng thức (1.3) và (1.4)
vL = Vin − Vout
V
iC = iL − out
Rload

2

(1.3)
(1.4)


Trong pha 2, công tắc S1 tắt và công tắc S2 bật, cuộn cảm L nối đất và xả ra 𝑉𝑜𝑢𝑡 .
Tương tự như pha 1, bằng việc sử dụng SRA ta có thể tính được điện áp hai đầu L và
dịng điện chảy qua tụ điện như cơng thức (1.5) và (1.6).
vL = −Vout
V
iC = iL − out

Rload

L

VX

(1.5)
(1.6)
Vout

S1
Vin

Rload

Cout

S2

a) Mô hình mạch hạ áp

iL L
+ vL Vin

L

Vout

+ vL -

iC

Cout

iL

Rload

b) Hoạt động pha 1

Vout

iC

Cout

Rload

c) Hoạt động pha 2

Hình 1.1 mơ hình mạch hạ áp và hai pha hoạt động của mạch.

Để tính được điện áp đầu ra Vout và dịng điện trung bình qua cuộn cảm  iL  từ các
phương trình (1.3), (1.4), (1.5), (1.6), ta cần sử dụng định lý cân bằng điện áp theo thời
gian của cuộn cảm (Volt-second-balance) và cân bằng điện tích của tụ điện (Chargebalance). Cụ thể, hai định lý đó được phát biểu như sau:
Định lý Volt-second-balance: Ở trạng thái ổn định của mạch (steady state), điện áp
trung bình rơi trên cuộn cảm L trong một chu kỳ bằng 0,  vL = 0 .

3

Định lý Charge-balance: Ở trạng thái ổn định của mạch (steady state), trong một chu
kỳ, tổng lượng điện tích sạc vào tụ bằng tổng lượng điện tích tụ xả ra bên ngồi. Hiểu
theo một cách khác, dịng điện trung bình của tụ điện trong một chu kỳ bằng không,
 iC = 0 .

Mặt khác, giá trị trung bình trong một chu kỳ của một hàm tuần hoàn f (t ) được tính
T

theo cơng thức  f (t ) =

1
f (t )dt , trong đó, T là chu kỳ của hàm f (t ) . Như vây,  vL 
T 0

được tính theo cơng thức (1.7)
TS

1
 vL =
TS

 v dt = 0
L

(1.7)

0

Với TS là chu kỳ chuyển mạch. Nếu thời gian hoạt động của pha 1 là Ton , một đại

lượng mới, duty cycle D, được định nghĩa bởi D =

Ton
, thời gian hoạt động của pha 1 và
TS

pha 2 có thể được tính lại lần lượt là DTS và (1 − D )TS . Cơng thức (1.7) có thể được viết
lại như sau.
1
 vL =
TS

=

DTS


0

1
vL dt +
TS

TS

 v dt = 0
L

(1.8)

DTS

1
 DTS (Vin − Vout ) − (1 − D)TSVout  = 0
TS

(1.9)

= DVin = Vout

Từ phương trình (1.6) và định lý charge-balance ta có thể tính được giá trị trung bình
của dịng điện qua cuộn cảm  iL = iC  + 

Vout
V
= out .
Rload
Rload

Như vây, đối với mạch hạ áp, điện áp ra Vout là một hàm phụ thuộc vào điện áp vào
Vin , Vout = M ( D) *Vin . Trong đó, M ( D ) là hàm số biểu thị mối quan hệ giữa Vout và Vin .

Trong trường hợp này, M ( D) = D . Đồ thị của M ( D ) được vẽ trên hình 1.2.

4


M(D)
1

0

1

D

Hình 1.2 Độ thị hàm M(D) theo D.

1.1.2

Mạch tăng áp lý tưởng (ideal boost converter).

Cũng giống như mạch hạ áp, mạch tăng áp cũng sử dụng 2 công tắc, một cuộn cảm
và một tụ điện. Trong đó, cuộn cảm và các khơng tắc khơng có điện trở ký sinh. Tuy
nhiên, cách mắc mạch và hai pha hoạt động của mạch tăng áp khác với mạch hạ áp. Sơ
đồ mạch tăng áp và hai pha hoạt động của nó được mơ tả ở hình 1.3.
Pha 1 hoạt động trong thời gian DTS , công tắc S1 bật, S2 ngắt, cuộn cảm L nối đất và
được sạc bởi Vin , tụ Cout xả bởi điện trở Rload . Dựa vào định lý KVL và sử dụng SRA, v L
và iC được tính như công thức (1.10), (1.11)
vL = Vin
V
iC = − out
Rload

(1.10)
(1.11)

Pha 2 hoạt động trong thời gian (1 − D ) TS , công tắc S1 ngắt, S2 bật, cuộn cảm L xả ra
Cout và Rload . Tương tự như cách tính ở pha 1, giá trị v L và iC được tính như cơng thức

(1.12) và (1.13).
vL = Vin − Vout
V
iC = iL − out
Rload

5

(1.12)
(1.13)


Từ công thức (1.10), (1.11), (1.12). (1.13) và hai định lý volt-second-balance và
charge-balance, mối quan hệ giữa Vin và Vout , và giá trị  iL  được thể hiện ở công thức
(1.14), (1.15).
Vin
1− D
(1 − D)Vout
iL =
Rload
Vout =

L

(1.14)
(1.15)
Vout

VX
S2

Vin

Rload

Cout

S1

a) Mô hình mạch tăng áp

iL L
+ vL Vin

L

Vout

iC
Cout

Vout

+ vL Rload Vin

b) Hoạt động pha 1

iC

Cout

Rload

c) Hoạt động pha 2

Hình 1.3 Mơ hình mạch tăng áp và hai pha hoạt động của mạch.

Như vậy, hàm M ( D ) trong mạch tăng áp được xác định bởi công thức M ( D) =
. Đồ thị hàm số M ( D ) được vẽ như hình 1.4.

6

1
1− D


M(D)

1
0

1

D

Hình 1.4 Đồ thị hàm M(D) của mạch tăng áp.

1.1.3

Phân tích mạch khơng lý tưởng.

Ở phần trên là những phân tích về mạch thạ áp và mạch tăng áp lý tưởng. Trong thực
tế, các công tắc và cuộn cảm trong mạch đều có điện trở ký sinh. Phần này sẽ phân tích
ví dụ một mạch hạ áp sử dụng hai MOSFET là công tắc của mạch, mạch hạ áp cũng có
thể sử dụng cơng tắc là một MOSFET và một diode được trình bày trong tài liệu tham
khảo [1]. Hình 1.5 mô tả mạch hạ áp với hai công tắc được thiết kế từ 2 MOSFET.
S1
VX
Vin

RL

S2

L

Vout

Cout

Rload

Hình 1.5 Mơ hình mạch hạ áp không lý tưởng.

Cũng giống với mạch lý tưởng, việc phân tích mạch hạ áp thực tế được thực hiện
trong 2 pha; pha 1 hoạt động trong thười gian DTS , pha 2 hoạt động trong thời gian
(1 − D )TS . Giả sử rằng công tắc S1 và S2 có điện trở ký sinh Ron là giống nhau khi công

tắc được bật. Trong pha 1, cuộn cảm được nối với Vin , lúc này điện trở Ron của công tắc

7


S1 và RL của cuộn cảm xuất hiện trong mạch như hình 1.6. Giá trị điện áp hai đầu cuộn
cảm v L và dịng điện qua tụ iC được tính bởi công thức (1.16) và (1.17)
vL = Vin − Vout − iL ( Ron + RL )
V
iC = iL − out
Rload

Ron

L

RL

iL

+ vL Vin

(1.16)
(1.17)
Vout

iC
Rload

Cout

Hình 1.6 Pha 1 mạch hạ áp khơng lý tưởng.

Hình 1.7 mơ tả hoạt động của pha 2 với sự tham gia của Ron của công tắc S2 và RL .
Lúc này, giá trị v L và iC được tính bởi cơng thức (1.18) và (1.19).
vL = −Vout − iL ( Ron + RL )
V
iC = iL − out
Rload

RL

L

iL

+ vL Ron

(1.18)
(1.19)

Vout

iC

Cout

Rload

Hình 1.7 Pha 2 mạch hạ áp khơng lý tưởng.

Bằng việc sử dụng định lý votl-second-balance và charge-balance, mối quan hệ giữa

Vin và Vout có thể tính được từ công thức (1.16) và (1.18).

Vout = DVin − iL ( Ron + RL )

8

(1.20)


iL =

Vout
Rload

(1.21)

Thay thế iL trong phương trình (1.20) bởi (1.21), phương trình (1.20) có thể được viết lại
như sau
Rload
(1.22)
Ron + RL + Rload
Rload
Như vậy, mạch hạ áp lúc này có M ( D ) = D
. Dễ dàng có thể thấy được
Ron + RL + Rload
Vout = DVin

Ron và RL gây ra hiện tượng sụt áp ở đầu ra Vout . Đây cũng là điều không mong muốn

trong việc thiết kế mạch DC-DC. Việc khắc phục hiện tượng này được đề cập trong tài

liệu tham khảo [1] bằng việc thêm vào các khối điều khiển khiến cho mạch DC-DC trở
thành một vịng lặp kín.
1.2

Bộ nguồn chuyển mạch sử dụng tụ điện (mạch SCC).

1.2.1

Vectơ sạc của tụ (charge vector) trong mạch SCC.

Hình 1.8 mơ tả ba loại mạch thường được sử dụng hiện nay. Mạch SCC chỉ sử dụng
công tắc và tụ điện nên mạch dễ dàng tiến đến trạng thái ổn định hơn so với mạch SIC.
Việc chỉ sử dụng tụ điện khiến cho mạch có thể giảm thiểu tối đa hệ số Electromagnetic
Interference (EMI). Trong mạch SCC, các tụ điện cân bằng nhờ việc sạc và xả của mỗi
tụ điện trong từng pha. Cụ thể, trong một chu kỳ, các tụ (Cfly) phải có ít nhất một pha sạc
và một pha xả thỏa mã lượng điện tích sạc vào tụ bằng với lượng điện tích mà tụ đó xả
ra. Gọi qi là tổng lượng điện tích sạc vào tụ điện Ci trong một chu kỳ, tổng lượng điện
tích mà tụ đó xả ra sẽ là −qi . Hệ số sạc vector của tụ điện trong pha j
acj =  acj,1

acj,2

... acj,3  được xác định bởi công thức:

aci , j =

qi , j
qout

(1.23)

Trong đó, qout là tổng lượng điện tích mà tụ điện Cout nhận được trong một chu kỳ.

9


Hình 1.8 Một số loại mạch SCC a) mạch thang b) mạch Dickson c) mạch nối Fibonacci [2]

Phân tích ví dụ một mạch Dickson 5-to-1 trên hình 1.9. Mạch Dickson hoạt động
trong 2 pha, trong đó, các cơng tắc lẻ (1 3 5 7 9) bật ở pha 1 và các công tắc chẵn (2 4 6
8) bật ở pha 2. 2 pha hoạt động của mạch được thể hiện trên hình 1.10

10


Vin
S1
1

S2
2

C1

S3
3

C2

S4

4

C3

C4

S5
S6

5

S7

Vout S8
Cout

6

S9

Hình 1.9 Mơ hình mạch Dickson 5-to-1.
Vin

q

q
q

C2

Vout

C1

C3

Vout
q

C2

C1

q

C4

3q
C4

2q
Cout

C3

a) pha 1

Cout

b) pha 2

Hình 1.10 Hai pha hoạt động của mạch Dickson 5-to-1.

Để có thể xác định được charge vector, đầu tiên cần giả sử rằng tất cả các công tắc là
lý tưởng. Ở pha 1, giả sử rằng nguồn Vin sạc cho tụ C1 một lượng điện tích là + q , như
vậy, để đạt được cân bằng điện tích, tụ C1 sẽ xả ra một lượng điện tích là − q ở pha 2.
Do C2 mắc nối tiếp với C1 ở trong pha 2 nên C2 được sạc một lượng điện tích là + q .

11


Do đó, C2 cũng sẽ xả ra một lượng điện tích là − q ở trong pha 1. Tương tự như vậy, ta
có thể tính được lượng sạc và xả cho C3, C4 và Cout như hình 1.10. Do qout là tổng lượng
điện tích sạc vào tụ Cout trong cả chu kỳ nên qout = +5q , tương tự ta có qin = − q . Ở đây,
dấu “-” mang ý nghĩa tụ sẽ xả và “+” mang ý nghĩa tụ sạc. Như vậy, charge vector có
thể dễ dàng được tính như ở phương trình dưới.
1
ac = ac1 = −ac2 = 
5

1.2.2

−

1
5

1
5

1
− 
5

(1.24)

Mơ hình hóa mạch SCC.

Theo tài liệu tham khảo [2], một mạch SCC được mơ hình hóa như hình 1.11. Trong
2
2
đó, RO = RSSL
là trở kháng ra của mạch SCC. RO có hai thành phần được gọi là
+ RFSL

slow switching limit (SSL) và fast switching limit (FSL). SSL do các tụ Cfly gậy ra từ
việc sạc và xả, đặc trưng bởi charge vector được tính ở phần trước. FSL do điện trở của
công tắc gây lên, đặc trưng bởi điện trở và dịng điện chạy qua cơng tắc khi bật.

Hình 1.11 Mơ hình mạch SCC.

Để có thể tính được giá trị RSSL ta sử dụng charge vector đã được tính ở phần trước,
cơng thức cụ thể sẽ được trình bày ở phần 1.2.3. Để tính giá trị RFSL ta sử dụng một vector
điện tích khác, ar, được định nghĩa giống với ac với qr là điện tích chảy qua công tắc khi
bật.

12

1.2.3

Slow switching limit.

Một mạch SCC hoạt động ở SSL khi tần số chuyển mạch fs đủ nhỏ sao cho các tụ
được sạc đầy trong mỗi pha. Trong trường hợp SSL, ta bỏ qua điện trở ký sinh của tụ
điện và các công tắc.
Charge vector a1 và a2 được định nghĩa bao gồm vector sạc của tụ điện, ac, và các
nguồn áp, Vin và Vout .

Trong đó, qin = ain qout

1
2
 aout

 aout

 1
 2
1
2
a =  ac  a =  ac 
(1.25)
1
2
 ain 
 ain 
 
 

1
2
1
2
= ( ain + ain ) qout và aout + aout = 1 . Vì các vector a1 và a2 thỏa mãn

định luật KCL trong mỗi pha, áp dụng định lý Tellegen cho mỗi pha ta sẽ có a1v1 = 0 và
a 2 v 2 = 0 . Trong đó, v j là điện áp tiệm cận của tụ trong pha j. Bằng cách cộng hai phương

trình và ngắt mạch nguồn áp đầu vào ta có phương trình qout vout +  qi vi = 0 . Trong đó,
caps

vi = vc1,i − vc2,i là độ gợn song của điện áp rơi trên tụ điện. Phương trình trên có thể được

viết lại như phương trình (1.26).
2

 q  1
vout
+  i 
=0
qout caps  qout  Ci

Dễ thấy

(1.26)

qi
là phương trình định nghĩa cho ac ,i . Bằng việc chia hai vế của phương
qout

trình (1.26) cho tần số chuyển mạch, trở kháng RSSL có thể tính được như phương trình
(1.27)
RSSL = 
i

(ac ,i ) 2
Ci f sw

(1.27)

Thành phần tiêu hao RSSL đại diện cho tiêu hao của tụ điện tron quá trình sạc và xả cho
tụ. Giá trị này tỷ lệ nghịch với tần số chuyển mạch và giá trị điện dung của tụ.

13