Luận văn Thạc sĩ Vật lý: Đánh giá vai trò và thiết kế lớp điện môi cực cổng dị cấu trúc trong các transistor hiệu ứng trường xuyên hầm có cấu trúc khác nhau
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (1.6 MB, 102 trang )
BỘ GIÁO DỤC
VÀ ĐÀO TẠO
VIỆN HÀN LÂM KHOA HỌC
VÀ CÔNG NGHỆ VIỆT NAM
HỌC VIỆN KHOA HỌC VÀ CÔNG NGHỆ
-----------------------------
Huỳnh Thị Hồng Thắm
ĐÁNH GIÁ VAI TRÒ VÀ THIẾT KẾ LỚP ĐIỆN MÔI
CỰC CỔNG DỊ CẤU TRÚC TRONG CÁC TRANSISTOR
HIỆU ỨNG TRƯỜNG XUYÊN HẦM
CÓ CẤU TRÚC KHÁC NHAU
LUẬN VĂN THẠC SĨ VẬT LÝ
Khánh Hòa – 2020
BỘ GIÁO DỤC
VÀ ĐÀO TẠO
VIỆN HÀN LÂM KHOA HỌC
VÀ CÔNG NGHỆ VIỆT NAM
HỌC VIỆN KHOA HỌC VÀ CÔNG NGHỆ
-----------------------------
Huỳnh Thị Hồng Thắm
ĐÁNH GIÁ VAI TRÒ VÀ THIẾT KẾ LỚP ĐIỆN MÔI
CỰC CỔNG DỊ CẤU TRÚC TRONG CÁC TRANSISTOR
HIỆU ỨNG TRƯỜNG XUYÊN HẦM
CÓ CẤU TRÚC KHÁC NHAU
Chuyên ngành: Vật lý kỹ thuật
Mã số: 8520401
LUẬN VĂN THẠC SĨ VẬT LÝ
NGƯỜI HƯỚNG DẪN KHOA HỌC:
Hướng dẫn 1: PGS.TS. Nguyễn Đăng Chiến
Hướng dẫn 2: PGS.TS. Phạm Duy Long
Khánh Hòa - 2020
Lời cam đoan
Tơi cam đoan đây là cơng trình nghiên cứu của tơi dưới sự hướng dẫn chính
của PGS. TS. Nguyễn Đăng Chiến.
Những kết quả nghiên cứu của người khác và các số liệu được trích dẫn trong
luận văn đều được chú thích đầy đủ.
Tơi hồn tồn chịu trách nhiệm trước Viện Hàn lâm Khoa học và Công nghệ
Việt Nam về sự cam đoan này.
Khánh Hòa, tháng 07 năm 2020
Huỳnh Thị Hồng Thắm
Lời cảm ơn
Đầu tiên, tơi xin bày tỏ lịng biết ơn sâu sắc đến PGS. TS. Nguyễn Đăng
Chiến, người đã trực tiếp chỉ dạy, hướng dẫn và cung cấp kiến thức nền tảng
cho tôi trong suốt thời gian qua để tơi có thể hồn thành luận văn này.
Tiếp theo, tơi xin cảm ơn PGS. TS. Phạm Duy Long, người đã giúp đỡ
và hỗ trợ tơi rất nhiệt tình trong việc tìm kiếm tài liệu có liên quan đến đề tài.
Tơi xin cảm ơn tất cả các thầy giáo, cô giáo và cán bộ công nhân viên
Viện Hàn lâm Khoa học và Công nghệ Việt Nam, Học viện Khoa học và
Công nghệ Hà Nội, Viện Nghiên cứu và Ứng dụng Công nghệ Nha Trang,
trường Đại học Đà Lạt luôn giúp đỡ nhiệt tình và tạo mọi điều kiện tốt nhất để
tơi hồn thành luận văn.
Tơi cũng xin chân thành cảm ơn ban giám hiệu và các đồng nghiệp tại
trường THPT Hoàng Hoa Thám – Diên Khánh – Khánh Hòa đã tạo mọi điều
kiện thuận lợi cho tôi trong suốt thời gian học tập và làm luận văn.
Cuối cùng, tôi xin chân thành cảm ơn đến gia đình, bạn bè đã ln động
viên và giúp đỡ tơi trong suốt q trình học tập.
Khánh Hòa, tháng 07 năm 2020
Huỳnh Thị Hồng Thắm
Danh mục các kí hiệu và chữ viết tắt
Chữ viết tắt
BTBT
DG-TFET
DG HJ-TFET
Chữ viết đầy đủ bằng Tiếng
Anh
Chữ viết đầy đủ bằng
Tiếng Việt
Band-To-Band-Tunneling
Xuyên hầm qua vùng cấm
Double Gate TFET
TFET lưỡng cổng
Double Gate Heterojunction TFET lưỡng cổng với điện
TFET
môi cổng chuyển tiếp dị chất
Drain-Induced Barrier
Thinning
Sự thu hẹp của rào xuyên
hầm
Energy Bandgap
Độ rộng vùng cấm
EOT
Equivalent Oxide Thickness
Độ dày ơ-xít tương đương
HGD
Hetero-Gate-Dielectric
Điện mơi cực cổng dị cấu
trúc
DIBT
Eg
HGD-TFET Hetero-Gate-Dielectric TFET
HGD-DG
TFET
Hetero-Gate-Dielectric
TFET
TFET điện môi cực cổng dị
cấu trúc
DG- TFET lưỡng cổng với điện
môi cực cổng dị cấu trúc
IC
Integrated Circuit
Mạch tích hợp
ID
Drain Current
Dịng dẫn
Ion
On-Current
Dịng điện mở
Ioff
Off-Current
Dịng điện tắt
Lg
Channel Length
Chiều dài kênh
MOS
Metal-Oxide-Semiconductor
Cơng nghệ kim loại-ơxítbán dẫn
MOSFET
Metal-Oxide-Semiconductor
Field-Effect Transistor
Transistor hiệu ứng trường
kim loại-ơxít-bán dẫn
NMOS
N-Metal-Oxide-Semiconductor MOSFET loại n
PMOS
P-Metal-Oxide-Semiconductor MOSFET loại p
SCE
Short-Channel Effect
Hiệu ứng kênh ngắn
SS
Subthreshold Swing
Độ dốc dưới ngưỡng
SOI
Silicon On Insulator
Silicon trên lớp cách điện
TFET
tox
Tunnel Field-Effect Transistor transistor trường xuyên hầm
Oxide Thickness
UGD-TFET Uniform-Gate Dielectric TFET
Độ dày lớp ơ-xít
TFET điện mơi cực cổng
đồng chất
Vds
Drain-to-Source Voltage
Hiệu điện thế máng-nguồn
Vgs
Gate-to-Source Voltage
Hiệu điện thế cổng-nguồn
Onset Voltage
Hiệu điện thế khởi động
VT
Threshold voltage
Điện áp ngưỡng
Xdh
Drain-side dielectric
heterojunction
Vị trí chuyển tiếp dị cấu
trúc phía máng
Xsh
Source-side dielectric
heterojunction
Vị trí chuyển tiếp dị cấu
trúc phía nguồn
Vonset
Danh mục các hình vẽ, đồ thị
Hình 1.1. Phác họa cấu trúc tụ MOS cơ bản. ................................................... 7
Hình 1.2. Phác họa cấu trúc của MOSFET (a) kênh n; (b) kênh p. ................. 8
Hình 1.3. Giản đồ năng lượng của MOSFET (a) ở trạng thái tắt và (b) ở trạng
thái mở. ........................................................................................................... 10
Hình 1.4. Minh họa đặc tính dịng–thế của MOSFET và TFET. ................... 13
Hình 1.5. Phác họa cấu trúc của TFET đơn cổng (a) loại n và (b) loại p. ..... 14
Hình 1.6. Giản đồ năng lượng của TFET (a) ở trạng thái tắt và (b) ở trạng thái
mở. .................................................................................................................. 15
Hình 1.7. Cấu trúc SOI của (a) NMOS và (b) TFET loại n. .......................... 16
Hình 1.8. Phác họa sơ đồ mặt cắt ngang của cấu trúc DG-TFET.. ................ 18
Hình 1.9. Phác họa cấu trúc của DG HJ-TFET với cổng xếp lớp. ................ 20
Hình 1.10. Phác họa cấu trúc của HGD-TFET đặc trưng. ............................. 21
Hình 1.11. Phác họa cấu trúc của HGD-TFET dựa trên cấu trúc khối đặc
trưng với chiều dài cổng là 100 nm. ............................................................... 22
Hình 2.1. Minh họa sự xuyên hầm qua vùng cấm của electron từ vùng hóa trị
sang vùng dẫn của chuyển tiếp p-n phân cực ngược trong điện trường đều. 27
Hình 2.2. Giản đồ năng lượng của chất bán dẫn có (a) vùng cấm trực tiếp và
(b) vùng cấm gián tiếp. ................................................................................... 28
Hình 2.3. Sự truyền của véc-tơ sóng qua rào thế hình chữ nhật. ................... 30
Hình 2.4. Rào thế V(x) có hình dạng tùy ý. ................................................... 31
Hình 3.1. Phác họa TFET cấu trúc khối với (a) điện môi cực cổng đồng chất
và (b) điện môi cực cổng dị cấu trúc có chiều dài kênh 100 nm. .................. 48
Hình 3.2. Đặc tính dịng-thế của (a) UGD-TFET và (b) HGD-TFET với các
giá trị EOT của vật liệu điện môi cao khác nhau. .......................................... 50
Hình 3.3. Giản đồ năng lượng (a) ở trạng thái tắt của UGD-TFET và (b) ở
trạng thái mở của HGD-TFET với các giá trị EOT của vật liệu điện môi cao
khác nhau. ....................................................................................................... 52
Hình 3.4. Phác họa cấu trúc của HGD-DG TFET. ........................................ 54
Hình 3.5. Đặc tính dịng-thế của (a) HGD-TFET cấu trúc khối và (b) HGDDG TFET với Xdh có giá trị khác nhau. ......................................................... 55
Hình 3.6. Đồ thị biểu diễn sự phụ thuộc của dòng mở vào Xdh ở (a) HGDTFET cấu trúc khối và (b) HGD-DG TFET. ................................................. 56
Hình 3.7. Giản đồ năng lượng ở trạng thái khởi động của (a) HGD-TFET cấu
trúc khối và (b) HGD-DG TFET với các giá trị Xdh khác nhau. .................... 58
Hình 3.8. Đồ thị biểu diễn sự phụ thuộc của Xdh tối ưu và tỷ lệ dòng mở được
nâng cao vào tỷ số EOT của lớp điện môi thấp/điện môi cao ở (a) HGD-TFET
cấu trúc khối và (b) HGD-DG TFET. ............................................................ 59
Hình 3.9. Giản đồ năng lượng ở trạng thái mở của (a) HGD-TFET cấu trúc
khối và (b) HGD-DG TFET với tỷ số EOT của lớp điện môi thấp/điện môi
cao khác nhau. ................................................................................................ 60
Hình 3.10. Đặc tính dịng-thế của (a) HGD-TFET cấu trúc khối và (b) HGDDG TFET với các vị trí Xsh khác nhau. .......................................................... 62
Hình 3.11. Sự thay đổi của dòng mở theo Xsh ở (a) HGD-TFET cấu trúc khối
và (b) HGD-DG TFET. .................................................................................. 64
Hình 3.12. Đồ thị biểu diễn sự thay đổi của Xsh tối ưu và tỷ lệ dòng mở được
nâng cao theo tỷ số EOT của lớp điện môi thấp/điện môi cao trong (a) HGDTFET cấu trúc khối và (b) HGD-DG TFET. ................................................. 65
Hình 3.13. Phác họa cấu trúc của HGD-TFET xuyên hầm đường. ............... 67
Hình 3.14. (a) Đặc tính dịng-thế và (b) tốc độ xun hầm ở trạng thái dưới
ngưỡng và trạng thái mở của HGD-TFET xuyên hầm đường với các giá trị
Xdh khác nhau. ................................................................................................ 68
Hình 3.15. Giản đồ năng lượng của HGD-TFET xuyên hầm đường ở trạng
thái mở (a) theo phương thẳng đứng và (b) theo phương ngang. .................. 69
Hình 3.16. (a) Đặc tính dòng-thế và (b) tốc độ xuyên hầm của HGD-TFET
xuyên hầm đường với các giá trị Xsh khác nhau. ........................................... 70
Hình 3.17. Giản đồ năng lượng theo phương thẳng đứng dọc theo đường cắt
AA’ trong HGD-TFET xuyên hầm đường ở trạng thái mở với (a) Xsh = 20 nm
và (b) Xsh = 6 nm. ........................................................................................... 71
Hình 3.18. Đặc tính dịng-thế của (a) UGD-TFET và (b) HGD-TFET có cấu
trúc khối ở độ dài kênh khác nhau. ................................................................ 74
Hình 3.19. (a) Tốc độ xuyên hầm qua vùng cấm và (b) giản đồ năng lượng ở
trạng thái tắt của UGD-TFET và HGD-TFET có độ dài kênh 30 nm. .......... 75
Hình 3.20. Đặc tính dịng-thế của (a) UGD-DG TFET và (b) HGD-DG TFET
với các độ dài kênh khác nhau. ....................................................................... 77
Hình 3.21. Giản đồ năng lượng của UGD-DG TFET và HGD-DG TFET với
độ dài kênh 20 nm (a) ở trạng thái tắt và (b) ở trạng thái mở. ....................... 78
Hình 3.22. Đồ thị biểu diễn sự thay đổi của (a) độ dốc dưới ngưỡng và (b)
DIBT của HGD-DG TFET và UGD-DG TFET vào độ dài kênh. ................. 80
Hình 3.23 (a) Đặc tính dịng-thế và (b) giản đồ năng lượng của HGD-DG
TFET với các giá trị Xdh khác nhau. .............................................................. 81
Hình 3.24. Đồ thị biểu diễn sự phụ thuộc của (a) độ dốc dưới ngưỡng và (b)
DIBT vào Xdh của HGD-DG TFET có độ dài kênh khác nhau. .................... 83
Hình 3.25. Đồ thị biểu diễn sự phụ thuộc của DIBT vào tỷ số EOT của vật
liệu điện môi thấp/điện môi cao ở linh kiện HGD-DG TFET khi (a) Xdh = 8
nm và (b) Xdh tối ưu thỏa mãn điều kiện Xdh – Lg = 5 nm. ............................ 85
1
MỤC LỤC
MỤC LỤC ....................................................................................................... 1
MỞ ĐẦU ......................................................................................................... 3
CHƯƠNG 1. TỔNG QUAN TÀI LIỆU ....................................................... 5
1.1. MOSFET VÀ GIỚI HẠN VẬT LÝ ......................................................... 5
1.2. ƯU ĐIỂM VÀ HẠN CHẾ CỦA TFET .................................................. 12
1.3. TFET VỚI ĐIỆN MÔI CỰC CỔNG DỊ CẤU TRÚC ........................... 19
1.4. MỤC TIÊU CỦA LUẬN VĂN .............................................................. 24
CHƯƠNG 2. SƠ LƯỢC VỀ MƠ HÌNH XUN HẦM QUA VÙNG
CẤM VÀ PHẦN MỀM MÔ PHỎNG HAI CHIỀU ................................. 26
2.1. MÔ HÌNH KANE CHO XUYÊN HẦM QUA VÙNG CẤM ................ 26
2.1.1. Cơ chế xuyên hầm qua vùng cấm ................................................. 26
2.1.1.1. Chất bán dẫn có vùng cấm trực tiếp và gián tiếp ......................... 26
2.1.1.2. Mơ hình bán cổ điển WKB ............................................................ 29
2.1.1.3. Mơ hình Kane ................................................................................ 35
2.1.2. Tốc độ xun hầm dựa trên mơ hình Kane ................................. 39
2.2. PHẦN MỀM MƠ PHỎNG HAI CHIỀU ................................................ 43
CHƯƠNG 3. KẾT QUẢ VÀ THẢO LUẬN .............................................. 46
3.1. CƠ CHẾ GIẢM DÒNG RÒ LƯỠNG CỰC ........................................... 47
3.1.1. Cấu trúc linh kiện .......................................................................... 48
3.1.2. Triệt tiêu dòng lưỡng cực .............................................................. 49
3.2. TFET CẤU TRÚC LƯỠNG CỔNG ...................................................... 52
3.2.1. Cấu trúc linh kiện .......................................................................... 53
3.2.2. Vai trò của chuyển tiếp dị cấu trúc phía máng ........................... 53
3.2.3. Vai trị của chuyển tiếp dị cấu trúc phía nguồn .......................... 61
2
3.3. TFET VỚI CẤU TRÚC XUYÊN HẦM ĐƯỜNG ................................. 66
3.3.1. Cấu trúc linh kiện .......................................................................... 66
3.3.2. Ảnh hưởng của chuyển tiếp dị cấu trúc phía máng .................... 66
3.3.3. Ảnh hưởng của chuyển tiếp dị cấu trúc phía nguồn ................... 71
3.4. ẢNH HƯỞNG CỦA ĐIỆN MÔI DỊ CẤU TRÚC TỚI HIỆU ỨNG
KÊNH NGẮN ................................................................................................ 72
3.4.1. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu ứng
kênh ngắn .................................................................................................. 73
3.4.1.1. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu ứng
kênh ngắn ở TFET cấu trúc khối ............................................................... 73
3.4.1.2. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu ứng
kênh ngắn ở DG-TFET ............................................................................... 76
3.4.2. Ảnh hưởng của thông số điện môi cổng dị cấu trúc đến hiệu ứng
kênh ngắn .................................................................................................. 79
3.4.2.1. Ảnh hưởng của chuyển tiếp dị cấu trúc phía máng Xdh đến hiệu ứng
kênh ngắn ................................................................................................... 81
3.4.2.2. Ảnh hưởng của tỷ số EOT của vật liệu điện môi thấp/điện môi cao
đến hiệu ứng kênh ngắn ............................................................................. 84
CHƯƠNG 4. KẾT LUẬN VÀ KIẾN NGHỊ .............................................. 86
CƠNG TRÌNH CỦA TÁC GIẢ CĨ LIÊN QUAN ĐẾN LUẬN VĂN .... 87
TÀI LIỆU THAM KHẢO ........................................................................... 88
3
MỞ ĐẦU
Một trong những linh kiện điện tử hiện được xem là tiềm năng cho các
mạch tích hợp cơng suất thấp là transistor hiệu ứng trường xuyên hầm (TFET)
vì độ dốc dưới ngưỡng (SS) của nó ở nhiệt độ phịng có thể nhỏ hơn nhiều so
với giá trị 60 mV/decade. Với độ dốc dưới ngưỡng có thể nhỏ, người ta hy
vọng rằng hiệu điện thế ngưỡng của TFET có thể được giảm đáng kể để đảm
bảo dòng mở và hiệu điện thế tăng tốc đủ lớn trong khi vẫn duy trì dịng rị
nhỏ. Tuy vậy, cơ chế xun hầm cũng đồng thời là lý do khiến dòng mở của
TFET thấp vì xác suất xuyên hầm là tương đối nhỏ. Hơn nữa, trong các cấu
trúc TFET xuyên hầm điểm đặc trưng, xuyên hầm ở trạng thái mở chủ yếu
xảy ra ở một góc nhỏ của cực nguồn và điều này cũng giới hạn dòng xuyên
hầm của TFET. Để cải thiện dòng mở, ngoài kỹ thuật liên quan đến vật liệu,
người ta đã đề xuất nhiều kỹ thuật khác nhau liên quan tới cấu trúc. Trong số
đó, cấu trúc điện mơi cực cổng dị cấu trúc giúp tăng đáng kể dòng điện mở
trong khi đồng thời làm giảm mạnh dòng rò lưỡng cực của TFET. Vả lại, vì
kỹ thuật này được thực hiện ở lớp cách điện cực cổng, nó hồn tồn kết hợp
được với các kỹ thuật tiên tiến khác liên quan đến vùng thân hay vùng điện
cực cổng để nâng cao hơn nữa đặc tính điện của linh kiện. Vì vậy, việc nghiên
cứu đánh giá vai trò và thiết kế lớp điện môi cực cổng dị cấu trúc trong các
cấu trúc TFET khác nhau là rất cần thiết.
Vì mức độ điều biến thế năng ở vùng kênh phụ thuộc vào bề dày ơ-xít
tương đương của lớp cách điện cực cổng, việc áp dụng một mối nối dị cấu
trúc ở lớp cách điện cực cổng gây ra một sự thay đổi đột ngột của độ biến
điệu thế năng vùng kênh ngay dưới vị trí mối nối dị cấu trúc. Sự khác biệt đột
ngột đó tạo ra một giếng thế định xứ tại vị trí của mối nối. Giếng thế này nếu
định xứ ở một vị trí và trong một điều kiện thích hợp sẽ phát huy vai trị của
nó trong việc làm giảm độ dốc dưới ngưỡng và tăng dòng mở của linh kiện.
Trong đề tài này, chúng tôi nghiên cứu thiết kế lớp điện môi cực cổng dị cấu
trúc, từ đó đánh giá vai trị của nó trong việc nâng cao đặc tính điện của TFET
có các cấu trúc khác nhau. Các hằng số điện môi cao và thấp của chất cách
điện được giả sử là có thể tùy chỉnh và được lựa chọn ở một giá trị tỷ số thích
4
hợp sao cho phát huy cao nhất khả năng tăng dịng mở của kỹ thuật điện mơi
dị cấu trúc. Tham số thiết kế cơ bản là vị trí của mối nối dị cấu trúc được khảo
sát ở tất cả các loại TFET khác nhau để nghiên cứu cơ chế, tính chất và vai trị
của nó trong việc nâng cao đặc tính điện của linh kiện.
Đối tượng nghiên cứu của luận văn là các transistor hiệu ứng trường
xuyên hầm với các cấu trúc khác nhau, bao gồm: cấu trúc xuyên hầm điểm,
xuyên hầm đường, cấu trúc khối và cấu trúc thân mỏng lưỡng cổng. Bề dày
vật lý của lớp cách điện cực cổng được giữ đồng nhất ở giá trị vừa đủ lớn (~ 3
nm) để đạt được mức cho phép của dòng rò xuyên hầm trực tiếp qua cực
cổng. Vật liệu sử dụng là InGaAs mà trong đó nồng độ In và Ga có thể thay
đổi phù hợp trong từng mục đích nghiên cứu. Các nghiên cứu được dựa trên
mơ phỏng đặc tính điện cho cấu trúc hai chiều của linh kiện TFET. Mô phỏng
hai chiều được thực hiện dựa trên phần mềm mô phỏng MEDICI đã được phát
triển và thương mại hóa bởi cơng ty Synopsys của Hoa Kỳ.
Đề tài giúp hiểu rõ vai trò và ảnh hưởng của điện mơi cực cổng dị cấu
trúc tới đặc tính điện cũng như đưa ra các tham số thiết kế phù hợp nhằm
nâng cao đặc tính tắt-mở của các loại TFET có cấu trúc khác nhau.
5
CHƯƠNG 1. TỔNG QUAN TÀI LIỆU
Trong khoảng những năm cuối của thế kỉ XX, hàng loạt các sản phẩm
công nghệ cao đã ra đời. Các thiết bị điện tử hiện đại có ý nghĩa lớn trong
cuộc cánh mạng cơng nghệ và đã góp phần nâng cao đời sống con người.
Năm 1960, sự ra đời của transistor hiệu ứng trường kim loại-ơxít bán dẫn
(MOSFET) là một trong những bước phát triển đột phá trong công nghệ điện
tử. Vào những năm thập niên 90, MOSFET đã được thu nhỏ đến kích thước
nm với tốc độ làm việc cao nên nó nhanh chóng chiếm vai trị chủ đạo trong
ngành cơng nghệ điện tử. Tuy nhiên, trong thời đại công nghệ ngày nay, với
yêu cầu cao về sự thu nhỏ về kích thước linh kiện thì MOSFET đã phải đối
mặt với một số vấn đề khó khăn khơng thể khắc phục được dù đã áp dụng
nhiều kỹ thuật tiên tiến. Trong khi đó, TFET được đánh giá là linh kiện tiềm
năng thay thế cho MOSFET. Trong TFET, cơ chế xuyên hầm qua vùng cấm
là cơ chế thiết yếu để tạo ra quá trình vận chuyển hạt tải điện đã được khai
thác thành công. Vậy nên trong chương này, luận văn sẽ giúp chúng ta hiểu rõ
hơn về cơ chế hoạt động cũng như ưu điểm và nhược điểm của hai loại linh
kiện này.
1.1. MOSFET VÀ GIỚI HẠN VẬT LÝ
Trong đời sống hiện đại ngày nay không thể nào thiếu được các thiết bị
điện và điện tử. Các thiết bị này có thể nói là phổ biến khắp mọi nơi có con
người và nó vẫn đang tích cực hỗ trợ cho cuộc sống của chúng ta. Sự phát
triển của khoa học công nghệ thật sự đã đem lại những diện mạo mới cho
cuộc sống. Giờ đây, chúng ta khơng những có thể biết được tình hình xảy ra
trên thế giới chỉ trong vài phút mà cịn có thể “gặp mặt” người thân, bạn bè dù
ở cách xa cả nửa vịng Trái Đất. Trong đó, vật liệu đóng vai trị quan trọng
trong việc điều khiển các thiết bị điện tử là chất bán dẫn (semiconductor).
Công nghiệp vi mạch bán dẫn và mạch tích hợp (IC) đã trở thành ngành công
nghiệp mũi nhọn của rất nhiều quốc gia trên thế giới.
Năm 1940, tại phịng thí nghiệm Bell Labs, Ronssell B. Ohl đã sản xuất
thành công các tinh thể Silicon, một chất bán dẫn nổi tiếng có thể hoạt động
như một bộ chỉnh lưu. Đây chính là khởi đầu cho sự phát triển của ngành bán
6
dẫn sau này. Đến năm 1947, cũng tại phịng thí nghiệm Bell Labs đã có một
bước phát triển đột phá khác khi John Bardeen và Walter Houser Brattain đã
phát minh transistor tiếp xúc điểm Germanium đầu tiên. Đây là cột mốc quan
trọng trong nỗ lực tìm ra thiết bị mới thay thế cho ống chân không và báo
trước sự xuất hiện của thời đại transistor. Tuy nhiên, tại thời điểm phát minh,
transistor bị dịng rị lớn và khơng thể làm việc ở nhiệt độ cao. Sau đó,
William Bradford Shockley đã phát triển transistor chuyển tiếp (junction
transistor) và transistor tiếp xúc lưỡng cực. Sử dụng kỹ thuật này, Morgan
Sparks - nhà hóa học của Bell Labs đã thả các viên tạp chất nhỏ vào
Germanium nóng chảy trong q trình phát triển tinh thể để tạo các mối nối
pn. Năm 1950, Morgan Sparks và Teal bắt đầu thêm hai viên tạp chất liên tiếp
vào khối Germanium, lớp thứ nhất có tạp chất loại p và lớp thứ hai có tạp chất
chất loại n tạo thành cấu trúc npn. Các transistor chuyển tiếp như vậy có hiệu
suất vượt xa các transistor tiếp xúc điểm nên mơ hình transistor chuyển tiếp
bắt đầu được ứng dụng cho các mạch điện tử để khuếch đại dòng, khuếch đại
thế và khuếch đại tín hiệu cơng suất. Bell Labs đã công bố tiến bộ này vào
ngày 4 tháng 7 năm 1951 trong một cuộc họp báo. Vài năm sau đó, transistor
hiệu ứng trường đầu tiên đã được Bell Labs sản xuất. Với những đóng góp
cho sự nghiên cứu và phát triển của transistor, năm 1956 giải Nobel Vật lý đã
được trao đồng thời cho ba nhà khoa học W. B. Shockley, J. Bardeen và W.
H. Brattain. Sự ra đời của transistor đã đánh dấu cho một kỹ nguyên cơng
nghệ rực rỡ bậc nhất trong lịch sử lồi người và ngành cơng nghệ bán dẫn sau
đó đã phát triển một cách nhanh chóng. Tiêu biểu cho sự phát triển này là sự
ra đời của mạch tích hợp với các linh kiện đơn giản được tích hợp lên trên bề
mặt tấm Silicon gọi là “chip”. Trong ngành công nghệ ngày nay, hầu hết các
thiết bị điện tử trên thế giới là chip IC. Một con chip tuy rất nhỏ nhưng là một
hệ thống các vi mạch cực kỳ phức tạp. Việc thiết kế và chế tạo các con chip là
sự tổng hợp của nhiều ngành khoa học và công nghệ khác nhau.
Năm 1960, không những công nghệ Epitaxial được phát triển thành cơng
mà transistor hiệu ứng trường kim loại-ơxít bán dẫn (MOSFET) đầu tiên cũng
được sản xuất tại phịng thí nghiệm Bell Labs. Năm 1963, công nghệ MOS
(complementary metal-oxide-semiconductor) ra đời cũng được coi là nền tảng
7
Kim loại (Metal)
Lớp ơ-xít
tox
Đế bán dẫn
Hình 1.1. Phác họa cấu trúc tụ MOS cơ bản.
cho sự phát triển rực rỡ của bán dẫn. Hiện nay, MOS đang là công nghệ được
sử dụng để sản xuất IC và MOSFET chính là linh kiện quan trọng nhất trong
cơng nghệ MOS. Kích thước của MOSFET khá nhỏ, một vi mạch có thể chứa
đến hàng triệu MOSFET, nên nó được sử dụng rộng rãi trong các ứng dụng
mạch số [1]. Vào những năm thập niên 90, kích thước của MOSFET được thu
nhỏ đến nanomet, tốc độ làm việc cao, con chíp Silicon được chế tạo đại trà
và giá thành thấp. Vì vậy mà trong một thời gian dài, MOSFET đóng vai trị
quan trọng trong cơng nghệ điện tử.
MOSFET có ngun tắc hoạt động dựa trên hiệu ứng từ trường để tạo ra
dòng điện [1], vì có cấu trúc bán dẫn nên nó cho phép điều khiển bằng điện áp
với dòng điều khiển cực nhỏ. Trong đó, cấu trúc MOS (metal-oxidesemiconductor) được ví như là “trái tim” của MOSFET. Cấu trúc MOS cơ
bản tương tự như một tụ điện phẳng được phác họa như hình 1.1. Cấu trúc
MOS có được bằng cách lắng đọng một lớp Silicon dioxide hoặc vật liệu điện
môi khác trên đế (substrate) Silicon hoặc vật liệu bán dẫn khác. Sau đó đặt
một lớp kim loại trên lớp điện môi cổng để tạo thành điện cực cổng [2]. Kim
loại có thể là nhôm hoặc một số kim loại khác, nhưng bây giờ hầu hết nó là đa
tinh thể có độ dẫn cao được lắng đọng trên lớp ơ-xít [1]. Trong đó tox là độ
dày của lớp ơ-xít cổng (oxide thickness).
Hình 1.2 phác họa cấu trúc cơ bản của một MOSFET. Từ hình 1.2 có thể
thấy cấu trúc cơ bản của MOSFET gồm ba điện cực: cực máng (Drain (D)),
cực nguồn (Source (S)) và cực cổng (Gate (G)). Cực cổng là cực điều khiển
8
Insulator
Gate
Source
Drain
n+
n+
p
(a)
Insulator
Gate
Source
Drain
p+
p+
n
(b)
Hình 1.2. Phác họa cấu trúc của MOSFET (a) kênh n và (b) kênh p.
được cách ly hoàn toàn với cấu trúc bán dẫn cịn lại bởi lớp điện mơi
(insulator) rất mỏng nhưng có độ cách điện cực lớn là SiO2. MOSFET có hai
loại là MOSFET kênh n (NMOS) và MOSFET kênh p (PMOS). MOSFET
kênh n có nguồn và máng được pha tạp loại n với nồng độ cao, thân pha tạp
loại p với nồng độ thấp hơn. Trong khi đó, MOSFET kênh p có nguồn và
máng được pha tạp loại p với nồng độ cao, thân pha tạp loại n với nồng độ
thấp hơn. Thân và gốc của các điện cực được gắn liền với nhau. Kênh được
hình thành phía dưới cổng và hạt tải điện có thể di chuyển giữa nguồn và
máng qua kênh nếu có sự chênh lệch điện thế giữa nguồn và máng. MOSFET
thuộc loại kênh n hay kênh p là do hạt tải điện đa số trong kênh. Ở MOSFET
kênh n, hạt tải điện đa số là electron và MOSFET kênh p thì hạt tải điện đa số
là lỗ trống. MOSFET kênh n, máng được đặt vào điện áp nguồn cấp còn
9
nguồn thường được nối đất để kéo điện áp máng xuống đất. Ngược lại, với
MOSFET kênh p, máng được nối đất còn nguồn thường được đặt vào điện áp
nguồn cấp để kéo điện áp máng lên gần với điện áp cung cấp. MOSFET hoạt
động như một công tắc đơn giản. Trong đó, MOSFET như một cơng tắc đóng
khi cổng được nối đất và như một công tắc mở khi cổng được nối với điện áp
cấp [2].
MOSFET hoạt động dựa trên nguyên lý của vật lý cổ điển, với cơ chế
khuếch tán nhiệt truyền thống [2]. Ở đây, ta sử dụng MOSFET kênh n để hiểu
hơn về cơ chế hoạt động của MOSFET. Khi hiệu điện thế cổng-nguồn Vgs
thấp hơn điện áp ngưỡng (VT) của NMOS thì rào thế nhiệt tại kênh cao khiến
phần lớn electron ở cực nguồn không thể đi qua kênh đến cực máng, khi đó
linh kiện ở trạng thái tắt. MOSFET là lý tưởng khi ở trạng thái tắt khơng có
dịng điện giữa nguồn và máng. Tuy nhiên, một số electron có năng lượng lớn
vẫn có thể chảy từ nguồn đến máng tạo nên dòng dưới ngưỡng. Khi hiệu điện
thế cổng-nguồn (Vgs) lớn hơn điện áp ngưỡng, điện trường cực cổng cảm ứng
mạnh tới khu vực kênh làm hạ rào thế nhiệt xuống rất thấp và do đó phần lớn
electron ở cực nguồn có thể dễ dàng tới cực máng để thiết lập trạng thái mở.
Hình 1.3 mô tả cơ chế phát xạ nhiệt của MOSFET kênh n ở trạng thái tắt và
trạng thái mở. Dòng dẫn (drain current ID)) của MOSFET ở trạng thái mở có
thể được xác định bằng công thức [2]:
Vds2
W
ID = nCox (Vgs VT )Vds
2
L
(1.1)
Trong đó: µn là độ linh động của electron trong kênh, Cox là điện dung của lớp
ơ-xít trên một đơn vị diện tích, W là chiều rộng của cổng, L là chiều dài của
cổng, Vds là hiệu điện thế máng-nguồn (drain-to-source voltage). Điện dung
của lớp ơ-xít trên một đơn vị diện tích được tính như sau [2]:
Cox
ox
tox
(1.2)
10
N+
P
N+
EC
EV
(a) Sự phát xạ nhiệt
ở trạng thái tắt
N+
P
N+
EC
EV
(b) Sự phát xạ nhiệt
ở trạng thái mở
Hình 1.3. Giản đồ năng lượng của MOSFET (a) ở trạng thái tắt và
(b) ở trạng thái mở.
Với εox là hằng số điện môi của vật liệu điện mơi cổng. Từ phương trình (1.1)
và (1.2) ta dễ dàng nhận thấy muốn tăng dòng dẫn của MOSFET ta có thể sử
dụng các vật liệu cổng có hằng số điện môi cao, thay đổi cấu trúc cổng, giảm
độ dày lớp ơ-xít cổng và/hoặc tăng điện áp cấp. Nhưng việc tăng điện áp cấp
sẽ không phù hợp với yêu cầu về hiệu suất của các mạch tích hợp.
Trong hơn 50 năm phát triển, với ưu điểm dễ chế tạo và kích thước nhỏ,
MOSFET đã được sử dụng rộng rãi trong các mạch IC và đóng vai trị quan
trọng trong ngành chế tạo linh kiện điện tử. Nhưng kỹ thuật điện tử hiện đại
địi hỏi sự tích hợp và nâng cao hiệu suất của các vi mạch nên số lượng các
11
transistor trong mạch cũng tăng lên theo cấp số nhân vì vậy cần phải giảm
kích thước của các transistor. Tuy nhiên khi giảm kích thước của MOSFET
đến 50 nm, để đạt được dòng mở mong muốn với điện thế nguồn cấp nhỏ, ta
phải giảm điện môi cổng với độ dày ô-xít tương đương (Equivalent Oxide
Thickness (EOT)) trong khoảng 0.5-1 nm. Nhưng khi lớp ơ-xít q mỏng, do
hiệu ứng kênh ngắn, hạt dẫn trong kênh có thể xuyên hầm trực tiếp qua cổng,
q trình xun hầm qua rào điện mơi sẽ làm tăng dịng rị (leakage current)
dẫn đến cơng suất hao phí của các thiết bị cũng tăng theo [3]. Bên cạnh đó,
đặc tính tắt-mở của linh kiện được đo bằng đại lượng là độ dốc dưới ngưỡng.
Độ dốc dưới ngưỡng được định nghĩa là điện áp cổng cần thiết để tăng dòng
dẫn lên 1 decade hoặc 10 lần. Do sử dụng cơ chế khuếch tán nhiệt nên độ dốc
dưới ngưỡng tại nhiệt độ phòng của MOSFET bị giới hạn ở 60 mV/decade.
Vì vậy, nếu giảm điện áp cung cấp sẽ làm giảm tốc độ của mạch. Những giới
hạn vật lý đó của MOSFET là thách thức đối với các vi mạch tích hợp trong
giai đoạn hiện nay. Do đó, vấn đề cấp thiết là việc thu nhỏ kích thước của
MOSFET nhưng vẫn phải đảm bảo dịng rị khơng đáng kể và độ dốc dưới
ngưỡng nhỏ hơn 60 mV/decade tại nhiệt độ phòng [4].
Nhiều cấu trúc và kỹ thuật tiên tiến đã được nghiên cứu và đưa vào sử
dụng, nên MOSFET truyền thống có khả năng thu nhỏ xuống 100 nm đã được
sản xuất hàng loạt như MOSFET với cấu trúc lưỡng cổng, đa cổng, cổng xung
quanh,… Tuy nhiên, ngay cả trường hợp lý tưởng về điện mơi cổng thì độ dốc
dưới ngưỡng của MOSFET cũng không thể giảm xuống 60 mV/decade tại
nhiệt độ phòng. Do giới hạn về độ dốc dưới ngưỡng nên điện thế nguồn cấp
cho mạch vẫn không giảm xuống được [5] dù đã áp dụng nhiều kỹ thuật tiên
tiến. Một số ý tưởng như thiết kế FET điện cơ nano [6], MOSFET treo [7],
transistor hiệu ứng trường kim loại ơ-xít bán dẫn va chạm ion hóa … đã cho
độ dốc dưới ngưỡng nhỏ hơn 60 mV/decade ở nhiệt độ phòng nhưng lại gặp
phải nhiều bất lợi như dịng rị cao, ảnh hưởng đến đặc tính tắt-mở (on-off
switching) của linh kiện, hoặc cần điện thế máng cao trong suốt quá trình hoạt
động [8, 9]... Do vậy, để giảm công suất tiêu thụ và thu nhỏ linh kiện mà
không giảm điện thế nguồn cấp là một bài tốn khó đối với MOSFET nói
riêng và ngành cơng nghệ điện tử nói chung.
12
1.2. ƯU ĐIỂM VÀ HẠN CHẾ CỦA TFET
Trước những khó khăn mà MOSFET truyền thống đang phải đối mặt,
việc tìm ra một thiết bị khác với kích thước nanomet và thỏa mãn các vấn đề
về dòng rò, dòng dẫn và điện áp nguồn cấp là rất cần thiết đối với sự phát
triển của công nghệ điện tử ngày nay. Các nghiên cứu chuyên sâu đã dẫn đến
sự ra đời của linh kiện mới hứa hẹn sẽ khắc phục được những nhược điểm của
MOSFET là TFET [10]. TFET đầu tiên được nghiên cứu bởi Tetsuya Baba là
transistor xuyên hầm bề mặt và được công bố vào năm 1992. TFET đã được
chứng minh bằng mơ phỏng và thực nghiệm rằng nó có thể hoạt động bình
thường dù kích thước rất nhỏ (chiều dài cổng khoảng 0.1 µm) và độ dốc dưới
ngưỡng thấp hơn 60 mV/decade. Hình 1.4 mơ tả đặc tính dịng-thế của
MOSFET và TFET. Hình 1.4 hiển thị, độ dốc dưới ngưỡng của TFET thấp
hơn so với MOSFET tại nhiệt độ phòng.
Cấu trúc ban đầu của TFET gần giống với MOSFET nhưng cực nguồn
và máng của TFET được pha tạp khác loại. TFET đơn thuần là một diode p-in hoạt động ở trạng thái phân cực ngược với cổng điện môi điều khiển dòng
xuyên hầm nằm trên vùng bán dẫn nội (intrinsic) [2]. Hình 1.5 minh họa cấu
trúc cơ bản của linh kiện TFET đơn cổng dựa trên vật liệu Silicon có cực
nguồn và cực máng pha tạp khác nhau với nồng độ cao và đột ngột. Giống
như MOSFET, TFET có hai loại là TFET loại n và TFET loại p. TFET loại n
có máng được pha tạp loại n, nguồn được pha tạp loại p. Ngược lại, TFET
loại p có máng được pha tạp loại p, nguồn được pha tạp loại n. Kênh là một
chất bán dẫn nội pha tạp loại p hoặc loại n. Ngoài ra, cực nguồn và cực máng
của TFET được pha tạp với nồng độ cao còn kênh được pha tạp với nồng độ
thấp. Bên cạnh đó, kênh được tách ra khỏi điện cực cổng tương tự như
MOSFET thông thường. TFET được gọi là loại n hay loại p phụ thuộc vào
loại hạt tải điện đa số trong kênh. Với TFET loại n: nguồn được nối đất, điện
áp dương được đặt vào máng và điện cực cổng, hạt tải điện chiếm ưu thế
trong kênh là electron khi TFET ở trạng thái mở. Còn với TFET loại p: nguồn
được nối đất, điện áp âm được đặt vào máng và điện cực cổng, khi TFET ở
trạng thái mở thì hạt tải điện chiếm ưu thế trong kênh là lỗ trống [2].
13
Dòng dẫn (ID)
MOSFET
TFET
SS ≥ 60 mV/decade
SS < 60 mV/decade
Điện thế cổng (VG)
Hình 1.4. Minh họa đặc tính dịng–thế của MOSFET và TFET.
Ngay từ khi ra đời, TFET đã gây ra được sự chú ý lớn đối với các nhà khoa
học vì đã khắc phục được các giới hạn vật lý của MOSFET truyền thống như
độ dốc dưới ngưỡng nhỏ và ít bị ảnh hưởng bởi hiệu ứng kênh ngắn hơn
MOSFET [11]. Khơng những vậy, TFET và MOSFET lại có cùng cơng nghệ
CMOS tương thích với nhau. Sự khác biệt lớn nhất giữa TFET và MOSFET
nằm ở cơ chế vận chuyển hạt dẫn cơ bản. Nếu như MOSFET sử dụng cơ chế
khuếch tán nhiệt để tạo ra dịng điện thì TFET lại hoạt động dựa trên cơ chế
xuyên hầm qua vùng cấm (BTBT) [2]. Với cơ chế BTBT, các hạt dẫn sẽ
xuyên qua vùng cấm để đi từ dải hóa trị đến dải dẫn đối với TFET loại n
(hoặc ngược lại đối với TFET loại p). Hình 1.6 mơ tả cơ chế xuyên hầm qua
vùng cấm của TFET loại n ở trạng thái tắt và trạng thái mở. Khi điện thế cực
cổng thấp, dải dẫn nằm phía trên dải hóa trị nên độ rộng rào xuyên hầm ở
vùng chuyển tiếp nguồn-kênh lớn làm cho xác suất xuyên hầm rất nhỏ do đó
TFET ở trạng thái tắt. Khi điện thế cổng tăng lên, điện thế cổng sẽ điều chỉnh
mật độ hạt dẫn bên dưới cổng. Khi điện thế đặt vào cổng vượt quá điện thế
ngưỡng, giản đồ năng lượng ở kênh bị kéo xuống làm cho độ dốc của kênh
năng lượng tại lớp chuyển tiếp nguồn-kênh rất lớn. Do đó, độ rộng rào xuyên
hầm hẹp lại làm cho electron trong dải hóa trị có thể xuyên hầm qua vùng
cấm đến dải dẫn để thiết lập trạng thái mở [2]. TFET là lý tưởng khi cửa sổ
xuyên hầm (tunneling window) tại chuyển tiếp nguồn-kênh được mở trộng ở
trạng thái mở nhưng đóng hồn toàn ở trạng thái tắt.
14
Insulator
Gate
Source
Drain
p+
n+
p
(a)
Insulator
Gate
Source
Drain
n+
p+
n
(b)
Hình 1.5. Phác họa cấu trúc của TFET đơn cổng (a) loại n và (b) loại p.
Một trong những đặc tính điện quan trọng nhất của TFET là có độ dốc
dưới ngưỡng tốt hơn MOSFET thông thường và điều đặc biệt nữa là độ dốc
dưới ngưỡng của nó phụ thuộc vào điện áp cổng [2, 12]. Điều này có thể được
giải thích bằng sự phụ thuộc phức tạp của dịng dẫn vào xác suất xuyên hầm
và số lượng các trạng thái xuyên hầm đã có sẵn được xác định bởi các hàm
phân bố Fermi-Dirac ở nguồn và kênh [12]. Mô phỏng và thực nghiệm đã
chứng minh, TFET có độ dốc dưới ngưỡng nhỏ hơn 60 mV/decade trong đó
phải kể đến các TFET sử dụng vật liệu Silicon có độ dốc dưới ngưỡng 52.8
mV/decade, 46 mV/decade với cấu trúc Silicon trên đế cách điện (Silicon-oninsulator (SOI)) [13, 14] và các TFET sử dụng vật liệu Si/SiGe có độ dốc
dưới ngưỡng 44 mV/decade [15]. Hình 1.7 mơ tả cấu trúc SOI của NMOS và
TFET loại n đơn cổng có cấu trúc khối. So sánh hình 1.2, 1.5 và 1.7 ta có thể
thấy: ở cấu trúc SOI, phía dưới cổng có một tấm Silicon được cấy lên trên bề
mặt lớp ơ-xít, lớp ơ-xít này được chôn ở trên thân của linh kiện. Thân linh
15
P+
P-
N+
EC
EV
(a) Sự xuyên hầm ở trạng thái tắt
P+
P-
N+
EC
EV
(b) Sự xuyên hầm ở trạng thái mở
Hình 1.6. Giản đồ năng lượng của TFET (a) ở trạng thái tắt và
(b) ở trạng thái mở.
kiện có thể là Silicon và được pha tạp nhẹ cùng loại với tấm Silicon phía dưới
cổng. Với SOI TFET, độ dốc dưới ngưỡng phụ thuộc vào độ dày ô-xít cổng
tox, độ dày lớp SOI tSOI và độ dốc của biên dạng pha tạp nguồn. Thực nghiệm
và mô phỏng đã chứng tỏ rằng khi tox và tSOI được thu nhỏ đến giá trị tối ưu thì
độ dốc dưới ngưỡng của TFET giảm xuống dưới 60 mV/decade. Người ta đã
chế tạo TFET kênh n độ dài 70 nm khi hoạt động bình thường có độ dốc dưới
ngưỡng là 52.8 mV/decade với điện áp ngưỡng đo được là 0.12 V [13]. Ngồi
ra, TFET có tỉ số dịng mở (on-current (Ion)) trên dòng tắt (off-current (Ioff))
16
Source
n+
Gate
Drain
p
n+
Buried Oxide (SiO2)
Gate Oxide
p
Substrate
(a)
Si
Source
p+
Gate
Drain
p
n+
Buried Oxide (SiO2)
p
Substrate
(b)
Hình 1.7. Cấu trúc SOI của (a) NMOS và (b) TFET loại n.
cao [16, 17], dịng rị thấp vì rào thế nhiệt của chuyển tiếp p-i-n ở trạng thái
phân cực ngược trong TFET cao hơn so với MOSFET. Hiệu ứng xuyên hầm
và vận chuyển điện tử trong TFET có thể tăng tốc độ hoạt động của TFET. Vì
vậy, TFET rất phù hợp với các vi mạch có điện áp nguồn cấp và cơng suất
tiêu thụ thấp [18].
Mặc dù TFET có những ưu điểm vượt trội hơn so với MOSFET truyền
thống nhưng cơ chế xuyên hầm cũng đồng thời là lý do khiến dòng mở của
TFET thấp vì xác suất xuyên hầm là tương đối nhỏ [19]. Đó là lý do vì sao cơ
chế xun hầm qua vùng cấm trong chất bán dẫn đã được phát hiện trong một
thời gian dài nhưng nó khơng được nghiên cứu áp dụng nhiều cho các linh
kiện transistor. TFET chỉ thực sự được quan tâm nhiều trong những năm gần
đây do việc thu nhỏ kích thước và điện áp hoạt động của MOSFET bị giới
hạn. Đáng chú ý, xuyên hầm qua vùng cấm trong TFET không những xảy ra
