Thiết kế luận lý . chương 5

Khoa
Khoa
CNTT
CNTT
Bo
Bo
ä
ä
môn
môn
Kỹ
Kỹ
thua
thua
ä
ä
t
t
Ma
Ma
ù
ù
y
y
t
t
í
í
nh
nh
Phạm Tường Hải

Đoàn Minh Vững
Phan Đình Thế Duy
Logic Design 1 - Chapter 5
2
T
T
à
à
i
i
li
li
ệ
ệ
u
u
tham
tham
kh
kh
ả
ả
o
o
) “Digital Logic Design Principles”, N. Balabanian &
B. Carlson – John Wiley & Sons Inc., 2004
) “Digital Design”, 3
rd
Edition, J.F. Wakerly,
Prentice Hall, 2001

) “Digital Systems”, 5
th
Edition, R.J. Tocci, Prentice
Hall, 1991
Logic Design 1 - Chapter 5
3
Chương
Chương
5.
5.
Logic Design 1 - Chapter 5
4
D
D
ẫ
ẫ
n
n
nh
nh
ậ
ậ
p
p
) Đốivớimạch tổ hợp, các tín hiệu ngõ ra tại 1 thời điểm
nhất định chỉ phụ thuộcvàocáctínhiệu ngõ vào ở tại
thời điểm đó mà không phụ thuộcvàolịch sử củacáctín
hiệu ngõ vào trong quá khứ
) Có những trường hợpngười ta mong muốn ngõ ra của
mạch số không chỉ phụ thuộcvàocáctínhiệu ngõ vào

hiện hành mà còn phụ thuộcvàotrạng thái củamạch tại
thời điểm các tín hiệu ngõ vào đượcgửi đến
) Trạng thái củamạch tại 1 thời điểmnhất định thì lạiphụ
thuộcvàolịch sử củacáctínhiệu ngõ vào trong quá khứ
) Cầnphảicócơ chế cho phép lưutrữ thông tin truyềntải
bởichuỗicáctínhiệu ngõ vào trong quá khứ
Logic Design 1 - Chapter 5
5
C
C
á
á
c
c
đ
đ
ị
ị
nh
nh
ngh
ngh
ĩ
ĩ
a
a
&
&
kh
kh

á
á
i
i
ni
ni
ệ
ệ
m
m
cơ
cơ
b
b
ả
ả
n
n
) Mộtmạch sốđượcgọilàmạch
tuầntự (sequential circuit) nếucác
ngõ ra củanótại 1 thời điểmnhất
định là hàm củacả giá trị các ngõ
vào tạithời điểmhiện hành và của
chuỗigiátrị các ngõ vào trong quá
khứ
) Cầncóbộ nhớ
(memory) để lưu
trữ quá khứ của các ngõ vào
) Cần đếncácmạch đặcbiệtcóthể
sử dụng như các cell (thường gọi

là primitive cell) để lưutrữ quá
khứ gầncủa 1 ngõ vào
) Bằng cách kếtnốicácmemory
cell nói trên kếthợpvớiviệcsử
dụng các mạch tổ hợpcóthể giải
quyết bài toán đặtrachomột
mạch tuầnt
ự
) Mô hình Mealy
) Mô hình Moore
Logic Design 1 - Chapter 5
6
C
C
á
á
c
c
đ
đ
ị
ị
nh
nh
ngh
ngh
ĩ
ĩ
a
a

…
…
) Vấn đề thước đo cho quá khứ ?
) Các khó khăn do tín hiệuxuất
hiện không đồng thời, thờigiantrễ
củacổng khác nhau, v.v…
) Cần đếnmộthệ thống định thời
(timing) cho các mạch tuầntự
) Ngườitasử dụng xung đồng hồ
(clock) để định thời
) Clock là tín hiệucódạng 1 chuỗi
xung tuần hoàn
) Các thuộc tính quan trọng của tín
hiệu clock
• Duty cycle
•Tầnsố/chu kỳ clock
•Thời điểmtíchcực
• Độ dốccạnh
• Độ ổn định tầnsố và dạng sóng
Logic Design 1 - Chapter 5
7
M
M
ạ
ạ
ch
ch
c
c
à

à
i
i
(
(
Latch
Latch
)
)
&
&
Flip
Flip
-
-
flop
flop
) Phân tích hoạt động củamạch sau:
) Ngõracácmạch trên luôn ổn định ở trạng thái Q = 0
hay Q = 1
) Mạch nhịổn (bistable device), là mạch tồntại ở 1 trong 2
trạng thái ổn định, có thểđượcsử dụng để chứa 1 bit
thông tin
) Đốivớimạch số, phầntử linh kiện thông dụng nhất
đượcsử dụng làm bộ nhớ cho các tín hiệulà1 thiếtbị
điệntử nhịổncótênlàflip-flop
Logic Design 1 - Chapter 5
8
M
M

ạ
ạ
ch
ch
c
c
à
à
i
i
SR
SR
(
(
SR Latch
SR Latch
)
)
) Mạch nhịổn đãxétcóthể vẽ
lạinhư sau
) Mạch đượcxemcó2 tínhiệu
ngõ vào là I (tín hiệu bên
ngoài) và Q (tín hiệuhồitiếp)
“đấu” nhau để quyết định giá
trị Q của memory cell
) Chúng ta xét 1 mạch bistable
khác có tên
là mạch cài
SR (SR Latch)
S : set

R : reset
) Giải quyết đượcsự “đấu” nhau
giữacáctínhiệuvào
) Mạch cài SR có sơđồkhốivà
có thể vẽ lạinhư sau
) Xác định bảng sự thậtcủa
mạch mạch cài SR ?
) Trạng thái ?
•Trạng thái hiện hành
Q(t
n
) | Q
n
| Q
•Trạng thái kế tiếp
Q(t
n+1
) | Q
n+1
| Q
+