TỔ CHỨC bộ NHỚ (cấu TRÚC máy TÍNH SLIDE)

Bài 4

TỔ CHỨC BỘ NHỚ


Nội dung
1.
2.
3.
4.
5.
6.

Các phần tử nhớ cơ sở
Bộ nhớ máy tính
Phân loại bộ nhớ
Giải mã bộ nhớ
Phối ghép ROM, RAM với CPU
Bản đồ bộ nhớ máy tính PC/XT


1. Phần tử nhớ cơ sở - FlipFlop


Phần tử nhớ cơ sở là một mạch Flip-Flop
hay mạch chốt (Latch):



Chúng ta thấy rằng mạch lật “lưu” giá trị
chứa trong nó chừng nào các đầu vào vẫn

bằng 0. Nhược điểm của nó là không ổn
định


Mạch lật D (D-Flip-Flop)
•Bổ xung hai phần tử AND

•Mạch lật này ghi giá trị từ đầu vào D
tại sườn lên (0 lên 1) của xung clock.
D
Q
C
Q


Mạch lật chủ-tớ (Master-Slave Flip Flop)


để tạo ra mạch lật theo sườn xuống (1
xuống 0) người ta dùng 2 mạch lật D gọi
là mạch lật chủ – tớ.


2.Bộ nhớ của m¸y tÝnh





Bộ nhớ là thiết bị nhớ có thể ghi và chứa thơng tin:

ROM, RAM, cache, đĩa cứng, đĩa mềm, CD....
Bé nhí trong: vi m¹ch RAM, ROM.
Bé nhớ ngoài: đĩa cứng, đĩa mềm, CD ROM.
Cỏc tớnh cht:
Dung lượng: khả năng lưu trữ dữ liệu của thiết bị
(MByte).
– Tốc độ truy nhập: tốc độ truyền dữ liệu của thiết bị
(Mbps).
– Giao tiếp: cấu trúc bên ngoài của bộ nhớ (số chân, đặc
tính).


3. Phân loi b nh trong ca
máy tính


RAM:

SRAM
DRAM
FPM-DRAM (Fast Page Mode DRAM)
EDO – DRAM (Extended Data Out DRAM)
BDEO-DRAM (Burst Extended Data Out DRAM)
SDRAM (Synchronous DRAM)
DDR SDRAM (Double Data Rate SDRAM)
DRDRAM (Direct Rambus DRAM)
SLDRAM (Synchronous - Link DRAM)
VRAM (Video RAM)
SGRAM (Synchronous Graphic RAM)
Flash Memory

ROM:
–
–
–

PROM
EPROM
EEPROM


3.1 Bộ nhớ RAM






SRAM – RAM tĩnh dùng trigger.
DRAM - RAM động dùng tụ điện.
Tốc độ của SRAM lớn hơn DRAM do không
phải tốn thời gian làm tươi (refresh).
Chế tạo SRAM tốn kém hơn DRAM nên
thông thường sử dụng DRAM để hạ giá
thành sản phẩm.


a) RAM tĩnh (SRAM - Static RAM)




Chip SRAM là mạch chứa rất nhiều các phần tử
nhớ và cho phép truy cập một tại một thời
điểm. RAM tĩnh có thời gian truy cập cố định.
Chip SRAM 32Kx8:


Bộ đệm ba trạng thái (3-state
• Đbuffer)
ể nhiều nguồn gắn với một đường ra duy
nhất sử dụng bộ đệm ba trạng thái (threestate buffer).
• Ví dụ một MUX4 dồn 4 vào 1 đường. Tại
một thời điểm chỉ có một select bằng 1, tức
một buffer mở còn các buffer khác ở trạng
thái trở kháng cao.

DIn[1]

DIn[1]

Write
Enable
2-to-4
decode

Address

D
C Latch
Q
Enable

D
C Latch Q

D
C Latch Q
Enable

D
C Latch
Q
Enable

D
C Latch Q
Enable

D

D
C Latch Q
Enable

D
C Latch
Q
Enable

Enable

C

Latch Q

Enable

DOut[1]

DOut[0]


Tổ chức SRAM 32Kx8
Giải mã 2 cấp:

1.
Bộ giải mã 9-to-512 chọn dãy cho 8 khối
512x64 (dùng địa chỉ cao A14-A6)
2.
Các bộ dồn kênh MUX dồn 64 bit vào 1 bit
(dùng địa chỉ thấp A5-A0)


Vi mạch RAM tĩnh
• Tổ chức 4096 x 1
• Dung lượng 4096 bits (4Kbits)

A0
A1
A2
A3
A4
A5
DOUT
WE
GND

1
2
3
4
5
6
7
8

9

18
17
16
15
14
13
12
11
10

VCC
A6
A7
A8
A9
A10
A11
D IN
CS

SRAM 2147H -4096x1


b) Bộ nhớ động DRAM (Dynamic RAM)
Trong DRAM (Dynamic RAM) giá trị lưu trong
ơ nhớ dưới dạng điện tích nạp vào tụ điện.



Vì DRAM dùng một tụ cho một bít nên nó rẻ
hơn và mật độ (độ tích hợp) cao hơn SRAM.



 Trong

DRAM, điện tích tụ phải được làm tươi
bằng cách đọc và lại ghi vào nó.

 Lượng

điện tích có thể giữ trong vài miligiây,
bằng triệu lần chu kỳ đồng hồ.

 DRAM

dùng giải mã 2 cấp, điều đó cho phép
làm tươi nguyên một dịng cùng một lúc.
Thường thì làm tươi chiếm 1-2% chu kỳ hoạt
động của DRAM.


Sơ đồ cấu tạo DRAM


Giản đồ thời gian đọc dữ liệu của DRAM

Các thời gian trong giản đồ






tRAS: thời gian thâm nhập RAS – là thời
gian từ lúc đặt địa chỉ hàng cho tới khi dữ
liệu ra khỏi bộ đệm.
tCAS: thời gian thâm nhập CAS – là thời
gian từ lúc đặt địa chỉ cột cho tới khi dữ
liệu ra khỏi bộ đệm (tCAS < tRAS).
tPR: thời gian hồi phục (thời gian tiền nạp
RAS) – thời gian cần thiết từ lúc ngõ ra ổn
định cho đến khi có thể cung cấp một địa
chỉ mới.


Vi mạch RAM động

Dung lượng 256Kbit
Tổ chức 256K x 1
Địa chỉ chọn hàng, chọn cột: A0-A8
A8
D IN
WE
RAS
A0
A2

A1
VCC

1
2
3
4
5
6
7
8

16
15
14
13
12
11
10
9

GND
CAS
DOUT
A6
A3
A4
A5
A7

DRAM 256Kx1


Làm tươi DRAM





Điện tích trên tụ điện bị giảm theo thời gian
Do đó, tụ điện phải được nạp lại một cách tuần
hồn (refresh), thơng thường khoảng từ 1 ÷
16 ms tùy theo loại RAM.
Có 3 phương pháp refresh:
– Chỉ tác động RAS: chỉ thay đổi địa chỉ RAS.
– Tác động CAS trước RAS:
– Ẩn: Chu kỳ làm tươi được chứa sau chu kỳ đọc bộ
nhớ.


Các chế độ hoạt động nhanh của DRAM







Chế độ trang: q trình truy xuất ơ nhớ chỉ
thay đổi địa chỉ cột.

Chế độ cột tĩnh: tương tự như chế độ trang
nhưng tín hiệu CAS giữ ngun khơng đổi.
Chế độ nibble: thay đổi tín hiệu CAS 4 lần để
chuyển 1 nibble dữ liệu.
Chế độ nối tiếp: tương tự như chế độ nibble
nhưng khơng phải chỉ chuyển 4 lần trạng thái
của tín hiệu CAS.
Chế độ xen kẽ: Bộ nhớ chia thành vài bank
xen kẽ nhau theo một tỷ số xác định. Dữ liệu
có địa chỉ chẵn đặt ở bank 0 và địa chỉ lẻ đặt
ở bank 1.


Ph¸t hiện lỗi và sửa lỗi









Trong máy tính thường dùng mã kiểm tra lỗi
trong bộ nhớ.
Một trong mã đó là mã chẵn lẻ (Parity code)
Khi ghi dữ liệu, bit Parity được ghi cùng dữ
liệu (bit thứ 9).
Khi đọc byte, Parity được kiểm tra xem có
trùng Parity lưu trong bit 9 khơng. Nếu

trùng-OK, nếu sai-phát sinh ngắt NMI đến
CPU.
Ngồi mã Parity phát hiện lỗi, mã sửa lỗi
(ECC) có thể sửa lỗi một số bit trong dữ
liệu.


Một số chip RAM thông dụng
Ký hiệu

Tốc độ
(ns)

Dung l
ợng

Tổ
chức

Số
chân


SRAM

6116-1
6116LP-70*
6264-10
62256LP10*

100
70
100
100

16K
16K
64K
256K

2Kx8
2Kx8
8Kx8
32Kx8

24
24
28
28


DRAM

4116-12
4416-12
4416-15
4164-15
41464-8
41256-15
414256-10

511000P-8
514100-7

120
120
150
150
80
150
100
80
70

16K
64K
64K
64K
256K
256K
1M
1M
4M

16Kx1
16Kx1
16Kx1
64Kx1
64Kx1
256Kx1
256Kx4

1Mx1
4Mx1

16
18
16
16
18
16
20
18
20


NV-SRAM

DS1220
DS1225
DS1230

100
150
70

16K
65K
256K

2Kx8
8Kx8

32Kx8

24
28
28

Kiểu
RAM


SD RAM

RAM hoạt động do một bộ điều khiển xung nhịp (clock
memory), dữ liệu sẽ được truy xuất hay cập nhật mỗi khi
clock chuyển từ logic 0 sang 1. SDRAM đạt tốc độ 66,
100, 133 MHz.


DDRAM

Ðây là loại bộ nhớ cải tiến từ SDRAM. Nó
nhân đôi tốc độ truy cập của SDRAM bằng
cách dùng cả hai quá trình đồng bộ khi clock
chuyển từ logic 0 sang 1 và từ logic 1 sang 0
(dùng cả cạnh âm và cạnh dương). Loại RAM
này được CPU Intel và AMD hỗ trợ, tốc độ
vào khoảng 266 MHz. (DDR-SDRAM đã ra đời


DRDRAM (Direct Rambus DRAM)







Bộ nhớ sẽ được vận hành bởi một hệ thống
phụ gọi là kênh truyền Rambus trực tiếp
(direct Rambus channel) có độ rộng bus 16
bit và một xung clock 400MHz (có thể lên tới
800MHz).
Trao đổi dữ liệu với tốc độ 400MHz x 16 bit =
400MHz x 2 bytes = 800 MBps.
Loại RAM này chỉ được hỗ trợ bởi CPU Intel
Pentum IV, tốc độ vào khoảng 400 – 800 MHz.