HỆ TUẦN tự (kỹ THUẬT số SLIDE) (chữ biến dạng do slide dùng font VNI times, tải về xem bình thường)

Chương 4

HỆ TUẦN TỰ


HỆ TUẦN TỰ

I. Giới thiệu:
Hệ tuần tự là hệ mà ngõ ra không
chỉ phụ thuộc vào các ngõ vào mà còn
phụ thuộc vào 1 số ngõ ra được hồi tiếp
trở thành ngõ vào thông qua phần tử nhớ.
Ngõ
Ngõ ra
CỔN
vào
(OUTPUT
G
(INPUT)
)
LOGIC
PHẦN TỬ
NHỚ

Phần tử nhớ thường sử dụng là Flip_Flop.
Hệ tuần tự được chia thành 2 loại:
- Hệ tuần tự đồng bộ
(Synchronous)
- Hệ tuần tự bất đồng bộ
(Asynchronous)
2

ạch Chốt (Latch) và Flip-Flop (FF):
Latch (chốt): là mạch tuần tự mà nó
liên tục xem xét các ngõ vào và làm
thay đổi các ngõ ra bất cứ thời điểm
nào không phụ thuộc vào xung clock.
Flip_Flop: là mạch tuần tự mà nó
thường lấy mẫu các ngõ vào và làm
thay đổi các ngõ ra tại những thời
điểm xác định bởi xung clock.

Các mạch chốt và FF có 2 ngõ ra Q
và Q. Hai ngõ ra này có giá trị logic
là bù của nhau.
3


1. Các mạch chốt:

Bảng hoạt động:

a. Chốt SR:
có 2 loại
* Cổng NOR:

R
(rese
t)

S
(set)

S

R

Q+ Q+

0
Q Q
0
0
1
0
Cấm
0
1
Q
sử dụng
1
0
0
Q+ là trạng
thái kế tiếp c
1
1 hiệu:
Ký
Q

S

Q

R

Q
4


Bảng hoạt động:

* Cổng NAND:

S
S
(set)

R
(rese
t)

Q

Q

R

Q+ Q+

Cấm
1
0
sử dụng
1
0
0
0
Q
1 Q
1
1
0
1Ký hiệu:
1
S

Q

R

Q

5


b. Chốt SR có ngõ vào cho phép:
S
(set)

Q

C
(enabl
e)
R
(rese
Bảng
t) hoạt
C
S
0 RX
X
1
0
0
1
0

Q
động:
Q+ Q+
Q
Q
Q
0
1
1
0
1

Ký hiệu chốt SR có
cho phép tích
S

Q

C
R

Q
6


* Khảo sát giản đồ xung:
S
R
C
Q
(Cho Q ban
đầu là 0)

Ký hiệu chốt SR có ngõ vào cho phép tích
S

Q

C
R

Q

C S R Q+ Q+
Q
1
X
Q
X
Q
0
0
0
1
0
1
0
0
0
7
1
1


c. Chốt D:
D
(set)

Q

C

(enabl
e)

Q

Ký hiệu chốt D:
D
C

Q
Q

Bảng hoạt động:
C

D

0
1X

Q+

Q+

Q
0

Q

0

1

1
1

8


2. Flip_Flop (FF):
Trạng thái kế tiếp của ngõ ra FF sẽ
thay đổi theo ngõ vào và trạng thái trước
đó của ngõ ra tại thời điểm thay đổi của
xung clock (cạnh lên hoặc cạnh xuống)
X

Q

X

Q

CK

Q

CK

Q

Xung clock cạnh

Xung clock
xuống
cạnhđặc
lên tính và phương
* Bảng
trình đặc tính:
Biểu diễn mối quan hệ của ngõ ra kế
tiếp Q+ phụ thuộc vào các ngõ vào và
* Bảng
kích
thích:
trạng
thái
ngõ
ra hiện tại Q.
Biểu diễn giá trị của các ngõ vào
cần phải có khi ta cần ngõ ra chuyển từ
trạng thái hiện tại Q sang trạng thái kế
+

9


a. Flip_Flop D (D-FF):
Bảng hoạt động:
D
CK

Q
Q

CK

D

0, 1,
X
0

Q+

Không thay đổ

0
1
1
0

1

D
CK

Q
Q

CK

D

0, 1,
X
0
1

Q+

Q+

Q+

Không thay đổ

0
1
1
0

10


* Khảo sát giản đồ xung:
C
K
D
Q
(Cho Q ban
đầu là 0)

* Bảng đặc tính và

* Bảng kích
phương trình đặc tính:
thích:
Q
D
D Q
Q+
0Q+
0
0
0
1
0
0
0
0
0
0
1
1
1
1
1
1
1
+
Q
=
0D =
0

D
Q+ 11


b. Flip_Flop T (T-FF):
Bảng hoạt động:
T
CK

Q
Q

T
0

Q

+

Q
Q

T

Q

CK

Q

* Bảng đặc tính và
* Bảng kích
phương trình đặc tính:
1
thích:
T Q
Q+
Q
T
0
0
0Q+
0
1
0
1
0
0
1
0
1
1
0
1
0
1
1
+
Q0 = T ⊕
T0 = Q ⊕

Q
Q+
12


c. Flip_Flop SR (SR-FF):
* Bảng hoạt
động:
S R
Q+
S

Q

0

S

Q

Q
CK
CK
0
0
1
0
R
Q
R

Q
X
1
1 pt đặc tính:
* Bảng đặc tính và
0
S R
Q+
* Bảng kích
1
0 Q0
0
thích:
1
0
1
Q
S
0
0
0
R X
Q+
0
0
1
0
1
0
0

0
1
1
0
1
0
0
1
Q+ = S +
0
1
X
X
0
1
RSQR = 0
1
X
1
1
0
0 13


d. Flip_Flop JK (JK-FF):
* Bảng hoạt
động:
J K
Q+
J

Q
J
Q
0
Q
CK
CK
0
0
1
0
K
Q
K
Q
Q
1
1 pt đặc tính:
* Bảng đặc tính và
0
+
J K
Q
* Bảng kích
1
0 Q0
0
thích:
1
0

1
Q
J
K
0
0
0
+
Q
0
0
X
1
0
1
X
0
0
1
1
0
1
X
1
0
0
1
1
X
0

1
+
Q = JQ +
1
0
1
1
0
KQ
0 14
0


e. Các ngõ vào bất đồng bộ:
- Các ngõ vào này sẽ làm thay đổi
giá trị ngõ ra tức thời, bất chấp xung
clock.
- Có 2 ngõ vào vào bất đồng bộ:

Preset (Pr) và Clear (Cl).
+ Khi ngõ vào Preset tích cực thì ngõ ra Q
+ Khi ngõ vào Clear tích cực thì ngõ ra Q
J

Pr Q

CK
K Cl Q

J

Pr Q

CK
K Cl Q

+ Khi ngõ vào Preset và Clear
không tích cực thì FF mới hoạt
động.
15


. Bộ đếm (COUNTER):
1. Giới thiệu:
- Bộ đếm là hệ tuần tự có 1 ngõ
vào xung clock và nhiều ngõ ra. Ngõ ra
của bộ đếm chính là ngõ ra của các
Flip-Flop
bộđếm
đếm.
- Nộicấu
dungthành
của bộ
tại 1 thời điểm
gọi là trạng thái của bộ đếm. Khi có
xung clock vào bộ đếm sẽ chuyển trạng
thái từ 1 trạng thái hiện tại chuyển sang
- Giản
đồkế
trạng

thái
1 trạng
thái
tiếp.
Cứ tiếp tục như vậy
của
bộra
đếm:
sẽ tạo
1 vòng đếm khép kín.Q Q Q
2 1 0
Biểu diễn các
00
trạng thái có trong
0
vòng đếm và hướng
11
- Modulo
của
bộcủa
10
chuyển
trạng
thái
0
đếm:
0
bộ
đếm.
Là số các trạng

01
01
thái khác nhau trong
0
1
vòng đếm: m ≤ 2n
16


- Bộ đếm nối tiếp (bộ đếm bất
đồng bộ): là bộ đếm mà ngõ ra của
FF trước sẽ là ngõ vào xung clock cho FF
sau.
- Bộ đếm song song (bộ đếm đồng
bộ): là bộ đếm mà ngõ vào xung clock
2. Bộ
đếm
nối
tiếp nối
(Asynchronous
Counter):
:
của
các
FF
được
chung
với
nhau.
- Bộ đếm nối tiếp thực hiện các vòng

đếm lên hoặc xuống:
+ Đếm lên (Count Up): nội dung bộ
đếm tăng thêm 1 khi có xung clock.
+ Đếm xuống (Count Down): nội dung
bộ
đếm
giảm
đi 1tạo
khi từ
cócác
xungFF
clock.
- Bộ
đếm
được
đếm 2,
ghép nối tiếp với nhau.
1

T

Q

1

J

Q

CK

CK

Q

1

K

Q
17


a. Bộ đếm đầy đủ (m = 2n):
* Ghép Cki+1 = Qi
Q1

Q0(LSB

Q2(MSB

)

1

T

Q

)

1

T

Q

1

T

Q

C
CK
CK
CK
Q
Q
Q
K
Khảo sát giản đồ
xung:
đây
là bộ đếm lên (Count Up
C
K
Q0

(LSB)

Q1
Q2

(MSB

18


Q1

Q0(LSB

Q2(MSB

)

1

CK

J

Q

)

1

CK
1

K

J

Q

1

CK
Q

1

K

J

Q

CK
Q

1

K

Q

là bộ đếm xuống (Count

Khảo sát giản đồ xung:
Down)
C
K
Q0

(LSB)

Q1
Q2

(MSB
)

19


* Ghép Cki+1 = Qi
+ Bộ đếm xuống (Count
Down):
Q0(LSB
Q1
1

CK

)

J

Q

1

CK
1

K

J

Q2(MSB
)

1

Q

CK
1

Q

K

J

Q

CK

1

Q

K

Q

+ Bộ đếm lên (Count Up):
Q1
Q0(LSB

Q2(MSB
)

)

1

C
K

T

CK

Q

Q

1

T

CK

Q

Q

1

T

Q

CK

Q
20


b. Bộ đếm không đầy đủ (m< 2n):
- Bộ đếm không đầy đủ thực hiện dựa
vào bộ đếm đầy đủ.
Ta cần xác định trạng thái kế tiếp không
- Dùng
trạng
thái
này

đểkhông
tạo ra đầy
tín hiệu
mong
muốn
của
vòng
đếm
đủ.
tác động tích cực vào các ngõ vào bất
đồng bộ Preset hoặc Clear để đưa bộ đếm
trở về trạng thái ban đầu (thường gọi là
Vd: Sử dụng T-FF có xung clock cạnh xuống
trạng thái reset).
và ngõ vào Preset, Clear tích cực cao; thiết kế
bộ đếm lên có m = 5 và bắt đầu từ giá trị 0.
Q2 Q1
Ta gọi Z là tín hiệu để reset bộ
Z
0 Q00
0
0
0
1
0
1
0
0
1
1

1
0

0
0
0
0
0
1
X
X

Z Q2Q

0
0 0

Q01

1

0
1

1 1
1
X 0
X

Z = Q2

Q

1

21


Q0(LSB

Q1

Q2(MSB

)

)

0

1

C
K

T

Pr Q

CkCl Q

0

1

T

Pr Q

Ck Cl Q

Khảo sát giản đồ xung:

0

1

T

Pr Q

CkCl Q

Z

C
K
Q0

(LSB)

Q1
Q2

(MSB

22


Q2 Q1
clock cạnh xuống và ngõ vào
0 Q01
Pr, Cl tích cực thấp; thiết kế
0
bộ đếm xuống có m = 5 và
0
0
bắt đầu từ giá trị 2.
1
Tín hiệu reset:Z = Q2 (tích cực thấp)
0
0
0
Q1
Q0(LSB
Q1
1
1 Q2(MSB
)

1

1

J

Pr

Q

1

CK

CK
1

K Cl Q

J

Pr

Q

1

CK
1

K Cl Q

1 )
1
1
1 0
1 Pr 0
J
Q
1

CK
1

K

Cl

1
23

Q


IC 74393: 2 bộ đếm lên đầy đủ 4 bit
1QA
1
2

1CK
1CLR

1QB
1QC

3
4
5
6

(MSB)

1QD
2QA
13
12

2CK
2CLR

2QB
2QC

1
1
10
9

CLR

CK

1
X
0 0,
1,
0

QD QC QB QA
0 0 0 0
NO CHANGE
COUNT UP

8

(MSB)

2QD
24


IC 7490: gồm 2 bộ đếm - bộ đếm 2 và
bộ đếm 5 (đếm lên)
5

14
1

CKA

VCC

QA
QB

CKB

QC
2
3
6
7

(MSB)QD

1
2
11
9
8

Reset/Set INPUT
MR1 MR2 MS1
MS2

MR1

1

MR2

1

MS1

X

MS2
GND

1

10

X
0

1

0

1

X

X

1

X

1

1

X

1
X

X
1

OUTPUT
QD QC QB QA
0

0 0
0
0 0 0
0
1 0 0
Counting
1

25