THIẾT bị LOGIC lập TRÌNH được (PLD) (kỹ THUẬT số SLIDE) (chữ biến dạng do slide dùng font VNI times, tải về xem bình thường)
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (600.31 KB, 16 trang )
PLD
THIẾT BỊ LOGIC LẬP
TRÌNH ĐƯỢC
(Programmable Logic
Device)
BỘ NHỚ BÁN
DẪN
Bộ nhớ bán
dẫn
Bộ nhớ bảng
RAM
tónh
động
ROM
Bộ nhớ hàm
PLD
MROM PLA PAL LCA EPLD PEEL GAL
PROM
PPA
L
EPLPAL
EPROM
EEPROM
EEPPAL
2
BỘ NHỚ ROM
Input: các tín hiệu địa chỉ (Address)
Output: các tín hiệu dữ liệu (Data)
INPUT
(n đường)
A0
D0
A1
D1
An-1
Dm-1
Kích thước ROM:
2n
OUTPUT
(m
đường)
x
m (bit)
3
Bảng nạp ROM
Cấu trúc nội ROM 8
x 4 (bit)
1
1
1
1
1
0
1
1
1
0
1
1
0
word line
bit
line
1
1
A2 A1 A0 D3 D2 D1
D0
0
0
1
1
1
10 1
0
0
11 0
1
0
0
1
01 1
1
01 0
0
0
1
01 0
1
0
0
1
00 1
0
10 0
0
1
0
1
0
0
1
0
1
0
1
1
1
0
1
1
0
1
0
4
ROM 128 x 1 (bit) giải
mã 2 chiều
5
ROM 32K x 8 (bit) = 32KB
6
Cấu trúc ROM có ngõ vào
điều khiển
7
Cổng đệm ba trạng thái (Tristate Output
Buffer):
- 3 trạng thái (tristate): LOW / HIGH / HIGH impe
- Trạng thái tổng trở cao (HIGH impedance): n
- Ngõ điều khiển 3 trạng thaùi:
* HIGH: The buffer is
Active
* LOW: HIGH
impedance
8
Các EPROM thông dụng
9
PLA
(PROGRAMMABLE LOGIC
ARRAY)
INPUT
(n bit)
Dãy
AND
Dãy
OR
OUTPUT
(m bit)
k product term (số
hạng tích)
10
Dãy AND có thể lập
trình
Dãy OR có thể lập
11
Cấu trúc PLA 3 x 2, 4 số
hạng tích
F1 = A B + A C + A
B
F2C = A C + B C
A
B
C
AB
AC
BC
AB
C
0
1
Bảng nạp C C B B A A
PLA
A B C F2 (C) F1 (T)
AB
AC
BC
AB
C
1
-1
1
1
0
0
0
1
1
0
1
1
0
1
F1
F2
12
PAL
(PROGRAMMABLE ARRAY LOGIC
)
- Dãy AND lập trình, dãy OR cố định
- Mỗi ngõ ra là cổng OR có số ngõ
vào cố định
- Số hạng tích không sử dụng chung
cho các ngõ ra
- Cấu trúc PLA: số ngõ vào, số ngõ
ra và số cổng AND trên 1 cổng OR
13
Cấu trúc PAL 3 ngõ vào, 3 ngõ ra, 3
cổng AND / OR
1
F1
2
3
I1
4
F2
5
6
I2
7
F3
8
9
I3
14
X=AB+
BC
Y=A+B
C
A A B B C C X X
Z=AB+BC+BC+
A=
CX + B C + A C
1
X
2
3
A
4
Y
5
6
B
7
Z
8
9
C
15
X=AB+
BC
Z=AB+BC+BC+
A=
CX + B C + A C
Y=A+B
C
Bảng nạp
PAL
A B C
X
1 1 1
X =
2
3
C
4
5
6
7
8
9
1
1
0
0
1 0
0
OUTPUT
Y =
A
+ BC
Z =
X
+ BC
+ AC
0
0
1
AB
+ B
16
