HỆ tổ hợp (kỹ THUẬT số SLIDE) (chữ biến dạng do slide dùng font VNI times, tải về xem bình thường)

Chương 3

HỆ TỔ HỢP


HỆ TỔ HP
I. Giới thiệu – Cách thiết kế hệ tổ
hợp:
Mạch logic được chia làm 2 loại:
- Hệ tổ hợp (Combinational Circuit)
- Hệ tuần tự (Sequential Circuit).
Hệ tổ hợp là mạch mà các ngõ ra
chỉ phụ thuộc vào giá trị của các ngõ
vào. Mọi sự thay đổi của ngõ vào sẽ
làm ngõ ra thay đổi theo.
Ngõ
vào
(INPUT)

CỔN
G
LOGIC

Ngõ ra
(OUTPUT
)
2


Các bước thiết kế:
- Phát biểu bài toán.

định số biến ngõ vào và số biến ngõ ra.
- Thành lập bảng giá trị chỉ rõ mối
quan hệ giữa ngõ vào và ngõ ra.
Ngõ vào
Xn-1 … X1 X0
0

… 0 0

1

… 1 1

Ngõ ra
Ym-1 … Y1 Y0

- Tìm biểu thức rút gọn của từng ngõ
ra phụ thuộc vào các biến ngõ vào.
3
- Thực hiện sơ đồ logic.


Vd: Thiết kế hệ tổ hợp có 3 ngõ vào X,
Y, Z; và 2 ngõ ra F, G.
- Ngõ ra F là 1 nếu như 3 ngõ vào có
số bit 1 nhiều hơn số bit 0; ngược lại F = 0.
- Ngõ ra G là 1 nếu như giá trị nhị phân
của 3 ngõ vào lớn hơn 1 và nhỏ hơn 6;
F XY
ngược lại G = 0.

XY
0
0
1
1
Z
X Y Z
F G
0 1 1 0
0
0 0
0 0
1 1 1
0
0 0
1
0 0
0 1
XZ
YZ
1
F=XY+YZ+X
0 1
Z
G XY
0
1 1
0 0 1 1
Z
0 1

0 1
0 1 1 0
1
0
1
1 1
1
0
1

0
0

XY
1

0

1

1

1

XY

G=XY+XY= X

4

F=XY+YZ+X
Z

G=XY+XY= X
 Y

X

Y

F

Z

G
5


cả
2n tổ
tổ hợp
hợp có
của ngõ vào, thì
hệ
hợp
không
dụng đó ngõ ra
ngõ
vào sử

biểu
tùydiễn
định.
cho 1 số
A B C
mã BCD. Nếu
D
0
0 0
giá trị ngõ
0
vào nhỏ hơn 3
0 0 0
thì ngõ ra có
1
giá trị bằng
0 0 1
bình phương giá
0
trị ngõ vào;
0 0 1
ngược lại giá
1
trị ngõ ra
0 1 0
bằng giá trị
0
0 1 0
F2 ngõ
= A vào

+ B Ctrừ
D +đi
BCD
1
3.
F1 = A D + B C D + B C D 0 1 1

F0 = A D + B D + A B C D

0
0
1

1

1

tại các tổ
có giá trị
F2 F 1
F00 0
0 0
0 11
0000
0 0
0 10
1 0
0 1
1 1
0 0

1 X0
X
11 1
X
X 0X
X X
X X
X X

6


ộ cộng - trừ nhị phân:

1. Bộ cộng (Adder):
Bộ cộng
phần
Adder
– H.A):
Bộbán
cộng
bán(Half
phần
là hệ
tổ hợp
có nhiệm vụ thực hiện phép cộng số
học x + y (x, y là 2 bit nhị phân ngõ
vào); hệ có 2 ngõ ra: bit tổng S (Sum)
và bit nhớ C (Carry).
S = xy + xy =

x
S
x y
H.A
C= xy
y
C
x
S
x y
C S
y
0
0
0
0
C
0
1
0
1
1
1
0

7


Bộ cộngBộ
toàn

phần
(Fullphần
Adder thực
– F.A):hiện phép
cộng
toàn
cộng số học 3 bit x + y + z (z biểu diễn cho
bit nhớ từ vị trí có trọng số nhỏ hơn gởi
tới)
S
xy
x
S
0 0 1 1
z
0 0 1 1 0
1
y F.A
z
y
0 z0

C

x

C

0
0

1
0
0
0
1

0
0
0
1
0
1
1
1

0
1
1

S
0
1
1
0
1
0
0
1

1 1

1
S = xyz + xyz +xy
z+xyz
C
xy
0 0 1 1
z
0 0 1 1
1 0
1
C =
yz

1

1

1

xy +xz+
8


C = xy
S = xyz + xyz +xy
yz = xy
z+=
x yzz(x y + x y) + z
z+=
x yx

zy
(x y + x y)
= z (x  y) + z (x  y)
yC+ =
x y)x y
S = z  (x
 y)
 y)

+xz+
+xyz+xy
(1 + z) + z (x
+ z (x

x
S

y

C
z
9


2. Bộ trừ (Subtractor):
Bộ trừ
bán
phần
Subtractor
– H.S):

Bộ
trừ
bán (Half
phần
có nhiệm
vụ
thực hiện phép trừ số học x - y (x, y là
2 bit nhị phân ngõ vào); hệ có 2 ngõ
ra: bit hiệu D (Difference) và bit mượn B
(Borrow).
D = xy + xy =
x
D
x y
H.S
B = xy
y
B

x
0
0
0
1
1

y

B
0

1
0
0
1
1
0
0

D

x
y

D

B
10


Bộ trừ toàn phần (Full Subtractor – F.S):
Bộ trừ toàn phần thực hiện phép
trừ số học 3 bit x - y - z (z biểu diễn cho bit
mượn từ ví trị có trọng số nhỏ hơn)
D
xy
x
D
0 0 1 1
z
0 1 1 0

0
1
y F.S
1 1
1
z
B
S = xyz + xyz +xy
z + x ySz = z  (x
x y
B D
 y)
0 z0
0
0
B
0
1
1
xy
0 0 1 1
0 0
1
1
z
0 0 1
1 1 0
1
1
0

0
0
0
1

1
1

0
0
0
1

1
0
0
1

1 1 1 1
C = xy +xz+
y Cz = x y + z (x

11


ộ cộng/trừ nhị phân song song:
a. Bộ cộng nhị phân:
C3 C2 C1
M:
M1

N:
N1

+

M3
N3

C

F.A

S
C
4

S
3

z

C

F.A

N2

S2

S1

M1
N1

z

C2

C

F.A

S
7428
3

S
1

S0
M0
N0

x y

S
S
2

N3

N0
C4 S3

x y
C3

M2

M0

M2
N2

x y

M3

z

x y
C1

C

F.A

C0
=
0

z

S
S
0

12


b. Bộ trừ nhị phân:
- Sử dụng các bộ trừ toàn
phần
- ThựcF.Shiện bằng phép cộng
với
số
trừ
Mbù
– N 2=của
M +
Bù_2(N)
= M +
Bù_1(N) + 1
M3
N3

M2
N2

x y

C

F.A

S
C
4

S
3

z

M1
N1

x y
C3

C

F.A

S
S
2

z

M0

N0

x y
C2

C

F.A

S
S
1

z

x y
C1

C

F.A

z

S
S
0

Kết quả: - C4 = 1 kết quả là số dương 13
- C4 = 0 kết quả là số âm

C0
=
1


. Bộ cộng/trừ nhị phân:
Phép
toán
CỘN
G
TRỪ
M3 N3

x y
C

F.A

S
C
4

S
3

z

C0
Ngõ vào

y
điều
0 i
T = khiển
0:
N
Cộng
1i
T
= 1:
N
TrừM1 N1
i
M2
N2

x y
C3

C

F.A

S
S
2

z

C0 =

T
yi = T
N
M0
N0
i

x y
C2

C

F.A

S
S
1

z

T

x y
C1

C

F.A

C0

z

S
S
0

14


Hệ chuyển mã (Code Conversion):
- Hệ chuyển mã là hệ tổ hợp có
nhiệm vụ làm cho 2 hệ thống tương thích
với nhau, mặc dù mỗi hệ thống dùng
mã nhị phân khác nhau.
Mã
nhị phân
A

Hệ
chuye
ån
mã

Mã
nhị phân
B

- Hệ chuyển mã có ngõ vào cung cấp
các tổ hợp mã nhị phân A và các ngõ ra

tạo ra các tổ hợp mã nhị phân B. Như
vậy, ngõ vào và ngõ ra phải có số
lượng từ mã bằng nhau.
15


át kế hệ chuyển mã từ mã BCD thành mã BC
A
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
1

B C
D
0 0

W = A + B (C +
D)
X = B  (C +
D)
Y=C D
Z=D

W X Y
Z 0 1
0
1

0

0

0

1

0
0

0

1

0

1

0

A

1

B

1
0

1

0

1
0

1

0

1

0

1

1

1

1

0

0

0

1

W

1

1
1 X0 X0 X
X
X X 0X X
1 X 0X 0X
X X 1X X
1 0X 1
X X 0X X
1 X0 X1 X
X

C

X

D

Y
Z
16


Bộ giải mã (DECODER):
1. Giới thiệu:
- Bộ giải mã là hệ chuyển mã có
nhiệm vụ chuyển từ mã nhị phân cơ
bản n bit ở ngõ vào thành mã nhị
phân 1 trong m ở ngõ ra.
Mã
nhị phân

X0

Y0

X1

Y1

Xn-1

Ym-1

Mã
1 trong m

m=2
- Với giá trị i của tổ hợp nhị phân ở ngõ
vào, thì ngõ ra Yi sẽ tích cực và các ngõ
ra còn lại sẽ không tích cực.
- Có 2 dạng: ngõ ra tích cực cao (mức 1)
17
và ngõ ra tích cực thấp (mức 0).
n


Bộ giải mã ngõ ra tích cực cao:
X0 (LSB)

X1 X0

Y0
Y1
Y2

X1

Y3

Y0 = X 1
m0
Y1 = X 1
m1

Y2 = X 1
m2
Y3 = X 1
m3
Ngoõ ra:

X0 =
X0 =

X0

X0 =
X0 =

X1

Yi = m i

(i = 0, 1, ..,
n

0
0
0
1
1
0
1
1

Y3
0

Y2
Y00

Y1
0

1
0

0

1

1

0

0
0
0
1

0
0

0

Y0
Y1
Y2
Y3
18


Bộ giải mã ngõ ra tích cực thấp:
X0 (LSB)

X1

Y0
Y1
Y2
Y3

Y0 = X1 + X0 = M0
= m0
Y1 = X1 + X0 = M1
X0
= m1
Y2 = X1 + X0 = M2
= m2
Y3 = X1 + X0 = M3
X1
= m3
Ngoõ ra: Yi = Mi
(i = 0, 1, ..,

X1 X0
0
0
0
1
1
0
1
1

Y3
1

Y2
Y10

Y1
1

0
1

1

0

0

1

1
1
1
0

1

Y0

1

1

Y1
Y2
Y3
19


Bộ giải mã có ngõ vào cho phép:
- Ngoài các ngõ vào dữ liệu, bộ giải
mã có thể có 1 hay nhiều ngõ vào cho
- Khi các ngõ vào cho phép ở trạng
phép.
thái tích cực thì mạch giải mã mới được
hoạt động. Ngược lại, mạch giải mã sẽ
không hoạt động; khi đó các ngõ ra đều
ở trạng thái không tích cực.
Y0

X0
(LSB)

Y1

X1

EN X1
0 X0 X
X
1
0
1

EN

Y0
X0

Y2

Y1

Y3
Y3
0

Y2
Y00

Y1
0

Y2

X1

0
0

0

0

0

1
0

0

0

Y3

1

EN

20

2. IC giải mã:
a. IC 74139: gồm 2 bộ giải mã 2 sang 4
ngõ ra tích cực thấp
4

2

1A

1Y

3

(LSB)

0

5

1B

1Y

6

1

7

1

1G
14

2A

1
3

(LSB)

2B

15

1Y
2Y
0
1Y
2

2Y
3
1

2G

2Y

2

1
2
1
1
1
0
9

G
1
X
0
0
0
1
0
0
0
1

B
X

A

Y3
1

Y2
Y0
1

Y1
1

1
0

1

1

1

1

0

0

1

1

1

0
0

1
1

1

1
1

1

0
1

21


b. IC 74138: bộ giải mã 3 sang 8 ngõ ra
tích cực thấp
1
2
3

6
5
4

A (LSB)
B
C

G1
G2A
G2B

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

1
5
1
4
1
3
1
2
1
1
1
0
9
7

G1 G2A G2B C B Y7 Y6 Y5 Y4 Y3
A

Y0
0
X X
X
1 1 1 1
X X
1 1 1
X 1 X
X
1 1 1 1
X X
1 1 1
X X 1
X
1 1 1 1
X X
1 1 1
1
0 0
0 1 1 1 1
0 0
1 1 0
1
0 0
0 1 1 1 1
0 1
1 0 1
1
0 0
0 1 1 1 1

1 0
0 1 1
1
0 0
0 1 1 1 1
1 1
1 1 1
1
0 0
1 1 1 1 0

Y2 Y 1
1
1
1
1
1
1
0
22

1


dụng bộ giải mã thực hiện hàm Boole:
Ngõ ra của bộ giải mã là minterm
(ngõ ra tích cực cao) hoặc maxterm (ngõ ra
tích cực thấp) của n biến ngõ vào. Do
đó, ta có thể sử dụng bộ giải mã thực
hiện hàm Boole theo dạng

chính tắc.
74138
(x, y, z) =  (2, 5, 7) z
= m2 + m5 + m7
y
= M2 + M5 + M7
x
= M 2 M5 M7
1

(x, y, z) =  (0, 1, 4)
0
= M 0 M1 M4
0

A (LSB)
B
C
G1
G2A
G2B

Y0

F2

Y1
Y2
Y3
Y4

F1

Y5
Y6
Y7

23


Bộ mã hóa (ENCODER):
1. Giới
thiệu:
- Encoder
là hệ chuyển mã thực hiện
hoạt động ngược lại với decoder. Nghóa là
encoder có m ngõ vào theo mã nhị phân
1 trong m và n ngõ ra theo mã nhị phân cơ
- Với(với
ngõ
bản
m vào
≤ 2n).Ii được tích cực thì ngõ ra
chính là tổ hợp giá trị nhị phân i tương
Z1 = I3 +
ứng.
I2
I0
Z0 = I3 +
I1 (LSB) Z0

I1
Z1
I2
I3
Z1
I3
I2
I3

I2

0

I1

I0

0

0

0

1

1
0
0

Z1 Z0

0
0
1
1

0
1
0
1

I1

Z0
24


ä mã hóa có ưu tiên (Priority Encoder):
Bộ mã hóa có ưu tiên là mạch mã
hóa sao cho nếu có nhiều hơn 1 ngõ vào
cùng tích cực thì ngõ ra sẽ là giá trị nhị
Z1 = I 3 + I 2
phân của ngõ vào có ưu tiên cao nhất.
Z0 = I3 + I2 I1
I0
I1

(LSB) Z0

V =

Z1

+ I0

I2

V

I3

I3

I2

0

I1

I0

0

0

0

0

0

1

1
0
X

I3

Z1

I2

0
0

I3 + I 2 + I 1

ứ tự
0 ưu
1 tiên:
X

Z1 Z0
X VX
0
0
0
1
0
1

1
I13  I02 

I1

I0
I1  I0

Z0
V
25