Bài ging N T S 1 Trang 26
Chng 3
CÁC PHN T LOGIC C BN
3.1. KHÁI NIM V MCH S
3.1.1. Mch tng t
ch tng t (còn gi là mch Analog) là mch dùng x lý các tín hiu tng t. Tín hiu
ng t là tín hiu có biên bin thiên liên tc theo thi gian.
Vic x lý bao gm các vn : Chnh lu, khuch i, u ch, tách sóng…
Nhc m ca mch tng t:
- Kh nng chng nhiu thp (nhiu d xâm nhp).
- Vic phân tích thit k mch phc tp.
khc phc nhng nhc m này ngi ta s dng mch s.
3.1.2. Mch s
ch s (còn gi là mch Digital) là mch dùng x lý tín hiu s. Tín hiu s là tín hiu có
biên bin thiên không liên tc theo thi gian hay còn gi là tín hiu gián n, c biu din
i dng sóng xung vi 2 mc n th cao và thp mà tng ng vi hai mc n th này là hai
c logic 1 và 0 ca mch s.
Vic x lý trong mch s bao gm các vn nh:
- Lc s.
- u ch s / Gii u ch s.
- Mã hóa / Gii mã …
u m ca mch s so vi mch tng t :
- chng nhiu cao (nhiu khó xâm nhp).
- Phân tích thit k mch s tng i n gin.
Vì vy, hin nay mch sc s dng khá ph bin trong tt c các lnh vc nh: o lng s,
truyn hình s, u khin s. . .
3.1.3. H logic dng/âm
Trng thái logic ca mch s có th biu din bng mch n n gin nh trên hình 3.1:
Hot ng ca mch n này nh sau:
- K M : èn Tt
- K óng : èn Sáng
Trng thái óng/M ca khóa K hoc trng thái Sáng/Tt ca
èn cng c c trng cho hai trng thái logic ca mch s.
K
v
i
Hình 3.1
Chng 3. Các phn t logic c bn Trang 27
ng có th thay khóa K bng khóa n t dùng BJT nh sau (hình 3.2):
Gii thích các s mch:
Hình 3.2a
:
- Khi V
i
= 0 : BJT tt → V
0
= +Vcc
- Khi V
i
> a : BJT dn bão hòa → V
0
= V
ces
= 0,2 (V) ≈ 0 (V).
Hình 3.2b
:
- Khi V
i
= 0 : BJT tt → V
0
= -Vcc
- Khi V
i
< -a: BJT dn bão hòa → V
0
= V
ces
= -V
ecs
= - 0,2 (V) ≈ 0 (V).
y, trong c 2 s mc n th vào/ra ca khoá n t dùng BJT cng tng ng vi 2
trng thái logic ca mch s.
Ngi ta phân bit ra hai h logic tùy thuc vào mc n áp:
- Nu chn : V
logic 1
> V
logic 0
→ h logic dng
- Nu chn : V
logic 1
< V
logic 0
→ h logic âm
Logic dng và logic âm là nhng h logic t, ngoài ra còn có h logic m (Fuzzy Logic) hin
ang c ng dng khá ph bin trong các thit bn t và các h thng u khin tng.
3.2. CNG LOGIC (LOGIC GATE)
3.2.1. Khái nim
ng logic là mt trong các thành phn c bn xây dng mch s. Cng logic c ch to
trên c s các linh kin bán dn nh Diode, BJT, FET hot ng theo bng trng thái cho trc.
3.2.2 Phân loi
Có ba cách phân loi cng logic:
- Phân loi cng theo chc nng.
- Phân loi cng theo phng pháp ch to.
- Phân loi cng theo ngõ ra.
1. Phân loi cng logic theo chc nng
a)
RB
Rc
Q
+Vcc
V
i
V
0
b)
Rc
Q
R
B
-Vcc
V
i
V
0
Hình 3.2. Biu din trng thái logic ca mch s bng khóa n t dùng BJT
Bài ging N T S 1 Trang 28
a. Cng M (BUFFER)
ng m (BUFFER) hay còn gi là cng không o là cng có mt ngõ vào và mt ngõ ra vi
ký hiu và bng trng thái hot ng nh hình v.
Phng trình logic mô t hot ng ca cng m: y = x
Trong ó:
- x là ngõ vào có tr kháng vào Zv vô cùng ln → do ó dòng vào ca cng m rt nh.
- y là ngõ ra có tr kháng ra Zra nh → cng m có kh nng cung cp dòng ngõ ra ln.
Chính vì vy ngi ta s dng cng m theo 2 ý ngha sau:
- Dùng phi hp tr kháng.
- Dùng cách ly và nâng dòng cho ti.
phng din mch n có th xem cng m (cng không o) ging nh mch khuych i C
chung (ng pha).
b.Cng O (NOT)
ng O (còn gi là cng NOT) là cng logic có 1 ngõ vào và 1 ngõ ra, vi ký hiu và bng
trng thái hot ng nh hình v:
Phng trình logic mô t hot ng ca cng O: y =
x
ng o gi chc nng nh mt cng m, nhng ngi ta gi là m o vì tín hiu ngõ ra
ngc mc logic (ngc pha) vi tín hiu ngõ vào.
Trong thc t ta có th ghép hai cng O ni tng vi nhau thc hin chc nng ca cng
M (cng không o) (hình 3.5):
ng trng thái
x
y
0
0
1 1
x
y
Hình 3.3. Ký hiu và bng trng thái ca cng m
ng trng thái:
x
y
0
1
1 0
x
y
Hình 3.4. Ký hiu và bng trng thái hot ng ca cng o
x
x
x
xx =
Hình 3.5. S dng 2 cng O to ra cng M
Chng 3. Các phn t logic c bn Trang 29
phng din mch n, cng O ging nh tng khuych i E chung.
c. Cng VÀ (AND)
ng AND là cng logic thc hin chc nng ca phép toán nhân logic các tín hiu vào. Cng
AND 2 ngõ vào có 2 ngõ vào 1 ngõ ra ký hiu nh hình v:
Phng trình logic mô t hot ng ca cng AND:
y = x
1
.x
2
ng trng thái hot ng ca cng AND 2 ngõ vào:
x
1
x
2
y
0 0 0
0 1 0
1 0 0
1 1 1
bng trng thái này có nhn xét: Ngõ ra y ch bng 1 (mc logic 1) khi c 2 ngõ vào u bng
1, ngõ ra y bng 0 (mc logic 0) khi có mt ngõ vào bt k (x
1
hoc x
2
) bng 0.
Xét trng hp tng quát cho cng AND có n ngõ vào x
1
, x
2
... x
n
:
y
AND
=
==∀
=∃
)n1,(i1x1
0x0
i
i
y, c m ca cng AND là: ngõ ra y ch bng 1
khi tt c các ngõ vào u bng 1, ngõ ra y bng 0 khi
có ít nht mt ngõ vào bng 0.
dng cng AND óng m tín hiu:
Cho cng AND có hai ngõ vào x
1
và x
2
. Ta chn:
- x
1
óng vai trò ngõ vào u khin (control).
- x
2
óng vai trò ngõ vào d liu (data).
Xét các trng hp c th sau ây:
- Khi x
1
= 0: y = 0 bt chp trng thái ca x
2
, ta nói ng AND khóa li không cho d liu a
vào ngõ vào x
2
qua cng AND n ngõ ra.
- Khi x
1
= 1
2
xy
1y1
2
x
0y0
2
x
=⇒
=⇒=
=⇒=
Ta nói ng AND m cho d liu a vào ngõ vào x
2
qua cng AND n ngõ ra.
y, có th s dng mt ngõ vào bt k ca cng AND óng vai trò tín hiu u khin cho phép
hoc không cho phép lung d liu i qua cng AND.
dng cng AND to ra cng logic khác
:
u s dng 2 t hp u và cui trong bng giá tr ca cng AND và ni cng AND theo s
nh hình 3.8 thì có th s dng cng AND to ra cng m.
Trong thc t, có th tn dng ht các cng cha dùng trong IC thc hin chc nng ca các
ng logic khác.
x
1
y
x
2
Hình 3.6. Cng AND
x
1
y
x
n
Hình 3.7. Cng AND vi n ngõ vào
Bài ging N T S 1 Trang 30
d. Cng HOC (OR)
ng OR là cng thc hin chc nng ca phép toán cng logic các tín hiu vào. Trên hình v là
ký hiu ca cng OR 2 ngõ vào:
Phng trình logic cng OR 2 ngõ vào: y = x
1
+ x
2
ng trng thái mô t hot ng:
x
1
x
2
y = x
1
+x
2
0 0 0
0 1 1
1 0 1
1 1 1
Xét trng hp tng quát i vi cng OR có n ngõ vào.
Phng trình logic:
y
OR
=
==∀
=∃
)n1,(i0x0
1x1
i
i
c m ca cng OR là: Tín hiu ngõ ra ch bng 0 khi và ch khi tt c các ngõ vào u
ng 0, ngc li tín hiu ngõ ra bng 1 khi ch cn có ít nht mt ngõ vào bng 1.
dng cng OR óng m tín hiu
:
Xét cng OR có 2 ngõ vào x
1
, x
2
. Nu chn x
1
là ngõ vào u khin (control), x
2
ngõ vào d liu
(data), ta có các trng hp c th sau ây:
- x
1
= 1: y = 1, y luôn bng 1 bt chp x
2
→ Ta nói ng OR khóa không cho d liu i qua.
x
1
x
2
y
+x = 0 x
1
= x
2
= 0 y = 0
+x = 1 x
1
= x
2
= 1 y = 1 y = x
Hình 3.8. S dng cng AND to ra cng m.
Ký hiu Châu Âu
Ký hiu theo M, Nht, Úc
x
1
x
2
y
x
1
x
2
y
Hình 3.9a Cng OR 2 ngõ vào
x
1
x
n
y
Hình 3.9b Cng OR n ngõ vào
Chng 3. Các phn t logic c bn Trang 31
- x
1
= 0:
2
xy
1y1
2
x
0y0
2
x
=⇒
=⇒=
=⇒=
→ Ta nói ng OR m cho d liu t ngõ vào x
2
qua
ng n ngõ ra y.
dng cng OR thc hin chc nng cng logic khác
: dng hai t hp giá tru và
cui ca bng trng thái ca cng OR và ni mch cng OR nh s hình 3.10:
- x = 0, x
1
= x
2
= 0 ⇒ y = 0
- x = 1, x
1
= x
2
= 1 ⇒ y = 1 ⇒ y = x: cng OR óng vai trò nh cng m.
e. Cng NAND
ây là cng thc hin phép toán nhân o, v s logic cng NAND gm 1 cng AND mc
i tng vi 1 cng NOT, ký hiu và bng trng thái cng NAND c cho nh hình 3.11:
Phng trình logic mô t hot ng ca cng NAND 2 ngõ vào:
21
.xxy =
Xét trng hp tng quát: Cng NAND có n ngõ vào.
y
NAND
=
==∀
=∃
)n1,(i1x0
0x1
i
i
y, c m ca cng NAND là: tín hiu ngõ ra ch bng 0 khi tt c các ngõ vào u bng
1, và tín hiu ngõ ra s bng 1 khi ch cn ít nht mt ngõ vào bng 0.
dng cng NAND óng m tín hiu
:
Xét cng NAND có hai ngõ vào. Chn x
1
là ngõ vào u khin (control), x
2
là ngõ vào d liu
(data), ln lt xét các trng hp sau:
- x
1
= 0: y = 1 (y luôn bng 1 bt chp giá tr ca x
2
) ta nói ng NAND khóa.
- x
1
= 1:
2
xy
0y1
2
x
1y0
2
x
=⇒
=⇒=
=⇒=
→ ng NAND m cho d liu vào ngõ vào x
2
n
ngõ ra ng thi o mc tín hiu ngõ vào x
2
, lúc này cng NAND óng vai trò là cng O.
x
1
x
2
y
x
Hình 3.10. S dng cng OR làm cng m
Hình 3.11. Cng NAND: Ký hiu, s logic tng ng và bng trng thái
x
1
x
2
y
0 0 1
0 1 1
1 0 1
1 1 0
x
1
y
x
2
x
1
x
2
y
x
1
y
x
n
Hình 3.12.Cng NAND n ngõ vào
Bài ging N T S 1 Trang 32
x
1
x
2
y
1
x
2
x
y =
212121
. xxxxxx +=+=
x
1
x
2
y
Hình 3.13d. Dùng cng NAND to cng OR
dng cng NAND to các cng logic khác:
- dùng cng NAND to cng NOT:
- dùng cng NAND to cng BUFFER (cng m):
- dùng cng NAND to cng AND:
- dùng cng NAND to cng OR:
x
1
y
x
2
x
y =
xxxxx =+=
2121
x
y
Hình 3.13a.Dùng cng NAND to cng NOT
xxy ==
yx
x
1
x
2
x
x
y
Hình 3.13b.Dùng cng NAND to cng M (BUFFER)
y
x
1
x
2
21
.xx y =
2121
.xxxx =
x
1
x
2
y
Hình 3.13c. S dng cng NAND to cng AND
Chng 3. Các phn t logic c bn Trang 33
f. Cng NOR
ng NOR, còn gi là cng Hoc-Không, là cng thc hin chc nng ca phép toán cng o
logic, là cng có hai ngõ vào và mt ngõ ra có ký hiu nh hình v:
Phng trình logic mô t hot ng ca cng :
y =
21
xx +
ng trng thái mô t hot ng ca cng NOR :
x
1
x
2
y
0 0 1
0 1 0
1 0 0
1 1 0
Xét trng hp tng quát cho cng NOR có n ngõ vào.
y
NOR
=
==∀
=∃
)n1,(i0x1
1x0
i
i
y c m ca cng NOR là: Tín hiu ngõ ra ch
ng 1 khi tt c các ngõ vào u bng 0, tín hiu ngõ
ra s bng 0 khi có ít nht mt ngõ vào bng 1.
dng cng NOR óng m tín hiu
:
Xét cng NOR có 2 ngõ vào, chn x
1
là ngõ vào u khin, x
2
là ngõ vào d liu. Ta có:
- x
1
= 1: y = 0 (y luôn bng 0 bt chp x
2
), ta nói ng NOR khóa không cho d liu i qua.
- x
1
= 0:
2
xy
0y1
2
x
1y0
2
x
=⇒
=⇒=
=⇒=
→ ta nói ng NOR m cho d liu t ngõ vào x
2
qua
ng NOR n ngõ ra ng thi o mc tín hiu ngõ vào x
2
, lúc này cng NOR óng vai trò
là cng O.
dng cng NOR thc hin chc nng cng logic khác
:
- Dùng cng NOR làm cng NOT:
x
1
x
2
y
Ký hiu theo Châu Âu
Ký hiu theo M, Nht
x
1
x
2
y
Hình 3.14. Ký hiu cng NOR
x
1
x
n
y
Hình 3.15. Cng NOR n ngõ vào
Bài ging N T S 1 Trang 34
- Dùng cng NOR làm cng OR :
- Dùng cng NOR làm cng BUFFER :
- Dùng cng NOR làm cng AND :
x
1
y
x
2
x
y = xxxxx ==+
2121
.
yx
Hình 3.16a. S dng cng NOR to cng NOT
y =
2121
xxxx +=+
y
x
1
x
2
21
xx +
Hình 3.16b. S dng cng NOR to cng OR
x
1
x
2
y
y
x
x
1
x
2
x
y =
xx =
x
y
Hình 3.16c. S dng cng NOR to cng BUFFER
y =
212121
.. xxxxxx ==+
x
1
x
2
y
1
x
2
x
x
1
x
2
y
Hình 3.16d. S dng cng NOR làm cng AND
Chng 3. Các phn t logic c bn Trang 35
- Dùng cng NOR làm cng NAND:
g. Cng XOR (EX - OR)
ây là cng logic thc hin chc nng ca mch cng modulo 2 (cng không nh), là cng có
hai ngõ vào và mt ngõ ra có ký hiu và bng trng thái nh hình v.
Phng trình logic mô t hot ng ca cng XOR :
y
XOR
= x
1
2
x +
1
x .x
2
= x
1
⊕ x
2
ng XOR c dùng so sánh hai tín hiu vào:
- Nu hai tín hiu vào là bng nhau thì tín hiu ngõ ra bng 0
- Nu hai tín hiu vào là khác nhau thì tín hiu ngõ ra bng 1.
Các tính cht ca phép toán XOR:
1. x
1
⊕ x
2
= x
2
⊕ x
1
2. x
1
⊕ x
2
⊕ x
3
= (x
1
⊕ x
2
) ⊕ x
3
= x
1
⊕ (x
2
⊕ x
3
)
3. x
1
.(x
2
⊕ x
3
) = (x
1
.x
2
) ⊕ (x
3
.x
1
)
Chng minh:
trái = x
1.
(x
2
⊕ x
3
) = x
1
(x
2
.
x
3
+
x
2
.x
3
) = x
1
x
2
x
3
+ x
1
x
2
x
3
+ x
1
x
1
.x
3
+ x
1
x
1
.x
2
= x
1
x
2
x
3
+ x
1
x
2
x
3
+ x
1
x
1
.x
3
+ x
1
x
1
.x
2
= x
1
x
2
(
x
3
+x
1
) + x
1
x
3
(
x
2
+
x
1
)
= x
1
x
2
31
xx +
21
xx x
1
x
3
= (x
1
x
2
)⊕(x
1
x
3
) = V phi (pcm).
4. x
1
⊕ (x
2
. x
3
) = (x
1
⊕x
3
).(x
1
⊕x
2
)
5. x⊕ 0 = x
x ⊕ 1 = x
x ⊕ x = 0
x ⊕ x = 1
Hình 3.16e. S dng cng NOR làm cng NAND
y =
212121
.1 xxxxxxy =+=+=
x
1
x
2
y
1
1
x
2
x
x
1
x
2
yy
x
1
x
2
y
0 0 0
0
1 1
1 0 1
1 1 0
y
x
1
x
2
Hình 3.17. Cng XOR
rng tính cht 5: u x
1
⊕x
2
= x
3
thì x
1
⊕x
3
=x
2
Bài ging N T S 1 Trang 36
h. Cng XNOR (EX – NOR)
ây là cng logic thc hin chc nng ca mch cng o modulo 2 (cng không nh), là cng
có hai ngõ vào và mt ngõ ra có ký hiu và bng trng thái nh trên hình 3.19.
Phng trình logic mô t hot ng ca cng: y =
212121
xxxxxx ⊕=+
Tính cht ca cng XNOR:
1.
)x(x)x(x)x)(xx(x
43214321
⊕+⊕=⊕⊕
2. )x(x)x(x)x(x)x(x
43214321
⊕⊕=⊕+⊕
3.
212121
xxxxxx ⊕=⊕=⊕
4.
2121
xxxx ⊕=⊕
5.
231321
xxxxxx =⊕⇔=⊕
Câu hi: Hãy th chng minh các tính cht t 1 n 5 ?
2. Phân loi cng logic theo phng pháp ch to
a. Cng logic dùng Diode
Xét s mch n gin trên hình 3.20
hình a:
- Vx
1
= Vx
2
= 0V → D
1
, D
2
tt: V
y
=V
R
= 0V → y = 0
- Vx
1
= 0V, Vx
2
= 5V → D
1
tt, D
2
dn: V
y
=V
R
= 5V → y = 1
- Vx
1
= 5V, Vx
2
= 0V → D
1
dn, D
2
tt: V
y
=V
R
= 5V → y = 1
- Vx
1
= Vx
2
=5V → D
1
, D
2
dn: V
y
=V
R
= 5V → y = 1
x
1
x
2
y
0 0 1
0 1 0
1 0 0
1 1 1
y
x
1
x
2
Hình 3.19. Cng XNOR
Hình 3.20. S mch cng logic dùng diode
a.Cng OR - b.Cng AND
a) b)
y
x2
D2
D1x1
.
R
y
x2
R
x1
VCC
D1
D2
x
1
x
2
y
0 0 0
0 1 1
1 0 1
1 1 1
Chng 3. Các phn t logic c bn Trang 37
x
Rc
y
Rb
R1
VCC
VCC
Q1
R2
x1
Q1
y
Rc
x2
a)
b)
Hình 3.21.(a,b)
ây chính là cng OR c ch to trên c s diode và n tr hay còn gi là h DRL (Diode
Resistor Logic) hoc DL (Diode logic).
hình b:
- Vx
1
= Vx
2
= 0V → D
1
, D
2
dn: V
y
=V
R
= 0V → y = 0
- Vx
1
= 0V, Vx
2
=5V → D
1
dn, D
2
tt: V
y
=V
R
= 0V → y = 0
- Vx
1
= 5V, Vx
2
=0V → D
1
tt, D
2
dn: V
y
=V
R
= 0V → y = 0
- Vx
1
= Vx
2
=5V → D
1
, D
2
tt: V
y
=V
R
= 5V → y = 1
ây chính là mch thc hin chc nng ca cng AND c ch to trên c s diode và n tr
(h DRL hoc DL).
b. Cng logic dùng BJT
RTL (Resistor Transistor Logic)
ng NOT (hình 3.21a)
- x = 0 → BJT tt → V
y
= V
cc
= 5V→ y = 1
- x = 1 → BJT dn bão hòa → V
y
= V
ces
≈ 0V→ y = 0
ây là cng NOT h RTL (Resistor Transistor Logic).
ng NOR (hình 3.21b)
- x
1
= x
2
= 0 → BJT tt
⇒ V
y
= V
cc
= 5V ⇒ y = 1
- x
1
= 0, x
2
=1 → BJT dn bão hoà
⇒ V
y
=V
ces
≈ 0V ⇒ y = 0
- x
1
=1, x
2
= 0 → BJT dn bão hoà
⇒ Vy = V
ces
≈ 0V ⇒ y = 0
- x
1
= x
2
=1 → BJT dn bão hoà
⇒ V
y
= V
ces
≈ 0V ⇒ y = 0
ây chính là cng NOR h RTL (Resistor Transistor Logic).
Tuy nhiên mch này có nhc m là snh hng gia các ngõ vào x
1
và x
2
rt ln c bit là
khi hai ngõ vào có mc n áp (mc logic) ngc nhau. khc phc nhc m này ngi ta
i tin mch bng cách s dng 2 BJT 2 ngõ vào c lp vi nhau nh s trên hình 3.21c.
x2
R1
Q1
R2
VCC
Q2
y
Rc
x1
Hình 3.21c. Cng NOR dùng 2 BJT
x
1
x
2
y
0 0 0
0 1 0
1 0 0
1 1 1
Bài ging N T S 1 Trang 38
Hãy gii thích hot ng ca mch này?
DTL (Diode-Transistor-Logic)
Trên hình 3.22 là s mch cng NAND h DTL.
- Khi x
1
= x
2
= 0: các diode D
1
, D
2
c phân cc thun nên D
1
, D
2
dn → V
A
= Vγ = 0,7V
(diode ghim n áp). Mà u kin các diode D
3
, D
4
và BJT Q dn là:
V
A
≥ 2V
γ/D
+ V
γ/BJT
= 2.0,7 + 0,6 = 2 (V)
→ Khi D
1
, D
2
dn → D
3
, D
4
t → BJT tt → ngõ ra y = 1.
- Khi x
1
= 0, x
2
= 1: D
1
dn, D
2
tt → V
A
= 0,7V (diode D
1
ghim n áp) → D
3
, D
4
, BJT tt →
ngõ ra y = 1.
- Khi x
1
= 1, x
2
= 0: D
1
tt, D
2
dn → V
A
= 0,7V (diode D
2
ghim n áp) → D
3
, D
4
, BJT tt →
ngõ ra y = 1.
- Khi x
1
= x
2
= 1: c hai diode D
1
, D
2
u tt → V
A
≈ V
cc
, (thc t V
A
= V
cc
- V
R1
) →u kin
diode D
3
, D
4
dn tho mãn nên D
3
, D
4
dn → BJT dn bão hòa → ngõ ra y = 0.
y ây chính là s mch thc hin cng NAND h DTL.
Nhim v ca các linh kin
:
u ch có mt diode D
3
, gi s x
1
= x
2
= 0, ngõ ra y=1, lúc này D
1
và D
2
dn, ta có V
A
= Vγ/D
3
= 0,7(V). Nu có mt tín hiu nhiu bên ngoài ch khong 0,6V tác ng vào mch s làm n áp
i A tng lên thành 1,3(V), và s làm cho diode D
3
và Q dn. Nhng nu mc ni tip thêm D
4
ch có th ngn tín hiu nhiu lên n 2Vγ= 1,2(V). Vy, D
3
và D
4
có tác dng nâng cao kh nng
chng nhiu ca mch.
Ngoài ra, R
2
làm tng tc chuyn i trng thái ca Q, vì lúc u khi Q dn s có dòng qua
R
2
to mt phân áp cho tip giáp J
E
ca Q phân cc thun làm cho Q nhanh chóng dn, và khi Q
t thì lng n tích s xã qua R
2
nên BJT nhanh chóng tt.
TTL (Transistor - Transistor -Logic)
x2
R2
R1
VCC
Q
y
x1
R3
D2 D4
A
D3
D1
Hình 3.22. Cng NAND h DTL
c
x2
.
x2
VCC
R3
x1
Q2
x1
x2
x1
R2
D Q1
Q1
R1
Hình 3.23. Cng NAND h TTL
a. S mch, b.Transistor 2 tip giáp và s tng ng
a) b)
Chng 3. Các phn t logic c bn Trang 39
Transistor Q
1
c s dng gm 2 tip giáp BE
1
, BE
2
và mt tip giáp BC. Tip giáp BE
1
, BE
2
a Q
1
thay th cho D
1
, D
2
và tip giáp BC thay th cho D
3
trong s mch cng NAND h DTR
(hình 3.22).
Gii thích hot ng ca mch (hình 3.23)
:
- x
1
= x
2
= 0 các tip giáp BE
1
, BE
2
sc m làm cho n áp cc nn ca Q
1
: V
B
= Vγ =
0,6V. Mà u kin cho tip giáp BC, diode D và Q
2
dn thì n th cc nn ca Q
1
phi bng:
V
B
= V
γ/BC
+ V
γ/BE1
+V
γ/BE2
= 0,6 + 0,7 + 0,6 = 1,9V
Chng t khi các tip giáp BE
1
, BE
2
m thì tip giáp BC, diode D và BJT Q
2
tt → y = 1.
- x
1
= 0, x
2
= 1 các tip giáp BE
1
m, BE
2
tt thì tip giáp BC, diode D và BJT Q
2
tt → y = 1.
- x
1
= 1, x
2
= 0 các tip giáp BE
1
tt, BE
2
m thì tip giáp BC, diode D và BJT Q
2
tt → y = 1.
- x
1
= x
2
= 1 các tip giáp BE
1
, BE
2
tt thì tip giáp BC, diode D dn và BJT Q
2
dn bão hòa
→ y = 0
y, ây chính là mch thc hin cng NAND theo công ngh TTL.
nâng cao kh nng ti ca cng, ngi ta thng mc thêm ngõ ra mt tng khuch i kiu
C chung (CC) nh s mch trên hình 3.24:
nâng cao tn s làm vic ca cng, ngi ta cho các BJT làm vic ch khuch i, u
ó có ngha là ngi ta khng ch sao cho các tip xúc J
C
ca BJT bao gi cng trng thái
phân cc ngc. Bng cách mc song song vi tip giáp J
C
ca BJT mt diode Schottky. c m
a diode Schottky là tip xúc ca nó gm mt cht bán dn vi mt kim loi, nên nó không tích
y n tích trong trng thái phân cc thun ngha là thi gian chuyn t phân cc thun sang phân
c ngc nhanh hn, nói cách khác BJT s chuyn i trng thái nhanh hn.
u ý: Ngi ta cng không dùng diode Zener bi vì tip xúc ca diode Zener là cht bán dn
nên s tích trn tích d.
mch ci tin có diode Schottky trên s v tng ng nh sau (hình 3.25):
D
R
4
R
2
x
1
x
2
Q
1
R
1
Q
2
R
3
R
5
y
Q
3
Q
4
V
cc
Hình 3.24
Bài ging N T S 1 Trang 40
ECL (Emitter-Coupled-Logic)
Logic ghép emitter chung (ECL) là h logic có tc hot ng rt cao và thng c dùng
trong các ng dng òi hi tc cao. Tc cao t c là nh vào các transistor c thit k
hot ng trong ch khuych i, vì vy chúng không bao gi ri vào trng thái bão hoà và do
ó thi gian tích lu hoàn toàn b loi b. H ECL t c thi gian tr lan truyn nh hn 1ns
trên mi cng.
Nhc m ca h ECL: Ngõ ra có n th âm nên nó không tng thích v mc logic vi các
logic khác.
Gii thích hot ng ca mch (hình 3.26)
:
- Khi x
1
= x
2
= 0: Q
1
, Q
2
dn nên n th ti cc nn (2), (3) ca Q
3
, Q
4
càng âm (do 1 và 1’
âm) nên Q
3
, Q
4
tt → y
1
= 1, y
2
= 1.
- Khi x
1
= 0, x
2
=1: Q
1
dn, Q
2
tt nên n th ti cc nn (2) ca Q
3
dng, n th ti cc nn
(3) ca Q
4
càng âm nên Q
3
dn, Q
4
tt → y
1
= 0, y
2
= 1.
- Khi x
1
=1, x
2
=0: Q
1
tt, Q
2
dn nên n th ti cc nn (2) ca Q
3
âm, n th ti cc nn (3)
a Q
4
càng dng nên Q3 dn, Q
4
tt → y
1
= 1, y
2
= 0.
- Khi x
1
= x
2
=1: Q
1
, Q
2
tt nên n th ti cc nn (2), (3) ca Q
3
, Q
4
càng dng nên Q
3
, Q
4
n → y
1
= 0, y
2
= 0.
D
R
4
R
2
x
1
x
2
Q
1
R
1
Q
2
R
3
R
5
y
Q
3
Q
4
V
cc
Hình 3.25. Cng logic h TTL dùng diode Schottky
R4
x1
y2
Q2
Q4
R7
2
Q1
1
R1
Q3
y1
R6
1'
x2
R3
-VEE
3
VCC = 0V
R5R2
RE
Hình 3.26. Cng logic h ECL (Emitter Coupled Logic)
Chng 3. Các phn t logic c bn Trang 41
Hình 3.27. Ký hiu các loi MOSFET khác nhau
B
D
G
S
PMOS
B
D
G
S
NMOS
a. MOSFET kênh t sn
B
D
G
S
PMOS
B
D
G
S
NMOS
b. MOSFET kênh cm ng
c. Cng logic dùng MOSFET
MOSFET (Metal Oxyt Semiconductor Field Effect Transistor), còn gi là IGFET (Isolated Gate
FET - Transistor trng có cc cng cách ly).
MOSFET có hai loi: Loi có kênh t sn và loi có kênh cm ng.
Dù là MOSFET có kênh t sn hay kênh cm ng u có th phân chia làm hai loi:
- MOSFET kênh N gi là NMOS
- MOSFET kênh P gi là PMOS.
c m ca 2 loi này khác nhau nh sau:
- PMOS: Tiêu th công sut thp, tc chuyn i trng thái chm.
- NMOS: Tiêu th công sut ln hn, tc chuyn i trng thái nhanh hn.
Trên hình 3.27 là ký hiu ca các loi MOSFET khác nhau.
Chú ý: MOSFET kênh t sn có th làm vic hai ch giàu kênh và nghèo kênh trong khi
MOSFET kênh cm ng ch làm vic ch giàu kênh.
Dùng NMOS kênh cm ng ch to các cng logic
Xét các cng logic loi NMOS trên hình 3.28.
u kin cng NMOS dn: V
D
> V
S
, V
G
> V
B
Trong tt c hình v ta có :
Ω=
Ω=
KR
KR
QQ
OFDS
ONDS
7
)(
)(
32
10
1
,
=
Ω=
)(
)(
1
200
OFDS
ONDS
R
KR
Q
Bài ging N T S 1 Trang 42
Hình 3.28a (cng NOT)
Theo u kin cng NMOS dn: V
D
> V
S
, V
G
> V
B
Ta thy Q
1
có B ni mass tha mãn u kin nên: Q
1
luôn luôn dn.
- Khi x = 0: Q
1
dn, Q
2
tt (vì V
G2
= V
B2
= 0 nên không hình thành n trng gia G và B →
không hút c các e- là ht dn thiu s vùng B → không hình thành c kênh dn).
Lúc này, theo s tng ng (hình 3.29a) ta có:
DD
DS(OFF)/Q2DS(ON)/Q1
DS(OFF)/Q2
y
V
RR
R
V
+
=
DD
7
7
V
K10200K
K10
+
=
⇒ V
y
≈ V
DD
⇒ y = 1
- Khi x = 1: lúc này V
G/Q2
> V
B/Q2
→ hình thành mt n trng hng t G n B, n
trng này hút các n t là các ht dn thiu s trong vùng B di chuyn theo chiu ngc
i v mt i din, hình thành kênh dn ni lin gia G và B và có dòng n i
D
i t D qua
→ Q
2
dn. Nh vy Q
1
, Q
2
u dn, ta s có s tng ng (hình 3.29b). Theo s này
ta có:
DD
DS(ON)/Q2DS(ON)/Q1
DS(ON)/Q2
y
V
RR
R
V
+
=
DD
V
1K200K
1K
+
=
⇒ V
y
200
1
V
DD
= 0,025V ⇒ y = 0
VDD
Q1
Q2
x
y
Q1
Q2
Q3
VDD
x1
x2
y
Q1
Q2
Q3
VDD
x1
x2
y
a) Cng NOT b) Cng NOR c) Cng NAND
Hình 3.28 Các cng logic ch to bng NMOS
Chng 3. Các phn t logic c bn Trang 43
y mch hình 3.28a là mch thc hin cng NOT.
Hình 3.28c (cng NAND)
- Khi x
1
= x
2
= 0 (hình 3.30a): Q
1
luôn dn, Q
2
và Q
3
u tt, lúc ó theo s tng ng ta
có:
DD
DS(OFF)/Q3DS(OFF)/Q2DS(ON)/Q1
DS(OFF)/Q3DS(OFF)/Q2
y
V
RRR
RR
V
++
+
=
DD
77
77
V
K10K10200K
K10K10
++
+
= ⇒ V
y
V
DD
⇒ y = 1.
- Khi x
1
= 1, x
2
=0 (hình 3.30b): Q
1
, Q
2
dn và Q
3
tt lúc ó theo s tng ng ta có:
DD
QOFFDSQONDSQONDS
QOFFDSQONDS
y
V
RRR
RR
V
3/)(2/)(1/)(
3/)(2/)(
++
+
=
DD
V
KKK
KK
7
7
101200
101
++
+
=
⇒ V
y
V
DD
⇒ y = 1
- Khi x
1
= 0, x
2
=1: Q
1
, Q
3
dn và Q
2
tt, gii thích tng t ta có Vy VDD → y = 1.
- Khi x
1
=1, x
2
=1 (hình 3.30c): Q
1
, Q
2
và Q
3
u dn, lúc ó theo s tng ng ta có:
DD
DS(ON)/Q3DS(ON)/Q2DS(ON)/Q1
DS(ON)/Q3DS(ON)/Q2
y
V
RRR
RR
V
++
+
=
DD
V
1K1K200K
1KK1
++
+
=
⇒ V
y
0,05V ⇒ y = 0.
y hình 3.28c là mch thc hin cng NAND.
V
DD
y
R
DS(ON)/Q1
R
DS(OFF)/Q2
R
DS(OFF)/Q3
Hình 3.30a.
(x
1
=x
2
=0)
V
DD
y
R
DS(ON)/Q1
R
DS(ON)/Q2
R
DS(OFF)/Q3
Hình 3.30b
(x
1
=1, x
2
=0)
V
DD
y
R
DS(ON)/Q1
R
DS(ON)/Q2
R
DS(ON)/Q3
Hình 3.30c
(x
1
=x
2
=1)
V
DD
y
R
DS(ON)/Q1
R
DS(OFF)/Q2
a) x=0
V
DD
y
R
DS(ON)/Q1
R
DS(ON)/Q2
b) x=1
Hình 3.29 S tng ng mch hình 3.28a