Tài liệu Bài giảng điện tử P3 pptx

Bài ging N T S 1 Trang 26
Chng 3
CÁC PHN T LOGIC C BN
3.1. KHÁI NIM V MCH S
3.1.1. Mch tng t
ch tng t (còn gi là mch Analog) là mch dùng  x lý các tín hiu tng t. Tín hiu
ng t là tín hiu có biên  bin thiên liên tc theo thi gian.
Vic x lý bao gm các vn : Chnh lu, khuch i, u ch, tách sóng…
Nhc m ca mch tng t:
- Kh nng chng nhiu thp (nhiu d xâm nhp).
- Vic phân tích thit k mch phc tp.
 khc phc nhng nhc m này ngi ta s dng mch s.
3.1.2. Mch s
ch s (còn gi là mch Digital) là mch dùng  x lý tín hiu s. Tín hiu s là tín hiu có
biên  bin thiên không liên tc theo thi gian hay còn gi là tín hiu gián n, c biu din
i dng sóng xung vi 2 mc n th cao và thp mà tng ng vi hai mc n th này là hai
c logic 1 và 0 ca mch s.
Vic x lý trong mch s bao gm các vn  nh:
- Lc s.
- u ch s / Gii u ch s.
- Mã hóa / Gii mã …
u m ca mch s so vi mch tng t :
-  chng nhiu cao (nhiu khó xâm nhp).
- Phân tích thit k mch s tng i n gin.
Vì vy, hin nay mch sc s dng khá ph bin trong tt c các lnh vc nh: o lng s,
truyn hình s, u khin s. . .
3.1.3. H logic dng/âm
Trng thái logic ca mch s có th biu din bng mch n n gin nh trên hình 3.1:
Hot ng ca mch n này nh sau:
- K M : èn Tt
- K óng : èn Sáng

Trng thái óng/M ca khóa K hoc trng thái Sáng/Tt ca
èn  cng c c trng cho hai trng thái logic ca mch s.

K
v
i
Hình 3.1
Chng 3. Các phn t logic c bn Trang 27
ng có th thay khóa K bng khóa n t dùng BJT nh sau (hình 3.2):
Gii thích các s mch:
Hình 3.2a
:
- Khi V
i
= 0 : BJT tt → V
0
= +Vcc
- Khi V
i
> a : BJT dn bão hòa → V
0
= V
ces
= 0,2 (V) ≈ 0 (V).
Hình 3.2b
:
- Khi V
i
= 0 : BJT tt → V
0

= -Vcc
- Khi V
i
< -a: BJT dn bão hòa → V
0
= V
ces
= -V
ecs
= - 0,2 (V) ≈ 0 (V).
y, trong c 2 s mc n th vào/ra ca khoá n t dùng BJT cng tng ng vi 2
trng thái logic ca mch s.
Ngi ta phân bit ra hai h logic tùy thuc vào mc n áp:
- Nu chn : V
logic 1
> V
logic 0
→ h logic dng
- Nu chn : V
logic 1
< V
logic 0
→ h logic âm
Logic dng và logic âm là nhng h logic t, ngoài ra còn có h logic m (Fuzzy Logic) hin
ang c ng dng khá ph bin trong các thit bn t và các h thng u khin tng.
3.2. CNG LOGIC (LOGIC GATE)
3.2.1. Khái nim
ng logic là mt trong các thành phn c bn  xây dng mch s. Cng logic c ch to
trên c s các linh kin bán dn nh Diode, BJT, FET  hot ng theo bng trng thái cho trc.
3.2.2 Phân loi

Có ba cách phân loi cng logic:
- Phân loi cng theo chc nng.
- Phân loi cng theo phng pháp ch to.
- Phân loi cng theo ngõ ra.
1. Phân loi cng logic theo chc nng
a)
RB
Rc
Q
+Vcc
V
i
V
0
b)
Rc
Q
R
B
-Vcc
V
i
V
0
Hình 3.2. Biu din trng thái logic ca mch s bng khóa n t dùng BJT
Bài ging N T S 1 Trang 28
a. Cng M (BUFFER)
ng m (BUFFER) hay còn gi là cng không o là cng có mt ngõ vào và mt ngõ ra vi
ký hiu và bng trng thái hot ng nh hình v.
Phng trình logic mô t hot ng ca cng m: y = x

Trong ó:
- x là ngõ vào có tr kháng vào Zv vô cùng ln → do ó dòng vào ca cng m rt nh.
- y là ngõ ra có tr kháng ra Zra nh → cng m có kh nng cung cp dòng ngõ ra ln.
Chính vì vy ngi ta s dng cng m theo 2 ý ngha sau:
- Dùng  phi hp tr kháng.
- Dùng  cách ly và nâng dòng cho ti.
 phng din mch n có th xem cng m (cng không o) ging nh mch khuych i C
chung (ng pha).
b.Cng O (NOT)
ng O (còn gi là cng NOT) là cng logic có 1 ngõ vào và 1 ngõ ra, vi ký hiu và bng
trng thái hot ng nh hình v:
Phng trình logic mô t hot ng ca cng O: y =
x
ng o gi chc nng nh mt cng m, nhng ngi ta gi là m o vì tín hiu ngõ ra
ngc mc logic (ngc pha) vi tín hiu ngõ vào.
Trong thc t ta có th ghép hai cng O ni tng vi nhau  thc hin chc nng ca cng
M (cng không o) (hình 3.5):
ng trng thái
x
y
0
0
1 1
x
y
Hình 3.3. Ký hiu và bng trng thái ca cng m
ng trng thái:
x
y
0

1
1 0
x
y
Hình 3.4. Ký hiu và bng trng thái hot ng ca cng o
x
x
x
xx =
Hình 3.5. S dng 2 cng O to ra cng M
Chng 3. Các phn t logic c bn Trang 29
 phng din mch n, cng O ging nh tng khuych i E chung.
c. Cng VÀ (AND)
ng AND là cng logic thc hin chc nng ca phép toán nhân logic các tín hiu vào. Cng
AND 2 ngõ vào có 2 ngõ vào 1 ngõ ra ký hiu nh hình v:
Phng trình logic mô t hot ng ca cng AND:
y = x
1
.x
2
ng trng thái hot ng ca cng AND 2 ngõ vào:
x
1
x
2
y
0 0 0
0 1 0
1 0 0
1 1 1

 bng trng thái này có nhn xét: Ngõ ra y ch bng 1 (mc logic 1) khi c 2 ngõ vào u bng
1, ngõ ra y bng 0 (mc logic 0) khi có mt ngõ vào bt k (x
1
hoc x
2
) bng 0.
Xét trng hp tng quát cho cng AND có n ngõ vào x
1
, x
2
... x
n
:
y
AND
=



==∀
=∃
)n1,(i1x1
0x0
i
i
y, c m ca cng AND là: ngõ ra y ch bng 1
khi tt c các ngõ vào u bng 1, ngõ ra y bng 0 khi
có ít nht mt ngõ vào bng 0.
 dng cng AND óng m tín hiu:
Cho cng AND có hai ngõ vào x

1
và x
2
. Ta chn:
- x
1
óng vai trò ngõ vào u khin (control).
- x
2
óng vai trò ngõ vào d liu (data).
Xét các trng hp c th sau ây:
- Khi x
1
= 0: y = 0 bt chp trng thái ca x
2
, ta nói ng AND khóa li không cho d liu a
vào ngõ vào x
2
qua cng AND n ngõ ra.
- Khi x
1
= 1
2
xy
1y1
2
x
0y0
2
x

=⇒
=⇒=
=⇒=





Ta nói ng AND m cho d liu a vào ngõ vào x
2
qua cng AND n ngõ ra.
y, có th s dng mt ngõ vào bt k ca cng AND óng vai trò tín hiu u khin cho phép
hoc không cho phép lung d liu i qua cng AND.
 dng cng AND  to ra cng logic khác
:
u s dng 2 t hp u và cui trong bng giá tr ca cng AND và ni cng AND theo s
nh hình 3.8 thì có th s dng cng AND  to ra cng m.
Trong thc t, có th tn dng ht các cng cha dùng trong IC  thc hin chc nng ca các
ng logic khác.
x
1
y
x
2
Hình 3.6. Cng AND
x
1
y
x
n

Hình 3.7. Cng AND vi n ngõ vào
Bài ging N T S 1 Trang 30
d. Cng HOC (OR)
ng OR là cng thc hin chc nng ca phép toán cng logic các tín hiu vào. Trên hình v là
ký hiu ca cng OR 2 ngõ vào:
Phng trình logic cng OR 2 ngõ vào: y = x
1
+ x
2
ng trng thái mô t hot ng:
x
1
x
2
y = x
1
+x
2
0 0 0
0 1 1
1 0 1
1 1 1
Xét trng hp tng quát i vi cng OR có n ngõ vào.
Phng trình logic:
y
OR
=




==∀
=∃
)n1,(i0x0
1x1
i
i
c m ca cng OR là: Tín hiu ngõ ra ch bng 0 khi và ch khi tt c các ngõ vào u
ng 0, ngc li tín hiu ngõ ra bng 1 khi ch cn có ít nht mt ngõ vào bng 1.
 dng cng OR óng m tín hiu
:
Xét cng OR có 2 ngõ vào x
1
, x
2
. Nu chn x
1
là ngõ vào u khin (control), x
2
ngõ vào d liu
(data), ta có các trng hp c th sau ây:
- x
1
= 1: y = 1, y luôn bng 1 bt chp x
2
→ Ta nói ng OR khóa không cho d liu i qua.
x
1
x
2
y

+x = 0  x
1
= x
2
= 0  y = 0
+x = 1  x
1
= x
2
= 1  y = 1  y = x
Hình 3.8. S dng cng AND to ra cng m.
Ký hiu Châu Âu
Ký hiu theo M, Nht, Úc
x
1
x
2
y
x
1
x
2
y
Hình 3.9a Cng OR 2 ngõ vào
x
1
x
n
y
Hình 3.9b Cng OR n ngõ vào

Chng 3. Các phn t logic c bn Trang 31
- x
1
= 0:
2
xy
1y1
2
x
0y0
2
x
=⇒
=⇒=
=⇒=





→ Ta nói ng OR m cho d liu t ngõ vào x
2
qua
ng n ngõ ra y.
 dng cng OR  thc hin chc nng cng logic khác
:  dng hai t hp giá tru và
cui ca bng trng thái ca cng OR và ni mch cng OR nh s hình 3.10:
- x = 0, x
1
= x

2
= 0 ⇒ y = 0
- x = 1, x
1
= x
2
= 1 ⇒ y = 1 ⇒ y = x: cng OR óng vai trò nh cng m.
e. Cng NAND
ây là cng thc hin phép toán nhân o, v s logic cng NAND gm 1 cng AND mc
i tng vi 1 cng NOT, ký hiu và bng trng thái cng NAND c cho nh hình 3.11:
Phng trình logic mô t hot ng ca cng NAND 2 ngõ vào:
21
.xxy =
Xét trng hp tng quát: Cng NAND có n ngõ vào.
y
NAND
=



==∀
=∃
)n1,(i1x0
0x1
i
i
y, c m ca cng NAND là: tín hiu ngõ ra ch bng 0 khi tt c các ngõ vào u bng
1, và tín hiu ngõ ra s bng 1 khi ch cn ít nht mt ngõ vào bng 0.
 dng cng NAND óng m tín hiu
:

Xét cng NAND có hai ngõ vào. Chn x
1
là ngõ vào u khin (control), x
2
là ngõ vào d liu
(data), ln lt xét các trng hp sau:
- x
1
= 0: y = 1 (y luôn bng 1 bt chp giá tr ca x
2
) ta nói ng NAND khóa.
- x
1
= 1:
2
xy
0y1
2
x
1y0
2
x
=⇒
=⇒=
=⇒=






→ ng NAND m cho d liu vào ngõ vào x
2
n
ngõ ra ng thi o mc tín hiu ngõ vào x
2
, lúc này cng NAND óng vai trò là cng O.
x
1
x
2
y
x
Hình 3.10. S dng cng OR làm cng m
Hình 3.11. Cng NAND: Ký hiu, s logic tng ng và bng trng thái
x
1
x
2
y
0 0 1
0 1 1
1 0 1
1 1 0
x
1
y
x
2
x
1

x
2
y
x
1
y
x
n
Hình 3.12.Cng NAND n ngõ vào
Bài ging N T S 1 Trang 32
x
1
x
2
y
1
x
2
x
y =
212121
. xxxxxx +=+=
x
1
x
2
y
Hình 3.13d. Dùng cng NAND to cng OR
 dng cng NAND  to các cng logic khác:
- dùng cng NAND to cng NOT:

- dùng cng NAND to cng BUFFER (cng m):
- dùng cng NAND to cng AND:
- dùng cng NAND to cng OR:
x
1
y
x
2
x
y =
xxxxx =+=
2121
x
y
Hình 3.13a.Dùng cng NAND to cng NOT
xxy ==
yx
x
1
x
2
x
x
y
Hình 3.13b.Dùng cng NAND to cng M (BUFFER)
y
x
1
x
2

21
.xx y =
2121
.xxxx =
x
1
x
2
y
Hình 3.13c. S dng cng NAND to cng AND
Chng 3. Các phn t logic c bn Trang 33
f. Cng NOR
ng NOR, còn gi là cng Hoc-Không, là cng thc hin chc nng ca phép toán cng o
logic, là cng có hai ngõ vào và mt ngõ ra có ký hiu nh hình v:
Phng trình logic mô t hot ng ca cng :
y =
21
xx +
ng trng thái mô t hot ng ca cng NOR :
x
1
x
2
y
0 0 1
0 1 0
1 0 0
1 1 0
Xét trng hp tng quát cho cng NOR có n ngõ vào.
y

NOR
=



==∀
=∃
)n1,(i0x1
1x0
i
i
y c m ca cng NOR là: Tín hiu ngõ ra ch
ng 1 khi tt c các ngõ vào u bng 0, tín hiu ngõ
ra s bng 0 khi có ít nht mt ngõ vào bng 1.
 dng cng NOR óng m tín hiu
:
Xét cng NOR có 2 ngõ vào, chn x
1
là ngõ vào u khin, x
2
là ngõ vào d liu. Ta có:
- x
1
= 1: y = 0 (y luôn bng 0 bt chp x
2
), ta nói ng NOR khóa không cho d liu i qua.
- x
1
= 0:
2

xy
0y1
2
x
1y0
2
x
=⇒
=⇒=
=⇒=





→ ta nói ng NOR m cho d liu t ngõ vào x
2
qua
ng NOR n ngõ ra ng thi o mc tín hiu ngõ vào x
2
, lúc này cng NOR óng vai trò
là cng O.
 dng cng NOR  thc hin chc nng cng logic khác
:
- Dùng cng NOR làm cng NOT:
x
1
x
2
y

Ký hiu theo Châu Âu
Ký hiu theo M, Nht
x
1
x
2
y
Hình 3.14. Ký hiu cng NOR
x
1
x
n
y
Hình 3.15. Cng NOR n ngõ vào
Bài ging N T S 1 Trang 34
- Dùng cng NOR làm cng OR :
- Dùng cng NOR làm cng BUFFER :
- Dùng cng NOR làm cng AND :
x
1
y
x
2
x
y = xxxxx ==+
2121
.
yx
Hình 3.16a. S dng cng NOR to cng NOT
y =

2121
xxxx +=+
y
x
1
x
2
21
xx +
Hình 3.16b. S dng cng NOR to cng OR
x
1
x
2
y
y
x
x
1
x
2
x
y =
xx =
x
y
Hình 3.16c. S dng cng NOR to cng BUFFER
y =
212121
.. xxxxxx ==+

x
1
x
2
y
1
x
2
x
x
1
x
2
y
Hình 3.16d. S dng cng NOR làm cng AND
Chng 3. Các phn t logic c bn Trang 35
- Dùng cng NOR làm cng NAND:
g. Cng XOR (EX - OR)
ây là cng logic thc hin chc nng ca mch cng modulo 2 (cng không nh), là cng có
hai ngõ vào và mt ngõ ra có ký hiu và bng trng thái nh hình v.
Phng trình logic mô t hot ng ca cng XOR :
y
XOR
= x
1
2
x +
1
x .x
2

= x
1
⊕ x
2
ng XOR c dùng  so sánh hai tín hiu vào:
- Nu hai tín hiu vào là bng nhau thì tín hiu ngõ ra bng 0
- Nu hai tín hiu vào là khác nhau thì tín hiu ngõ ra bng 1.
Các tính cht ca phép toán XOR:
1. x
1
⊕ x
2
= x
2
⊕ x
1
2. x
1
⊕ x
2
⊕ x
3
= (x
1
⊕ x
2
) ⊕ x
3
= x
1

⊕ (x
2
⊕ x
3
)
3. x
1
.(x
2
⊕ x
3
) = (x
1
.x
2
) ⊕ (x
3
.x
1
)
Chng minh:
 trái = x
1.
(x
2
⊕ x
3
) = x
1
(x

2
.
x
3
+
x
2
.x
3
) = x
1
x
2
x
3
+ x
1
x
2
x
3
+ x
1
x
1
.x
3
+ x
1
x

1
.x
2
= x
1
x
2
x
3
+ x
1
x
2
x
3
+ x
1
x
1
.x
3
+ x
1
x
1
.x
2
= x
1
x

2
(
x
3
+x
1
) + x
1
x
3
(
x
2
+
x
1
)
= x
1
x
2
31
xx +
21
xx x
1
x
3
= (x
1

x
2
)⊕(x
1
x
3
) = V phi (pcm).
4. x
1
⊕ (x
2
. x
3
) = (x
1
⊕x
3
).(x
1
⊕x
2
)
5. x⊕ 0 = x
x ⊕ 1 = x
x ⊕ x = 0
x ⊕ x = 1
Hình 3.16e. S dng cng NOR làm cng NAND
y =
212121
.1 xxxxxxy =+=+=

x
1
x
2
y
1
1
x
2
x
x
1
x
2
yy
x
1
x
2
y
0 0 0
0
1 1
1 0 1
1 1 0
y
x
1
x
2

Hình 3.17. Cng XOR
 rng tính cht 5: u x
1
⊕x
2
= x
3
thì x
1
⊕x
3
=x
2
Bài ging N T S 1 Trang 36
h. Cng XNOR (EX – NOR)
ây là cng logic thc hin chc nng ca mch cng o modulo 2 (cng không nh), là cng
có hai ngõ vào và mt ngõ ra có ký hiu và bng trng thái nh trên hình 3.19.
Phng trình logic mô t hot ng ca cng: y =
212121
xxxxxx ⊕=+
Tính cht ca cng XNOR:
1.
)x(x)x(x)x)(xx(x
43214321
⊕+⊕=⊕⊕
2. )x(x)x(x)x(x)x(x
43214321
⊕⊕=⊕+⊕
3.
212121

xxxxxx ⊕=⊕=⊕
4.
2121
xxxx ⊕=⊕
5.
231321
xxxxxx =⊕⇔=⊕
Câu hi: Hãy th chng minh các tính cht t 1 n 5 ?
2. Phân loi cng logic theo phng pháp ch to
a. Cng logic dùng Diode
Xét s mch n gin trên hình 3.20
 hình a:
- Vx
1
= Vx
2
= 0V → D
1
, D
2
tt: V
y
=V
R
= 0V → y = 0
- Vx
1
= 0V, Vx
2
= 5V → D

1
tt, D
2
dn: V
y
=V
R
= 5V → y = 1
- Vx
1
= 5V, Vx
2
= 0V → D
1
dn, D
2
tt: V
y
=V
R
= 5V → y = 1
- Vx
1
= Vx
2
=5V → D
1
, D
2
dn: V

y
=V
R
= 5V → y = 1
x
1
x
2
y
0 0 1
0 1 0
1 0 0
1 1 1
y
x
1
x
2
Hình 3.19. Cng XNOR
Hình 3.20. S mch cng logic dùng diode
a.Cng OR - b.Cng AND
a) b)
y
x2
D2
D1x1
.
R
y
x2

R
x1
VCC
D1
D2
x
1
x
2
y
0 0 0
0 1 1
1 0 1
1 1 1
Chng 3. Các phn t logic c bn Trang 37
x
Rc
y
Rb
R1
VCC
VCC
Q1
R2
x1
Q1
y
Rc
x2
a)

b)
Hình 3.21.(a,b)
ây chính là cng OR c ch to trên c s diode và n tr hay còn gi là h DRL (Diode
Resistor Logic) hoc DL (Diode logic).
 hình b:
- Vx
1
= Vx
2
= 0V → D
1
, D
2
dn: V
y
=V
R
= 0V → y = 0
- Vx
1
= 0V, Vx
2
=5V → D
1
dn, D
2
tt: V
y
=V
R

= 0V → y = 0
- Vx
1
= 5V, Vx
2
=0V → D
1
tt, D
2
dn: V
y
=V
R
= 0V → y = 0
- Vx
1
= Vx
2
=5V → D
1
, D
2
tt: V
y
=V
R
= 5V → y = 1
ây chính là mch thc hin chc nng ca cng AND c ch to trên c s diode và n tr
(h DRL hoc DL).
b. Cng logic dùng BJT

 RTL (Resistor Transistor Logic)
ng NOT (hình 3.21a)
- x = 0 → BJT tt → V
y
= V
cc
= 5V→ y = 1
- x = 1 → BJT dn bão hòa → V
y
= V
ces
≈ 0V→ y = 0
ây là cng NOT h RTL (Resistor Transistor Logic).
ng NOR (hình 3.21b)
- x
1
= x
2
= 0 → BJT tt
⇒ V
y
= V
cc
= 5V ⇒ y = 1
- x
1
= 0, x
2
=1 → BJT dn bão hoà
⇒ V

y
=V
ces
≈ 0V ⇒ y = 0
- x
1
=1, x
2
= 0 → BJT dn bão hoà
⇒ Vy = V
ces
≈ 0V ⇒ y = 0
- x
1
= x
2
=1 → BJT dn bão hoà
⇒ V
y
= V
ces
≈ 0V ⇒ y = 0
ây chính là cng NOR h RTL (Resistor Transistor Logic).
Tuy nhiên mch này có nhc m là snh hng gia các ngõ vào x
1
và x
2
rt ln c bit là
khi hai ngõ vào có mc n áp (mc logic) ngc nhau.  khc phc nhc m này ngi ta
i tin mch bng cách s dng 2 BJT  2 ngõ vào c lp vi nhau nh s trên hình 3.21c.

x2
R1
Q1
R2
VCC
Q2
y
Rc
x1
Hình 3.21c. Cng NOR dùng 2 BJT
x
1
x
2
y
0 0 0
0 1 0
1 0 0
1 1 1
Bài ging N T S 1 Trang 38
Hãy gii thích hot ng ca mch này?
 DTL (Diode-Transistor-Logic)
Trên hình 3.22 là s mch cng NAND h DTL.
- Khi x
1
= x
2
= 0: các diode D
1
, D

2
c phân cc thun nên D
1
, D
2
dn → V
A
= Vγ = 0,7V
(diode ghim n áp). Mà u kin  các diode D
3
, D
4
và BJT Q dn là:
V
A
≥ 2V
γ/D
+ V
γ/BJT
= 2.0,7 + 0,6 = 2 (V)
→ Khi D
1
, D
2
dn → D
3
, D
4
t → BJT tt → ngõ ra y = 1.
- Khi x

1
= 0, x
2
= 1: D
1
dn, D
2
tt → V
A
= 0,7V (diode D
1
ghim n áp) → D
3
, D
4
, BJT tt →
ngõ ra y = 1.
- Khi x
1
= 1, x
2
= 0: D
1
tt, D
2
dn → V
A
= 0,7V (diode D
2
ghim n áp) → D

3
, D
4
, BJT tt →
ngõ ra y = 1.
- Khi x
1
= x
2
= 1: c hai diode D
1
, D
2
u tt → V
A
≈ V
cc
, (thc t V
A
= V
cc
- V
R1
) →u kin
 diode D
3
, D
4
dn tho mãn nên D
3

, D
4
dn → BJT dn bão hòa → ngõ ra y = 0.
y ây chính là s mch thc hin cng NAND h DTL.
Nhim v ca các linh kin
:
u ch có mt diode D
3
, gi s x
1
= x
2
= 0, ngõ ra y=1, lúc này D
1
và D
2
dn, ta có V
A
= Vγ/D
3
= 0,7(V). Nu có mt tín hiu nhiu bên ngoài ch khong 0,6V tác ng vào mch s làm n áp
i A tng lên thành 1,3(V), và s làm cho diode D
3
và Q dn. Nhng nu mc ni tip thêm D
4
ch có th ngn tín hiu nhiu lên n 2Vγ= 1,2(V). Vy, D
3
và D
4
có tác dng nâng cao kh nng

chng nhiu ca mch.
Ngoài ra, R
2
làm tng tc  chuyn i trng thái ca Q, vì lúc u khi Q dn s có dòng  qua
R
2
to mt phân áp cho tip giáp J
E
ca Q  phân cc thun làm cho Q nhanh chóng dn, và khi Q
t thì lng n tích s xã qua R
2
nên BJT nhanh chóng tt.
 TTL (Transistor - Transistor -Logic)
x2
R2
R1
VCC
Q
y
x1
R3
D2 D4
A
D3
D1
Hình 3.22. Cng NAND h DTL
c
x2
.
x2

VCC
R3
x1
Q2
x1
x2
x1
R2
D Q1
Q1
R1
Hình 3.23. Cng NAND h TTL
a. S mch, b.Transistor 2 tip giáp và s tng ng
a) b)
Chng 3. Các phn t logic c bn Trang 39
Transistor Q
1
c s dng gm 2 tip giáp BE
1
, BE
2
và mt tip giáp BC. Tip giáp BE
1
, BE
2
a Q
1
thay th cho D
1
, D

2
và tip giáp BC thay th cho D
3
trong s mch cng NAND h DTR
(hình 3.22).
Gii thích hot ng ca mch (hình 3.23)
:
- x
1
= x
2
= 0 các tip giáp BE
1
, BE
2
sc m làm cho n áp cc nn ca Q
1
: V
B
= Vγ =
0,6V. Mà u kin  cho tip giáp BC, diode D và Q
2
dn thì n th cc nn ca Q
1
phi bng:
V
B
= V
γ/BC
+ V

γ/BE1
+V
γ/BE2
= 0,6 + 0,7 + 0,6 = 1,9V
Chng t khi các tip giáp BE
1
, BE
2
m thì tip giáp BC, diode D và BJT Q
2
tt → y = 1.
- x
1
= 0, x
2
= 1 các tip giáp BE
1
m, BE
2
tt thì tip giáp BC, diode D và BJT Q
2
tt → y = 1.
- x
1
= 1, x
2
= 0 các tip giáp BE
1
tt, BE
2

m thì tip giáp BC, diode D và BJT Q
2
tt → y = 1.
- x
1
= x
2
= 1 các tip giáp BE
1
, BE
2
tt thì tip giáp BC, diode D dn và BJT Q
2
dn bão hòa
→ y = 0
y, ây chính là mch thc hin cng NAND theo công ngh TTL.
 nâng cao kh nng ti ca cng, ngi ta thng mc thêm  ngõ ra mt tng khuch i kiu
C chung (CC) nh s mch trên hình 3.24:
 nâng cao tn s làm vic ca cng, ngi ta cho các BJT làm vic  ch khuch i, u
ó có ngha là ngi ta khng ch sao cho các tip xúc J
C
ca BJT bao gi cng  trng thái
phân cc ngc. Bng cách mc song song vi tip giáp J
C
ca BJT mt diode Schottky. c m
a diode Schottky là tip xúc ca nó gm mt cht bán dn vi mt kim loi, nên nó không tích
y n tích trong trng thái phân cc thun ngha là thi gian chuyn t phân cc thun sang phân
c ngc nhanh hn, nói cách khác BJT s chuyn i trng thái nhanh hn.
u ý: Ngi ta cng không dùng diode Zener bi vì tip xúc ca diode Zener là cht bán dn
nên s tích trn tích d.

 mch ci tin có diode Schottky trên s v tng ng nh sau (hình 3.25):
D
R
4
R
2
x
1
x
2
Q
1
R
1
Q
2
R
3
R
5
y
Q
3
Q
4
V
cc
Hình 3.24
Bài ging N T S 1 Trang 40
 ECL (Emitter-Coupled-Logic)

Logic ghép emitter chung (ECL) là h logic có tc  hot ng rt cao và thng c dùng
trong các ng dng òi hi tc  cao. Tc  cao t c là nh vào các transistor c thit k
 hot ng trong ch khuych i, vì vy chúng không bao gi ri vào trng thái bão hoà và do
ó thi gian tích lu hoàn toàn b loi b. H ECL t c thi gian tr lan truyn nh hn 1ns
trên mi cng.
Nhc m ca h ECL: Ngõ ra có n th âm nên nó không tng thích v mc logic vi các
 logic khác.
Gii thích hot ng ca mch (hình 3.26)
:
- Khi x
1
= x
2
= 0: Q
1
, Q
2
dn nên n th ti cc nn (2), (3) ca Q
3
, Q
4
càng âm (do 1 và 1’
âm) nên Q
3
, Q
4
tt → y
1
= 1, y
2

= 1.
- Khi x
1
= 0, x
2
=1: Q
1
dn, Q
2
tt nên n th ti cc nn (2) ca Q
3
dng, n th ti cc nn
(3) ca Q
4
càng âm nên Q
3
dn, Q
4
tt → y
1
= 0, y
2
= 1.
- Khi x
1
=1, x
2
=0: Q
1
tt, Q

2
dn nên n th ti cc nn (2) ca Q
3
âm, n th ti cc nn (3)
a Q
4
càng dng nên Q3 dn, Q
4
tt → y
1
= 1, y
2
= 0.
- Khi x
1
= x
2
=1: Q
1
, Q
2
tt nên n th ti cc nn (2), (3) ca Q
3
, Q
4
càng dng nên Q
3
, Q
4
n → y

1
= 0, y
2
= 0.
D
R
4
R
2
x
1
x
2
Q
1
R
1
Q
2
R
3
R
5
y
Q
3
Q
4
V
cc

Hình 3.25. Cng logic h TTL dùng diode Schottky
R4
x1
y2
Q2
Q4
R7
2
Q1
1
R1
Q3
y1
R6
1'
x2
R3
-VEE
3
VCC = 0V
R5R2
RE
Hình 3.26. Cng logic h ECL (Emitter Coupled Logic)
Chng 3. Các phn t logic c bn Trang 41
Hình 3.27. Ký hiu các loi MOSFET khác nhau
B
D
G
S
PMOS

B
D
G
S
NMOS
a. MOSFET kênh t sn
B
D
G
S
PMOS
B
D
G
S
NMOS
b. MOSFET kênh cm ng
c. Cng logic dùng MOSFET
MOSFET (Metal Oxyt Semiconductor Field Effect Transistor), còn gi là IGFET (Isolated Gate
FET - Transistor trng có cc cng cách ly).
MOSFET có hai loi: Loi có kênh t sn và loi có kênh cm ng.
Dù là MOSFET có kênh t sn hay kênh cm ng u có th phân chia làm hai loi:
- MOSFET kênh N gi là NMOS
- MOSFET kênh P gi là PMOS.
c m ca 2 loi này khác nhau nh sau:
- PMOS: Tiêu th công sut thp, tc  chuyn i trng thái chm.
- NMOS: Tiêu th công sut ln hn, tc  chuyn i trng thái nhanh hn.
Trên hình 3.27 là ký hiu ca các loi MOSFET khác nhau.
Chú ý: MOSFET kênh t sn có th làm vic  hai ch giàu kênh và nghèo kênh trong khi
MOSFET kênh cm ng ch làm vic  ch giàu kênh.

Dùng NMOS kênh cm ng ch to các cng logic
Xét các cng logic loi NMOS trên hình 3.28.
u kin  cng NMOS dn: V
D
> V
S
, V
G
> V
B
Trong tt c hình v ta có :





Ω=
Ω=
KR
KR
QQ
OFDS
ONDS
7
)(
)(
32
10
1
,






=
Ω=
)(
)(
1
200
OFDS
ONDS
R
KR
Q
Bài ging N T S 1 Trang 42
Hình 3.28a (cng NOT)
Theo u kin  cng NMOS dn: V
D
> V
S
, V
G
> V
B
Ta thy Q
1
có B ni mass tha mãn u kin nên: Q
1

luôn luôn dn.
- Khi x = 0: Q
1
dn, Q
2
tt (vì V
G2
= V
B2
= 0 nên không hình thành n trng gia G và B →
không hút c các e- là ht dn thiu s vùng  B → không hình thành c kênh dn).
Lúc này, theo s tng ng (hình 3.29a) ta có:
DD
DS(OFF)/Q2DS(ON)/Q1
DS(OFF)/Q2
y
V
RR
R
V
+
=
DD
7
7
V
K10200K
K10
+
=

⇒ V
y
≈ V
DD
⇒ y = 1
- Khi x = 1: lúc này V
G/Q2
> V
B/Q2
→ hình thành mt n trng hng t G n B, n
trng này hút các n t là các ht dn thiu s trong vùng  B di chuyn theo chiu ngc
i v mt i din, hình thành kênh dn ni lin gia G và B và có dòng n i
D
i t D qua
→ Q
2
dn. Nh vy Q
1
, Q
2
u dn, ta s có s tng ng (hình 3.29b). Theo s này
ta có:
DD
DS(ON)/Q2DS(ON)/Q1
DS(ON)/Q2
y
V
RR
R
V

+
=
DD
V
1K200K
1K
+
=
⇒ V
y

200
1
V
DD
= 0,025V ⇒ y = 0
VDD
Q1
Q2
x
y
Q1
Q2
Q3
VDD
x1
x2
y
Q1
Q2

Q3
VDD
x1
x2
y
a) Cng NOT b) Cng NOR c) Cng NAND
Hình 3.28 Các cng logic ch to bng NMOS
Chng 3. Các phn t logic c bn Trang 43
y mch  hình 3.28a là mch thc hin cng NOT.
Hình 3.28c (cng NAND)
- Khi x
1
= x
2
= 0 (hình 3.30a): Q
1
luôn dn, Q
2
và Q
3
u tt, lúc ó theo s tng ng ta
có:
DD
DS(OFF)/Q3DS(OFF)/Q2DS(ON)/Q1
DS(OFF)/Q3DS(OFF)/Q2
y
V
RRR
RR
V

++
+
=
DD
77
77
V
K10K10200K
K10K10
++
+
= ⇒ V
y
 V
DD
⇒ y = 1.
- Khi x
1
= 1, x
2
=0 (hình 3.30b): Q
1
, Q
2
dn và Q
3
tt lúc ó theo s tng ng ta có:
DD
QOFFDSQONDSQONDS
QOFFDSQONDS

y
V
RRR
RR
V
3/)(2/)(1/)(
3/)(2/)(
++
+
=
DD
V
KKK
KK
7
7
101200
101
++
+
=
⇒ V
y
 V
DD
⇒ y = 1
- Khi x
1
= 0, x
2

=1: Q
1
, Q
3
dn và Q
2
tt, gii thích tng t ta có Vy  VDD → y = 1.
- Khi x
1
=1, x
2
=1 (hình 3.30c): Q
1
, Q
2
và Q
3
u dn, lúc ó theo s tng ng ta có:
DD
DS(ON)/Q3DS(ON)/Q2DS(ON)/Q1
DS(ON)/Q3DS(ON)/Q2
y
V
RRR
RR
V
++
+
=
DD

V
1K1K200K
1KK1
++
+
=
⇒ V
y
 0,05V ⇒ y = 0.
y hình 3.28c là mch thc hin cng NAND.
V
DD
y
R
DS(ON)/Q1
R
DS(OFF)/Q2
R
DS(OFF)/Q3
Hình 3.30a.
(x
1
=x
2
=0)
V
DD
y
R
DS(ON)/Q1

R
DS(ON)/Q2
R
DS(OFF)/Q3
Hình 3.30b
(x
1
=1, x
2
=0)
V
DD
y
R
DS(ON)/Q1
R
DS(ON)/Q2
R
DS(ON)/Q3
Hình 3.30c
(x
1
=x
2
=1)
V
DD
y
R
DS(ON)/Q1

R
DS(OFF)/Q2
a) x=0
V
DD
y
R
DS(ON)/Q1
R
DS(ON)/Q2
b) x=1
Hình 3.29 S tng ng mch hình 3.28a