Điện tử số

1

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
KHOA KỸ THUẬT ĐIỆN TỬ 1
-oo0oo-











BÀI THÍ NGHIỆM
ĐIỆN TỬ SỐ

(Đối tượng: Cao đẳng và Đại học)

Hà nội, 2009.


2
BÀI 1
CÁC CỔNG LOGIC CƠ BẢN

I. MỤC ĐÍCH, YÊU CẦU
- Giúp sinh viên làm quen với các loại IC số thông dụng, biết cách kiểm tra các cổng logic cơ sở
khi đã lắp ráp trong mạch.
- So sánh một vài tham số của các họ cổng có cấu trúc khác nhau.
- Biết đo các tham số của IC số. Từ đó có thể tự thiết kế được các mạch logic theo yêu cầu.
II. NỘI DUNG
- Làm quen nhận dạng IC số.
- Khảo sát các trạng thái của các cổng NAND, NOR, XOR dùng IC 7400, 7402, 7486, 4011,
4001.
- Từ cổng NAND xây dựng các cổng: NOT, AND, OR, XOR.
- Từ cổng NOR xây dựng các cổng: NOT, OR, AND, XNOR.
- Đo dòng điện tiêu thụ các cổng của IC 7400 và 7402, 4001. So sánh kết quả.
- Đo các tham số chính của IC số.
1. Ôn tập lý thuyết
Các kiến thức cần biết: ký hiệu của các cổng cơ sở, biểu thức lối ra, bảng trạng thái, các tham số

của IC số.
2. Câu hỏi chuẩn bị
- Các mức ngưỡng vào, ra của 2 họ CMOS và TTL khác nhau như thế nào.
- Công suất tiêu thụ của 2 họ CMOS ,TTL.
3. Dụng cụ thí nghiệm
- Bộ thí nghiệm số.
- Đồng hồ vạn năng.
- IC 74LS 00, 74 LS02 , 4011, 4001, 7486.
III. CÁC BƯỚC THỰC HIỆN
1. Lắp IC vào tấm cắm của bộ thí nghiệm số.
2. Đấu dây thực hiện mạch thí nghiệm theo yêu cầu. Sau khi kiểm tra lắp đúng mạch mới bật công tắc
nguồn.
3. Kiểm tra chức năng các cổng logic:
- Mạch điện: Các đầu vào được nối tới các công tắc, đầu ra nối tới LED.









- Thay đổi đầu vào, quan sát đầu ra và hoàn thành bảng trạng thái:

B
A
y

B

A
y
Hình 1-1. Cổng NOR, NAND

3






4. Từ cổng NAND xây dựng các cổng: NOT, AND, OR, NOR, XOR.
Từ cổng NOR xây dựng các cổng: NOT, AND, OR, NAND, XNOR.
- Mắc mạch điện.
- Thay đổi trạng thái các đầu vào, quan sát đầu ra để lập bảng trạng thái.
5. Đo các tham số của cổng logic:
a. Đo mức thế hoạt động lối vào:
- Mạch điện:









- Dùng chiết áp điều chỉnh mức điện áp lối vào để xác định mức lối ra:
A(V) B(V)
FAB=

A(V) B(V)
FAB=+

5 0 - 0,8 0 0 - 0,8
5 0,9 - 2 0 0,9 - 2
5 2 - 5 0 2 - 5
Tương tự như vậy, ta làm cho cổng logic họ CMOS.
b. Đo công suất tiêu thụ của 2 loại cổng khi IC chưa hoạt động:
- Sử dụng IC 74LS00 và 4011.
- Đặt tất cả các lối vào ở mức High, đo dòng tiêu tán khi IC chưa hoạt động. Ghi các kết quả vào
bảng.
- Đặt tất cả các lối vào ở mức Low, đo dòng tiêu tán khi IC chưa hoạt động. Ghi các kết quả vào
bảng.
- Mạch điện:






A B F A B F
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
14
7

B

A
F
5V
1k
A
B
F
5V
1k
5V
14
7
V

V
(hoặc để hở )
Hình 1-2. Đo mức thế lối vào
14
m
A
V
CC
7

+
_
Hình 1-3. Đo dòng tiêu thụ
khi IC chưa hoạt động

4

CMOS I
H
I
L
TTL I
H
I
L


- Tính công suất tiêu thụ khi IC chưa hoạt động:
c. Đo dòng tiêu thụ khi IC hoạt động
- Lần lượt đưa các tần số 1khz và 10Khz vào 1 đầu vào của 1 cổng NAND hoặc vào 1 đầu vào của 4
cổng còn các đầu vào kia đưa lên mức logic cao.
- Sử dụng loại IC họ TTL 7400
- Mạch điện:






-
Tính công suất tiêu thụ khi IC hoạt động.

IV. BÁO CÁO THÍ NGHIỆM
- Vẽ mạch điện thí nghiệm.
- Hoàn thành các bảng.
- So sánh kết quả giữa thí nghiệm và lý thuyết.

m
A
V
CC

1 KHz
10 KHz
Mưc"1"
Hình 1-4. Đo dòng tiêu thụ
khi IC hoạt động

5
Sơ đồ chân IC:

V
CC




GND
14 13 12 11 10 9 8
1 2 3 4 5 6 7
74LS08
V
CC




GND
14 13 12 11 10 9 8
1 2 3 4 5 6 7
74LS86
V
CC




GND
14 13 12 11 10 9 8
1 2 3 4 5 6 7
4011

V
CC




GND
14 13 12 11 10 9 8
1 2 3 4 5 6 7
74LS00
V
CC




GND
14 13 12 11 10 9 8
1 2 3 4 5 6 7
74LS02

6
BÀI 2
BỘ GIẢI MÃ VÀ MÃ HÓA ƯU TIÊN
MỤC ĐÍCH
Hoàn thành bài này, bạn sẽ có khả năng định vị, biết cách hoạt động và điều khiển mạch tổ hợp
mã hoá và giải mã.
THẢO LUẬN
Bộ giải mã nhị phân thành thập phân (bộ giải mã BCD) sẽ nhận biết các tổ hợp bit 8-4-2-1 và chỉ
thị duy nhất các đầu ra tương ứng từ 0 tới 9 tính theo cơ số 10 (hệ thập phân - 9

10
).
Bảng 2-1 minh hoạ quan hệ giữa các mã nhị phân BCD và các giá trị thập phân tương ứng của
chúng.
Bảng 2-1
Mã bit BCD Giá trị thập phân
1111 đến 1010
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
Các mã BCD không xác định
9
8
7
6
5
4
3
2
1
0

Bảng trên cho thấy mã BCD có phạm vi từ 0 đến

9. Các mã từ 10 đến 15 cho một từ BCD 4 bit đều là
các tổ hợp mã không xác định. Các mẫu bit này thường
không được giải mã nhưng có thể tạo ra một số dạng
chỉ thị nằm ngoài giới hạn số thập phân.
Hình 2-1 minh hoạ sơ đồ khối của bộ giải mã
BCD.
Trong bộ giải mã, ứng với mỗi mẫu bit đầu vào
cho trước, chỉ có một đầu ra là tích cực. Tuỳ thuộc vào
loại IC chọn, có thể là trạng thái tích cực cao (đầu ra
được giải mã có mức logic 1) hoặc trạng thái tích cực
thấp (đầu ra được giải mã có mức logic 0).
Trong hình 2-1, các mã đầu vào tạo ra một đầu ra cho trước được liệt kê ở cột đầu ra của bộ giải
mã. Các mẫu bit này cho thấy mỗi phần của bộ giải mã sẽ nhận biết một nhóm bit đầu vào cụ thể.
Hình 2-2 minh hoạ hoạt động của bộ giải mã.
D3
BIT3
(MSB)
D2
BIT2
D1
BIT1
D0
BIT0
(LSB)
Đầu vào
9
1001
8
1000
7

0111
6
0110
5
0101
4
0100
3
0011
2
0010
1
0001
0
0000
Đầu ra
Hình 2-1.

7

Mỗi phần của bộ giải mã được cấu hình để nhận biết mã bit đầu vào cụ thể. Trong hình vẽ là ví dụ
các phần có thể nhận biết các đầu vào BCD 9, 5 và 0. Với mỗi đầu vào cụ thể, chỉ một phần ở mức tích
cực.
Trong hình 2-2, phần cổng-F nhận biết đầu vào không xác định 1111 ($F hoặc 15
10
). Đầu ra của
cổng này khi ở mức tích cực sẽ cấm các cổng khác.
Hình 2-3 minh họa cấu hình cổng thông thường có khả năng vô hiệu hoá các mã không xác định
(lớn hơn 9).
BIT3 điều khiển mỗi một phần chính của bộ giải mã. BIT3 ở mức cao sẽ cấm các mạch giải mã từ
7 đến 0 và cho phép các cổng 9 và 8. BIT3 ở mức thấp sẽ cấm các cổng 9 và 8 nhưng cho phép các
mạch giải mã từ 7 đến 0 hoạt động.

Hình 2-2.
Đầu vào không
xác định
Phát hiện
số 9
Phát hiện
số 5
Phát hiện
số 0

8

Hình 2-3 cho thấy chỉ sử dụng một bit duy nhất BIT3 để vô hiệu hoá các mã không xác định đầu
vào.
Quy trình hoạt động của bộ mã hóa BCD ngược với bộ giải mã BCD. Bộ mã hóa nhận biết các
đầu vào từ 9 và 0 và tạo ra mã BCD 4-bit duy nhất tương ứng ở đầu ra.
Bảng 2-2 minh hoạ quan hệ giữa giá trị thập phân và mã BCD tương ứng.
Bảng 2-2













Bảng trên cho thấy các giá trị thập phân giữa 9 và 0 có thể được biểu diễn bằng mã nhị phân 8-4-
2-1. Vì biểu diễn dưới dạng BCD nên phạm vi các số hợp lệ là từ 9 đến 0.
GIÁ TRỊ THẬP PHÂN MÃ BIT BCD
9
8
7
6

5
4
3
2
1
0
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000

Hình 2-3.

9
Hình 2-4 minh họa sơ đồ khối của bộ mã hóa BCD.

Vì đầu ra của bộ mã hóa biểu diễn giá trị
BCD tương ứng, tại một thời điểm, có nhiều
hơn một đầu ra ở trạng thái tích cực. Trạng thái
tích cực của một bit đầu ra của bộ mã hóa có
thể là tích cực cao hay tích cực thấp , tuỳ thuộc
vào loại IC được chọn.
Hình 2-4 cho thấy 9 đầu vào có thể có, từ 1
đến 9. Đầu vào 0 không cần thiết vì 0000 có

nghĩa là không đầu ra nào ở trạng thái tích cực.
Nếu tất cả các đầu vào (từ 1 đến 9) đều không ở
trạng thái tích cực (không yêu cầu được mã
hoá) thì tất cả các đầu ra đều tắt hoặc không ở trạng thái tích cực.
Hình 2-5 minh họa hoạt động của bộ mã hóa.
Mỗi khối (bốn khối mã hoá từ bit 0 đến
bit 3) của bộ mã hóa được nối với đường dữ
liệu DATA PIPELINE, đường này được sử
dụng để phân phối dữ liệu đầu vào. Mỗi khối
quyết định bit mà nó tạo ra có cần để biểu diễn
một phần của mã BCD 4-bit hay không. Nếu
một bit nào đó cần thì khối đó sẽ kích hoạt đầu
ra của nó. Nếu bit nào đó không cần, thì khối
đó sẽ không kích hoạt đầu ra của nó.
Ví dụ: khi mã hoá đầu vào 6 cần đầu ra
BCD là 0110. Do đó, các khối BIT2 và BIT1
sẽ ở trạng thái tích cực và các khối BIT 3 và
BIT 0 sẽ ở trạng thái không tích cực.
Các bộ mã hóa cần một khối chức năng
khác để xác định mức ưu tiên đầu vào. Ví dụ:
nếu đầu vào 6 (0110) và 7 (0111) cùng ở trạng thái tích cực (cùng yêu cầu được mã hoá) thì BIT0
không thể đồng thời vừa ở trạng thái tích lại vừa ở trạng thái không tích cực.
Hình 2-6 minh hoạ khối ưu tiên của bộ mã hóa.
Khi có nhiều hơn một đầu vào yêu cầu được mã hoá, khối chặn INHIBIT sẽ được kích hoạt. Khối
này bảo đảm chỉ các bit đầu ra tương ứng có giá trị đầu vào cao hơn mới được mã hóa.
Trong ví dụ ở trên, khi các đầu vào 6 và 7 cùng yêu cầu được mã hóa, đầu vào 7 sẽ có quyền ưu
tiên. Do đó, mạch chặn INHIBIT trong hình 2-6 bảo đảm BIT0 ở trạng thái tích cực. Trong thực tế,
yêu cầu mã hoá đầu vào 6 bị bỏ qua.
Phát hiện quyền ưu tiên bảo đảm rằng chỉ mã hoá giá trị BCD cao hơn của đầu vào.

Đ
Ư
Ờ
N
G

D
Ữ

L
I
Ệ
U
MÃ HOÁ THÀNH
BIT 3
MÃ HOÁ THÀNH
BIT 2
MÃ HOÁ THÀNH
BIT 1
MÃ HOÁ THÀNH
BIT 0
BIT 3
BIT 2
BIT 1
BIT 0
1

2
3
4
5
6
7
8
9
Hình 2-5.

Bit3
Bit2
Bit1
Bit0
1
2
3
4
5
6
7
8
9
Hình 2-4. Bộ mã hoá BCD
MSB
LSB
Đầu vào
Đầu ra

10






















CÁC THUẬT NGỮ VÀ TỪ MỚI
• Cơ số - Base – cho biết hệ cơ số: hệ thập phân 10, hệ nhị phân 2, hệ thập lục phân 16.
• Số thập phân được mã hoá nhị phân - BCD - một dạng mã hoá 4-bit biểu diễn các số thập
phân từ 0 đến 9.
• Đường dữ liệu - Data pipeline - một đường dữ liệu chung được sử dụng để phân phối thông
tin qua một mạch.
• Bộ giải mã - Decoder - một mạch được sử dụng để tạo ra một đầu ra duy nhất tương ứng với

một tổ hợp mẫu bit đầu vào.
• Không cho phép hoạt động - Disable - làm
tắt, không kích hoạt, ngắt hoặc không có đáp ứng.
• Cho phép hoạt động - Enable - bật lên, kích hoạt hoặc làm cho có đáp ứng.
• Bộ mã hóa - Encoder - một mạch được sử dụng để tạo ra tổ hợp mẫu bit đầu ra duy nhất tương
ứng với đầu vào được yêu cầu.

YÊU CẦU THIẾT BỊ
• Chân đế FACET
• Bảng mạch DIGITAL C
IRCUIT FUNDAMENTALS 2
• Nguồn cung cấp 15Vdc (số lượng 2 nguồn)
• Đồng hồ vạn năng
• Máy hiện sóng hai tia



Đ
Ư
Ờ
N
G

D
Ữ

L
I
Ệ
U

Mã hoá thành
bit 3
Mã hoá thành
bit 2
Mã hoá thành
bit 1
Mã hoá thành
bit 0
0
1
1
1
1
2
3
4
5
6 tích cực
7 tích cực
8
9
Hình 2-6.

INHIBIT

Kiểm tra các
số đầu vào

11
BÀI THỰC HÀNH 2-1:

HOẠT ĐỘNG CỦA BỘ GIẢI MÃ BCD CƠ BẢN
MỤC ĐÍCH
Hoàn thành bài thực hành này, bạn có thể biết cách hoạt động của bộ giải mã BCD - thập phân.
Kiểm tra kết quả bằng việc giải mã đầu vào là các tổ hợp 4-bit.
THẢO LUẬN
Bộ giải mã BDC thành số thập phân 74LS42 MSI bao gồm các cổng đảo và các cổng NAND bốn
đầu vào. Bộ giải mã thực hiện giải mã hết tất cả các tổ hợp 4 bit đầu vào, đồng thời bảo đảm rằng tất cả
các đầu ra đều tắt khi các đầu vào không xác định.
Hình 2-7 minh hoạ khối mạch giải mã BCD/thập phân (BCD/DECIMAL DECODER) trên bảng
mạch.

















BLOCK SELECT, được kích hoạt bằng cầu nối hai chân, cấp nguồn cho mạch LED.
Các đầu vào của mạch BCD từ QD đến QA do khối mạch đếm COUNTER tạo ra và đã được nối
dây cứng tới bộ giải mã.

Các đầu ra của bộ giải mã hoạt động ở mức tích cực thấp (chú ý chấm tròn ở mỗi đầu ra) và điều
khiển các đèn LED tương ứng. Trên mạch giải mã, đầu ra ở mức tích cực thấp được chỉ thị bởi đèn
LED sáng.
Chú ý: Thông thường, đèn LED sáng chỉ thị mức logic cao. Tuy nhiên, các đầu ra của IC giải mã
hoạt động ở mức tích cực thấp. Vì đèn LED chỉ thị trạng thái tích cực, nên mỗi đèn L
ED sáng khi đầu
ra tương ứng của nó ở trạng thái tích cực hay ở mức thấp.
LS42 là bộ giải mã BCD. Nghĩa là các tổ hợp mã đầu vào 4-bit của nó có giá trị thập phân tương
ứng trong khoảng 9 và 0. Các giá trị lớn hơn 9 là không xác định và không tạo ra tín hiệu đầu ra.
Hình 2-8 minh hoạ quan hệ giữa các từ BCD 4-bit và giá trị thập phân tương ứng.

Hình 2-7.
Từ khối
mạch đếm
counter
mức tích
cực thấp

12

D là bit có trọng số lớn nhất (MSB) và A là bit có trọng số nhỏ nhất (LSB). Quá trình giải mã biến
đổi từ số BCD thành số thập phân. Trong hình vẽ 2-8, đầu vào BCD, 0101 được giải mã thành số thập
phân tương ứng bằng cách cộng giá trị thập phân của tất cả các bit ở mức cao trong từ BCD: 0 + 4 + 0
+ 1 = 5.
Mặc dù bạn có thể tạo ra các giá trị nhị phân lớn hơn 9, nhưng mạch logic giải mã chỉ có thể tạo ra
giá trị đầu ra trong khoảng từ 0 đến 9.

CÁC BƯỚC THỰC HÀNH
Chú ý: Trong phần thực hành này, sử dụng khối mạch chung (COUNTER và PULSE
GENERATOR) để điều khiển kích thích đầu vào của mạch giải mã.
1. Bật công tắc nguồn của chân đế.
2. Đặt công tắc lật của khối mạch tạo xung PULSE GENERATOR ở vị trí DOWN.
3. Đặt công tắc lật của khối mạch đếm COUNTER ở vị trí STEP (đếm theo xung kích từ khối
mạch PULSE GENERATOR ).
4. Lắp cầu nối hai chân vào vị trí COUNT để kích hoạt khối mạch đếm COUNTER (xem hình 2-
9).
5. Dựa trên các đèn LED của mạch đếm COUNTER, cho biết giá trị đầu vào của mạch giải mã là
bao nhiêu?
6. Dựa trên đầu vào của bộ giải mã, cho biết đầu ra nào của bộ giải mã ở trạng thái tích cực (đầu
ra nào tương ứng với mã BCD đầu vào)?
7. Sử dụng vôn kế hay m
áy hiện sóng để đo từng đầu ra của mạch giải mã (các điểm đo từ 0 đến
9). Cho biết mức điện áp nào và trạng thái nào của đèn LED chỉ thị đầu ra của bộ giải mã ở
trạng thái tích cực?

Hình 2-8.
Chữ số (0,1) ở vị trí này được
nhân với 1
Chữ số (0,1) ở vị trí này được
nhân với 2
MSB
d

c b
lSB
a
2
3
(8)
2
2
(4)
2
1
(2)
2
0
(1)
2
2
= 2 x 2 = 4
2
3
= 2 x 2 x 2 = 8

0 1 0 1 = 0 + 4 + 0 + 1 = 5

13




















8. Tại sao các đầu ra từ 1 đến 9 của bộ giải mã không ở trạng thái tích cực (các đèn LED tương
ứng không sáng)?
9. Dựa trên kết quả quan sát, cho biết các chấm tròn đặt tại đầu ra của IC giải mã thể hiện điều gì?
10. Sử dụng các mạch chung trên bảng mạch và mạch giải mã để hoàn thành bảng 2-3.
Chú ý: bật công tắc lật của PULSE GENERATOR lên- xuống một lần (tạo một xung) thì đầu
ra của bộ đếm COUNTER tăng thêm một.
Bảng 2-3

QD QC QB QA ĐẦU RA THẬP PHÂN
1
1
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
0
0
1
1
0
0

1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
KHÔNG XÁC ĐỊNH

11. Dựa trên kết quả quan sát, cho biết có đầu ra nào của bộ giải mã chỉ thị giá trị BCD lớn hơn 9
hay không?
12. Dựa vào kết quả trên bảng 2-3, cho biết ứng với một giá trị đầu vào xác định cho trước có bao
nhiêu đầu ra của bộ giải mã ở trạng thái tích cực?

Hình 2-9.
Các cầu nối hai
chân

14
KẾT LUẬN
1. Bộ giải mã BCD có thể chỉ thị các giá trị từ 0 đến 9.
2. Tại mỗi thời điểm, chỉ một đầu ra ở trạng thái tích cực.

3. Các đầu vào không xác định đưa vào bộ giải mã BCD tạo ra các đầu ra ở trạng thái không tích
cực.
4. Các mạch ưu tiên đảm bảo chỉ đầu vào BCD xác định ở mức cao hơn được chỉ thị ở đầu ra của
bộ giải mã.
5. Bộ giải mã ưu tiên BCD LS42 có các đầu ra ở mức tích cực thấp.

CÂU HỎI ÔN TẬP
1. LS42 được gọi là bộ giải mã ưu tiên BCD. Nghĩa là đầu vào 1100:
a. tạo ra giá trị chỉ thị đầu ra xác định bằng 4 vì bỏ qua MSB.
b. tạo ra giá trị chỉ thị đầu ra bằng 8 và 4 vì các mạch ưu tiên chia đầu vào thành 1XXX và
X100.
c. không xác định, vì 1100 nằm ngoài giá trị mã hoá BCD.
d. thiết lập tất cả các đầu ra ở mức cao, là trạng thái đầu ra tích cực của bộ giải mã.
2. Các chấm tròn ở các cực đầu ra của bộ giải mã LS42 cho biết:
a. các đầu ra ở mức tích cực cao.
b. các đầu ra ở mức tích cực thấp.
c. khả năng 3 trạng thái.
d. một trạng thái không xác định cho các đầu vào BCD không xác định.
3. Vị trí bit 2
3
có giá trị:
a. 8 b. 4 c. 2 d. 0
4. Dải nhị phân đầu vào tạo ra đầu ra ở mức tích cực thấp ứng với mỗi đầu vào nhất định trong dải
là:
a. 0000 đến 1111
b. 1010 đến 1111
c. một trong hai trường hợp trên.
d. Không phải tất cả các trường hợp trên.
5. Mã 4-bit đầu vào đưa đến bộ giải mã là 0011. Cổng nào trong số các cổng sau có đầu ra ở mức
tích cực thấp?

15
BÀI THỰC HÀNH 2-2:
HOẠT ĐỘNG CỦA BỘ MÃ HÓA ƯU TIÊN CƠ BẢN
MỤC ĐÍCH
Hoàn thành bài thực hành này, bạn có thể biết cách hoạt động của bộ mã hóa ưu tiên đầu vào thập
phân. Kiểm tra kết quả bằng cách mã hoá các đầu vào thập phân.
THẢO LUẬN
Bộ mã hóa ưu tiên 10 vào – 4 ra 74LS147 MSI bao gồm các cổng NOR, AND và NOT. Bộ mã
hóa có đặc tính giải mã ưu tiên bên trong để đảm bảo chỉ mã hoá đầu vào có giá trị cao nhất.
LS147 mã hoá chín kênh dữ liệu thành mã BCD (8-4-2-1).
Hình 2-10 minh hoạ khối mạch mã hoá ưu tiên BCD (BCD PRIORITY ENCODER).

BLOCK SELECT, được
kích hoạt bằng cầu nối hai
chân, cấp nguồn cho các đèn
LED.
Các đầu vào thập phân (từ
9 đến 1) của bộ mã hóa được
nối sẵn (nối bên trong) tới các
đầu ra của bộ giải mã. Các đầu
ra BCD của bộ mã hóa được
gán nhãn 8, 4, 2 và 1. Đầu ra 8
là bit có trọng số lớn nhất
(MSB) của đầu ra BCD 4-bit.
Các đầu vào và đầu ra của
bộ mã hóa ở mức tích cực thấp
(chú ý đến chấm tròn tại mỗi chân IC). Mỗi đầu ra điều khiển một đèn LED tương ứng. Ở trạng thái

đầu ra tích cực (mức thấp), các đèn LED sẽ sáng.
Chú ý: Thông thường, đèn LED sáng chỉ thị mức logic cao. Tuy nhiên, các đầu ra của bộ mã hoá
hoạt động ở mức tích cực thấp. Vì đèn LED chỉ thị trạng thái tích cực, nên mỗi đèn LED sáng khi đầu
ra tương ứng của nó ở trạng thái tích cực hay ở mức thấp.
LS147 là bộ mã hóa ưu tiên BCD. Nghĩa là đầu vào thập phân xác định có giá trị từ 1 đến 9 sẽ
được mã hoá thành mã BCD 4-bit tương ứng. Không cần đầu vào 0 vì không có đầu vào sẽ không có
mã đầu ra (hay cả bốn đầu ra đều không tích cực).
Mã hóa ưu tiên nghĩa là chỉ một đầu vào (giá trị thập phân cao nhất) được sử dụng để tạo tín hiệu
đầu ra. Ví dụ: nếu cả hai đầu vào thập phân 3 và 7 đều ở trạng thái tích cực, bộ mã hóa sẽ tạo ra đầu ra
0111 (BCD 7) và bỏ qua đầu vào thập phân 3.
Hình 2-11 minh hoạ quan hệ giữa đầu vào thập phân và giá trị BCD 4-bit tương đương.





Hình 2-10.
Từ các
đầu ra
mạch giải
mã
Chỉ thị mức tích
cực thấp
Sáng khi đầu ra
tích cực

16

Trong hình vẽ, 2
3
biểu diễn MSB của mã BCD 4-bit (2
3
= 8). Vì BCD là mã 8-4-2-1, nên số thập
phân bao gồm tổ hợp của nhóm số này.
Như minh hoạ trong hình 2-11, số thập phân 6 bao gồm: 2
2
+ 2
1
= 4 + 2.
Mặc dù bạn có thể mã hoá các số lớn hơn 9, nhưng bộ mã hóa hoạt động trong định dạng BCD và
bị giới hạn trong các số từ 1 đến 9.

CÁC BƯỚC THỰC HÀNH
Chú ý: Trong phần thực hành này, sử dụng khối mạch chung để điều khiển kích thích đầu vào của
bộ giải mã. Sau đó, đầu ra của bộ giải mã sẽ điều khiển đầu vào của bộ mã hóa.
1. Bật công tắc nguồn của chân đế.
2. Đặt công tắc lật của khối mạch tạo xung PULSE GENERATOR ở vị trí DOWN.

3. Đặt công tắc lật của khối mạch đếm COUNTER ở vị trí STEP.
4. Đặt cầu nối hai chân vào vị trí COUNT để kích hoạt khối mạch đếm COUNTER (xem hình 2-
12).
5. Dựa trên các đèn LED của bảng mạch, cho biết giá trị đầu vào BCD 4-bit (QD đến QA) tới bộ
giải mã?
6. Đây là bài thực hành về bộ mã hóa ưu tiên BCD. Tại sao phải quan tâm đến đầu vào và đầu ra
của bộ giải mã?
7. Giá trị đầu ra BCD 4-bit của bộ mã hóa là bao nhiêu?
Chú ý: đầu ra bộ mã hoá ở mức tích cực thấp (đèn LED sáng).
8. Các trạng thái đầu ra (từ QD đến QA) của mạch đếm COUNTER có giống các trạng thái đầu ra
(8-4-2-1) của bộ mã hóa hay không?
9. Đầu ra 0 của bộ giải mã đang ở trạng thái tích cực. Bộ m
ã hóa không có đầu vào 0. Tại sao đầu
ra bộ mã hóa vẫn là 1111 (thể hiện đang mã hoá giá trị 0)?
Chú ý : Dùng Volt kế hay máy hiện sóng để xác định các đầu ra của bộ mã hóa.






9
8
7
6
5
4
3
2
1

0
1
1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
0
0
1
1
0

0
1
0
1
0
1
0
1
0
1
0
SỐ THẬP
PHÂN
MSB
( )
3
28
( )
2
24
( )
1
22
LSB
( )
0
21
BCD
Hình 2-11.

17






















10. Dùng mạch tạo xung PULSE GENERATOR để tạo đầu vào thập phân từ 1 đến 9 đưa đến bộ
mã hóa.
Chú ý: sử dụng công tắc lật (up-down) của mạch tạo xung PULSE GENERATOR để tăng giá
trị bộ đếm COUNTER (và bộ mã hóa).
11. Dựa trên kết quả quan sát, hãy hoàn thành bảng 2-4.
Bảng 2-4
ĐẦU VÀO THẬP PHÂN ĐƯỢC MÃ HOÁ

ĐẦU RA BỘ MÃ HOÁ
8 4 2 1
9
8
7
6
5
4
3
2
1
KHÔNG


12. Dựa vào bảng 2-4, cho biết chức năng chính của mạch mã hóa?
13. Thiết lập đầu ra nhị phân của bộ đếm COUNTER là 0011 (từ QD đến QA), nghĩa là yêu cầu
mã hoá đầu vào 3.

Hình 2-12.
Cầu nối
hai chân
Cầu nối
hai chân
Cầu nối
hai chân

18
14. Sử dụng dây nối để tạm thời nối đầu vào 1 và 2 của bộ mã hóa với bất kỳ điểm đất nào trên
bảng mạch.
Chú ý: Khi đã nối dây thì đầu vào bộ mã hoá đồng thời là 1, 2 và 3.

15. Khi thực hiện bước 14, quan sát đầu ra của bộ mã hóa. Tại sao đầu ra của bộ mã hóa vẫn là
1100 (vẫn thể hiện đang mã hoá đầu vào 3)?
16. Sử dụng dây nối để lần lượt nối tạm thời các đầu vào từ 4 đến 9 của bộ mã hóa với bất kỳ điểm
đất nào trên bảng mạch.
17. Khi thực hiện bước 16, quan sát các đầu ra của bộ mã hóa. Tại sao các đầu ra của bộ mã hóa
đáp ứng lại với mã BCD tương đương của dây nối?
KẾT LUẬN
1. Bộ mã hóa BCD biến đổi đầu vào thập phân thành mẫu 4-bit tương ứng.
2. Bộ mã hóa LS147 nhận các đầu vào thập phân từ 1 đến 9 và tạo các đầu ra BCD tương ứng.
3. Các đầu vào và đầu ra của bộ mã hóa LS 147 ở trạng thái tích cực thấp.
4. Bộ mã hóa BCD có các đầu ra BCD dạng 8-4-2-1.
5. Giá trị số nhỏ hơn 1 hoặc lớn hơn 9 không tạo ra đầu ra BCD.
6. Bộ mã hóa LS147 có mạch ưu tiên, cho phép biến đổi đầu vào thập phân xác định lớn hơn.
7. Tổ hợp bộ giải mã/mã hóa BCD tạo ra các phép chuyển đổi BCD-thập phân-BCD.
CÂU HỎI ÔN TẬP
1. Trên bộ mã hóa LS147, các ký hiệu chấm tròn ở đầu vào/đầu ra :
a. không có nghĩa, được sử dụng để làm nổi bật các đầu vào và đầu ra của mạch.
b. cho biết trạng thái tích cực của cả đầu vào và đầu ra đều ở mức thấp.
c. cho biết trạng tích cực của cả đầu vào và đầu ra có thể ở mức cao hay thấp, tuỳ thuộc vào
giá trị thập phân.
d. cần có, vì đầu ra là bù của đầu vào.
2. Nếu giá trị đầu vào thập phân của bộ mã hóa nhỏ hơn 1 hoặc lớn hơn 9 thì các đầu ra:
a. ở trạng thái không tích cực và tạo mã 1111.
b. ở trạng thái không tích cực và tạo mã 0000.
c. ở trạng thái tích cực và tạo mã 1111.
d. ở trạng thái tích cực và tạo mã 0000.
3. Kích hoạt đồng thời nhiều đầu vào của bộ mã hóa, mẫu đầu ra BCD của bộ mã hóa:
a. biểu diễn giá trị đầu vào nhỏ hơn.
b. là tổng của các giá trị số đầu vào.
c. là hiệu của các giá trị đầu vào.

d. biểu diễn giá trị đầu vào lớn hơn.
4. Ở bộ mã hóa này, cụm từ 10 vào – 4 ra:
a. không phù hợp, vì đây là bộ mã hóa BCD.
b. cho thấy 9 kênh đầu vào được giảm xuống thành 4 kênh đầu ra.
c. cho thấy 4 kênh đầu vào được mở rộng thành 9 kênh đầu ra.
d. cho thấy mỗi tổ hợp bất kỳ của
9 kênh có thể điều khiển 4 kênh


19
BÀI 3
BỘ HỢP KÊNH, PHÂN KÊNH
I. MỤC ĐÍCH, YÊU CẦU
- Giúp sinh viên hiểu được mạch logic tổ hợp.
- Rèn luyện kỹ năng sử dụng các mạch hợp kênh, phân kênh.
- Hiểu được phương pháp tạo địa chỉ, giải mã địa chỉ, đường vào dữ liệu.
II. NỘI DUNG
- Dùng IC khối cổng lắp mạch hợp kênh, phân kênh.
- Dùng IC chuyên dụng lắp mạch phân kênh (74138) và mạch hợp kênh (74151).
- Mở rộng các lối vào và ra cho các IC chuyên dụng.
- Dùng IC 4066 làm cổng truyền dẫn.
1. Ôn tập lý thuyết
- Các kiến thức cần biết: mạch giải mã địa chỉ và mạch hợp kênh, phân kênh, các mạch tạo địa chỉ
cho mạch ghép kênh.
- Tìm hiểu về các IC: 7400, 7408, 74151, 74138, 4066
2. Câu hỏi chuẩn bị
- Phân biệt giữa phân kênh và giải mã địa chỉ, bảng trạng thái của mỗi loại.
- Các lối vào cho phép của các IC chuyên dụng .
3. Dụng cụ thí nghiệm
- Bộ thí nghiệm số.

- Đồng hồ vạn năng
- IC 74LS00, 74LS08 ,74LS151, 74LS138, 4066.
III. CÁC BƯỚC THỰC HIỆN
1. Lắp bộ chọn địa chỉ nhị phân 2 vào – 4 ra từ IC khối cổng:
- Mạch điện: các lối vào địa chỉ nối với các công tắc, các lối ra nối với LED.
- Thay đổi địa chỉ, quan sát các lối ra và hoàn thành bảng trạng thái:

A
1
A
0
D
0
D
1
D
2
D
3
0 0
0 1
1 0
1 1
A
0

A
1
D
0

D
1


D
2



D
3
Hình 3-1. Bộ chọn địa chỉ nhị phân 2 vào – 4 ra

20
2. Lắp mạch phân kênh 1 vào – 2 ra
bằng IC khối cổng:
- Mạch điện: lối vào địa chỉ nối với
công tắc, lối vào dữ liệu nối với clock
1Hz, lối ra nối với LED.
- Thay đổi địa chỉ, quan sát các lối ra
và hoàn thành bảng trạng thái:
3. Lắp mạch hợp kênh 2 vào – 1 ra
bằng IC khối cổng (chuyển sơ đồ về
dạng toàn NAND):
- Mạch điện: lối vào địa chỉ nối với
công tắc, lối vào dữ liệu nối với các
nguồn clock, lối ra nối với LED.

- Thay đổi địa chỉ, quan sát lối ra và hoàn thành bảng trạng thái:

Bộ hợp kênh 2 vào – 1 ra Bộ phân kênh 1 vào – 2 ra
A D0 D1 Y=D
A
D Y0 Y1
0 1Hz 10Hz

0 1Hz

1 1Hz 10Hz

1 1Hz


4. Sử dụng IC chuyên dụng để lắp mạch hợp kênh 8 vào – 1 ra và mạch phân kênh 1 vào – 8 ra:
- Mạch điện: các lối vào địa chỉ được nối với các công tắc, lối vào dữ liệu nối với clock, các lối ra nối
với LED.










74LS138

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

G2a
G2b
G
C B A
Y
Y
D0
D1
D2
D3
D4
D5
D6
D7
E
C B A

74LS151
Hình 3-3. Bộ hợp kênh – phân kênh dùng IC chuyên dụng
D
A

Y
0
Y
1
D
0
A
Y

D
1
Hình 3-2. Bộ phân kênh (hình trên) – hợp kênh (hình dưới)

21

- Thay đổi địa chỉ, quan sát lối ra và hoàn thành bảng trạng thái của bộ hợp kênh:









(***: Những chỗ để trống của các D là để hở).
- Thay đổi địa chỉ, quan sát lối ra và hoàn thành bảng trạng thái của bộ phân kênh:
D C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0
0 0

1

0 1 0
0 1 1
1 0 0
1 0 1
1 1 0



1 Hz

1 1 1

5. Lắp mạch phân kênh dùng cổng truyền dẫn:
- Mạch điện: lối vào địa chỉ nối với các công tắc, lối vào dữ liệu nối với clock, lối ra nối với LED.
- Thay đổi địa chỉ, quan sát lối ra và hoàn
thành bảng trạng thái:




D0 D1 D2 D3 D4 D5 D6 D7 C B A Y
1Hz 10Hz
0 0 0
1Hz 10Hz
0 0
1

1Hz 10Hz
0 1 0

1Hz 10Hz
0 1 1

1Hz 10Hz
1 0 0

1Hz 10Hz
1 0 1

1Hz 10Hz
1 1 0

1Hz 10Hz
1 1 1
A
1
A
0
K
c
K
0
K
1
K
2
K

3
0 0
0 1
1 0
1 1

1Hz



Bộ
chọn
địa chỉ
K
C
K
0
K
1
K
2
K
3
A
0
A
1
Vào / Ra
Ra / Vào
Hình 3-4. Bộ phân kênh dùng cổng truyền dẫn

22
IV. BÁO CÁO THÍ NGHIỆM
- Vẽ mạch điện.
- Hoàn thành các bảng trạng thái.
- Dựa vào kết quả thí nghiệm, viết hàm biểu diễn lối ra của mạch điện thí nghiệm.
- So sánh kết quả giữa lý thuyết và thí nghiệm.

Sơ đồ chân IC:
* IC74151:
− A,B,C: các lối vào địa chỉ.
− D0 đến D7: các lối vào dữ liệu.
− Chân 5: lối ra Y.
− Chân 6: lối ra đảo.
− Chân 7: đầu vào cho phép hoạt động (mức tích cực
thấp)

* IC 74138:
− A,B,C: các lối vào địa chỉ.
− Y0 đến Y7: các lối ra dữ liệu.
− Chân 4, 5: đầu vào cho phép hoạt động (mức tích cực
thấp).
− Chân 6: lối vào dữ liệu.

* IC 4066:

1
2 3
4
5
6
GND
14
13
12 11
10
9
16
15
8
7
D
7

D
6

D
5
D
4
A B

C
E
Y

Y

D
0
D
1
D
2
D
3
V
cc
74LS151
1
2 3
4
5
6
GND
14
13
12 11
10
9
16
15

8
7
Y
3

Y
2

Y
1
Y
0
Y
4
Y
5

Y
6
Y
7

G1

G2

G2

CBA
V

cc
74LS138

Y
0
Z
0
Z
1
Y
1
E
1
E
2
V
SS
Y
2
Z
2
Z
3
Y
3
E
3
E
0
V

DD
1

2
3
4
5
6
7
8
9
10
11
12
13
14
E
0
-E
3
: Lối điều khiển
Y
0
-Y
3
: Lối Vào / Ra
Z
0
-Z
3

: Lối Ra / Vào
4066

23
BÀI 4: CÁC FLIP – FLOP (TRIGƠ)
BÀI 4A
CÁC FLIP - FLOP LOẠI RS, LOẠI D
MỤC ĐÍCH
Khi hoàn thành bài này, bạn sẽ có thể tạo và thao tác một vài loại flip - flop trên bảng mạch DIGITAL
LOGIC FUNDAMENTALS bằng cách sử dụng IC 74LS00 và 74LS76 TTL.
THẢO LUẬN
Các mạch Flip-flop có khả năng lưu giữ trạng thái cao hoặc thấp.
Các flip-flop là linh kiện hai trạng thái ổn định, có nghĩa là chúng giữ một trạng thái cho đến khi
được chuyển sang trạng thái bù (trạng thái đảo).
Các flip-flop có thể được sử dụng như một phần tử lưu trữ, các mạch đồng bộ, bộ chia, và các phần tử
reset hệ thống.
Mạch flip-flop có thể được cấu hình bằng các cổng logic cơ bản hoặc với IC có nhiều cổng.
Có nhiều loại flip-flop. chẳng hạn như: flip-flop set/reset hoặc flip-flop RS, flip-flop T, và flip-flop
loại D, flip-flop loại JK.
Flip-flop có thể được dùng để chống nảy công tắc. Hiện tượng “nảy” công tắc xảy ra khi công tắc
chuyển vị trí cho đến khi công tắc ổn định ở một vị trí mới.
Nhìn chung, các mạch flip-flop có các đầu ra đảo
Q
. Đầu Q (true) ở mức thấp và sẽ chuyển lên mức
cao khi được kích hoạt. Đầu ra
Q
(false) ở mức cao và sẽ chuyển xuống mức thấp khi được kích hoạt.
Tác động đầu ra của mạch flip-flop được minh hoạ trong hình 3-1.

Trong hình vẽ, các đầu ra là đảo của nhau. Cả hai đầu ra thay đổi trạng thái của chúng tại cùng một
thời điểm.
Điều kiện của flip-flop được xác định tương ứng với đầu ra Q của nó.
Để
set
hoặc
preset
một flip-flop phải đặt đầu ra Q ở trạng thái cao.
Để
clear
hoặc
reset
một flip-flop phải đặt đầu ra Q ở trạng thái thấp.
Mạch flip-flop cần một xung clock để kích khởi sự thay đổi trạng thái đầu ra. Mạch flip-flop cấu hình
nối chéo
tự tạo clock (không cần tín hiệu đầu vào clock riêng).

cao
thấp

cao
thấp
mạch không
được kích hoạt
mạch được kích
hoạt
mạch không
được kích hoạt
trở lại
thời gian
Hình 4-1. Tác động của đầu ra flip-flop.

24
Hình 4-2 mô tả các ký hiệu dạng sóng clock dùng để mô tả tính chất các tín hiệu clock flip-flop điển
hình.








Hình 4-2. Các ký hiệu clock cho flip-flop.

Trong hình 4-2 (a), đầu ra của flip-flop thay đổi trạng thái tại sườn dương của clock.
Trong hình 4-2 (b), đầu ra của flip-flop thay đổi trạng thái tại sườn âm của clock.
Trong hình 4-2 (c), đầu ra của flip-flop thay đổi trạng thái tại sườn âm của clock. Hình này biểu diễn
độ rộng xung hoàn chỉnh của tín hiệu clock.
Hình 4-3 minh hoạ mối quan hệ giữa các tín hiệu đầu vào, clock, và đầu ra của một flip-flop.

Các đầu ra flip-flop vẫn ở trạng thái cũ cho
đến khi có sự thay đổi ở đầu vào. Khi đầu
vào thay đổi, đầu ra đổi trạng thái tại sườn
tiếp theo của clock.
Khi đầu vào mạch giữ không đổi, trạng thái
đầu ra không bị tác động bởi xung clock.
Hình 4-4 minh hoạ cổng NAND cấu hình
nối chéo có thêm khả năng set/reset cho flip-
flop (chống nảy công tắc).
Chú ý rằng ký hiệu cổng dùng trong hình
(cổng OR với các đầu vào đảo) tương đương
với cổng NAND (
cổng AND với đầu ra
đảo). Bảng trạng thái và hàm logic cho cả
hai cổng là hoàn toàn giống nhau.


sườn dương sườn âm

các đầu vào
thay đổi thay đổi
Hình 4-3. Mối quan hệ giữa các tín hiệu của 1 flip-flop.

đầu ra cao nếu đầu
vào thấp
cao
thấp
Hình 4-4. Flip-flop set/reset.

25
Mạch có 4 đầu vào: 2 đầu vào từ mỗi cực của công tắc và 2 đầu vào hồi tiếp từ mỗi cổng đầu ra. Điện
áp Vcc và đất (nguồn cung cấp cho IC) được ngầm định và thường không thể hiện trên mạch.
Với mạch tự kích nhịp này, các đầu ra thay đổi trạng thái khi công tắc được chuyển tới vị trí khác.
Hiện tượng nảy công tắc không ảnh hưởng tới đầu ra của cổng, hoặc đầu ra không thay đổi trạng t
hái
khi công tắc chuyển giữa hai vị trí của nó.
Hình 4-5 minh hoạ ký hiệu mạch flip-
flop loại D với các chức năng preset và
clear.
Có 4 tín hiệu điều khiển đầu vào và 2
tín hiệu đầu ra. Điện áp Vcc và đất được
ngầm định và không thể hiện trên mạch.
Đầu vào preset (PR) sẽ set Q ở mức cao
khi nó được đưa xuống mức thấp. Khi
Q được đặt lên mức cao, nó giữ ở mức
cao cho đến khi các điều kiện đầu vào
thay đổi để có thiết lập mới.
Đầu vào clear (CLR) sẽ rese

t Q ở mức
thấp khi nó được đưa xuống mức thấp.
Khi Q được đặt ở mức thấp, nó giữ ở mức thấp cho đến khi các điều kiện đầu vào thay đổi để có thiết
lập mới.
Đầu vào D (data) và CLK (clock) hoạt động kết hợp với nhau để xác định trạng thái đầu r
a của flip-
flop.
Hai đầu ra Q và
Q
là bù (đảo) của nhau.

CÁC THUẬT NGỮ VÀ TỪ MỚI
Bi-stable
:

ổn định trong cả hai trạng thái thấp và cao.
Clear:
xoá đầu ra Q của flip-flop về trạng thái thấp.
Cross-coupled :
nối chéo, liên quan đến các cổng được cấu hình với hồi tiếp đầu ra về đầu vào.
Flip-flop loại D:
một mạch cần xung clock để tạo ra Q bằng với D.
Flip-flop:
mạch tổng quát dùng để lưu trữ 1 bit dữ liệu.
Preset:
để thiết lập đầu ra Q của flip-flop lên trạng thái cao.
Reset
: xoá
Flip-flop RS:
mạch tự đồng bộ có thể thiết lập hoặc xoá.

Set:
lập
Transition:
là phần sườn dương hay âm của tín hiệu xung clock nằm giữa các mức trạng thái ổn định
cao hay thấp.

YÊU CẦU THIẾT BỊ
Bộ chân đế FACET.
Bảng mạch DIGITAL LOGIC FUNDAMENTALS.
Nguồn điện 15Vdc.
Đồng hồ đo vạn năng.
Máy hiện sóng hai kênh.


các đầu vào
Q sẽ cao nếu PR được đưa
xuống thấp
các đầu ra đảo
nhau
Q sẽ thấp nếu CLR được
đưa xuống thấp
Hình 4-5. Flip-flop loại D.