Tài liệu Công nghệ FPGA ppt

1
1
CÔNG NGHỆ FPGA
I. Giới thiệu linh kiện logic khả trình
II. Công nghệ lập trình
III. Cấu trúc FPGA tổng quát
IV. Cấu trúc FPGA hãng Xilinx
V. Cấu trúc FPGA hãng Altera
VI. Cấu trúc FPGA họ Stratix (Altera)
VII. Ngôn ngữ mô tả phần cứng Verilog và VHDL
VIII. Giới thiệu một số kit FPGA
IX. Một số họ FPGA của các hãng
X. Kếtluận
2
2
I. LINH KIE
I. LINH KIE
Ä
Ä
N LOGIC KHA
N LOGIC KHA
Û
Û
TRÌNH
TRÌNH
-
-
Tr
Tr
ư
ư

ơ
ơ
ù
ù
c
c
đ
đ
ây
ây
pha
pha
à
à
n
n
lơ
lơ
ù
ù
n
n
ca
ca
ù
ù
c
c
loa
loa

ï
ï
i
i
linh
linh
kie
kie
ä
ä
n
n
đ
đ
ie
ie
ä
ä
n
n
t
t
ử
ử
la
la
ø
ø
co
co

á
á
đ
đ
ònh
ònh
,
,
không
không
la
la
ä
ä
p
p
tr
tr
ì
ì
nh
nh
đư
đư
ơ
ơ
ï
ï
c
c

.
.
-
-
Ca
Ca
ù
ù
c
c
loa
loa
ï
ï
i
i
linh
linh
kie
kie
ä
ä
n
n
logic
logic
kha
kha
û
û

tr
tr
ì
ì
nh
nh
đ
đ
ơn
ơn
gia
gia
û
û
n
n
: EPROM,
: EPROM,
EEPROM, Flash ROM, PLD
EEPROM, Flash ROM, PLD
-
-
Đ
Đ
e
e
å
å
thua
thua

ä
ä
n
n
tie
tie
ä
ä
n
n
cho
cho
vie
vie
ä
ä
c
c
th
th
ử
ử
nghie
nghie
ä
ä
m
m
,
,

ta
ta
ï
ï
o
o
mẫu
mẫu
,
,
pha
pha
ù
ù
t
t
trie
trie
å
å
n
n
ứ
ứ
ng
ng
du
du
ï
ï

ng
ng
,
,
sa
sa
û
û
n
n
xua
xua
á
á
t
t
ơ
ơ
û
û
quy
quy
mô
mô
nho
nho
û
û
,
,

ng
ng
ư
ư
ơ
ơ
ø
ø
i
i
ta
ta
đ
đ
ã
ã
che
che
á
á
ta
ta
ï
ï
o
o
ra
ra
ca
ca

ù
ù
c
c
linh
linh
kie
kie
ä
ä
n
n
(
(
thie
thie
á
á
t
t
bò
bò
) logic
) logic
kha
kha
û
û
tr
tr

ì
ì
nh
nh
(Programmable Logic Devices),
(Programmable Logic Devices),
t
t
ứ
ứ
c
c
la
la
ø
ø
ca
ca
ù
ù
c
c
linh
linh
kie
kie
ä
ä
n
n

so
so
á
á
co
co
ù
ù
the
the
å
å
đư
đư
ơ
ơ
ï
ï
c
c
ca
ca
á
á
u
u
h
h
ì
ì

nh
nh
la
la
ï
ï
i
i
nhie
nhie
à
à
u
u
la
la
à
à
n
n
cho
cho
ca
ca
ù
ù
c
c
ứ
ứ

ng
ng
du
du
ï
ï
ng
ng
logic
logic
kha
kha
ù
ù
c
c
nhau
nhau
-
-
Go
Go
à
à
m
m
2
2
loa
loa

ï
ï
i
i
ch
ch
í
í
nh
nh
: CPLD (Complex Programmable Logic
: CPLD (Complex Programmable Logic
Devices)
Devices)
va
va
ø
ø
FPGA (Field Programmable Gate Array)
FPGA (Field Programmable Gate Array)
-
-
Ca
Ca
ù
ù
c
c
hãng
hãng

sa
sa
û
û
n
n
xua
xua
á
á
t
t
FPGA/CPLD: ALTERA, XILINX,
FPGA/CPLD: ALTERA, XILINX,
ATMEL, QUICKLOGIC, ACTEL,
ATMEL, QUICKLOGIC, ACTEL,
…
…
3
3
FPGA
FPGA
l
l
à
à
g
g
ì
ì

?
?


FPGA
FPGA
l
l
à
à
m
m
ộ
ộ
t
t
vi
vi
m
m
ạ
ạ
ch
ch
ch
ch
ứ
ứ
a
a

c
c
á
á
c
c
logic
logic
cells.
cells.
C
C
á
á
c
c
logic cells
logic cells
th
th
ự
ự
c
c
hi
hi
ệ
ệ
n
n

c
c
á
á
c
c
m
m
ạ
ạ
ch
ch
logic
logic
v
v
à
à
đư
đư
ợ
ợ
c
c
k
k
ế
ế
t
t

n
n
ố
ố
i
i
v
v
ớ
ớ
i
i
nhau
nhau
b
b
ở
ở
i
i
ma
ma
tr
tr
ậ
ậ
n
n
k
k

ế
ế
t
t
n
n
ố
ố
i
i
v
v
à
à
chuy
chuy
ể
ể
n
n
m
m
ạ
ạ
ch
ch
l
l
ậ
ậ

p
p
tr
tr
ì
ì
nh
nh
đư
đư
ợ
ợ
c
c
.
.


FPGA
FPGA
l
l
à
à
t
t
ậ
ậ
p
p

h
h
ợ
ợ
p
p
c
c
á
á
c
c
ph
ph
ầ
ầ
n
n
t
t
ử
ử
r
r
ờ
ờ
i
i
r
r

ạ
ạ
c
c
đư
đư
ợ
ợ
c
c
k
k
ế
ế
t
t
n
n
ố
ố
i
i
theo
theo
m
m
ộ
ộ
t
t

c
c
á
á
ch
ch
chung
chung
.
.
4
4
A. NGUYÊN LY
A. NGUYÊN LY
Ù
Ù
ANTIFUSE:
ANTIFUSE:
Hình 1: Cấu trúc Antifuse (hãng Actel)
(a) Phần giao nhau (b) Hình vẽ đơn giản (c) Antifuse hoạt động như 1 công tắc
Antifuse: cầu chì nghòch
Difussion: khuyếch tán
Lập trình bằng dòng điện
1. Cấu trúc Antifuse:
2. Ưu khuyết điểm:
•
Kích thước nhỏ
• Quy trình chế tạo khác với công nghệ CMOS
II. CÔNG NGHỆ LẬP TRÌNH
5

5
B. NGUYÊN LY
B. NGUYÊN LY
Ù
Ù
TE
TE
Á
Á
BA
BA
Ø
Ø
O
O
SRAM:
SRAM:
Hình 2: Cấu trúc tế bào SRAM (hãng Xilinx)
1. Cấu trúc tế bào SRAM
2. Ưu khuyết điểm
•
Tái sử dụng và nâng cấp thiết kế dễ dàng. Cập nhật và thay đổi
hệ thống bằng tái cấu hình phần cứng trực tiếp. Công nghệ
CMOS
• Dữ liệu bò mất khi nguồn cung cấp bò ngắt. Kích thước lớn hơn
antifuse
6
6
C. NGUYÊN LY
C. NGUYÊN LY

Ù
Ù
UVEPROM VA
UVEPROM VA
Ø
Ø
EEPROM
EEPROM
Hình 3: Cấu trúc transistor EPROM (hãng Xilinx)
1. Nguyên lý hoạt động Transistor EPROM
2. Ưu khuyết điểm
9
Tái lập trình không cần bộ nhớ ngoài. Diện tích nhỏ
9 Không tái cấu hình trực tiếp trên mạch
7
7
III. CA
III. CA
Á
Á
U TRU
U TRU
Ù
Ù
C FPGA TO
C FPGA TO
Å
Å
NG QUA
NG QUA

Ù
Ù
T
T
Caáu truùc FPGA goàm 3 phaàn: Logic Blocks (LBs), I/O Blocks
(IOB), Interconnection
8
8
IV. CA
IV. CA
Á
Á
U TRU
U TRU
Ù
Ù
C FPGA HAÕNG XILINX
C FPGA HAÕNG XILINX
Caáu truùc FPGA haõng Xilinx Caáu truùc FPGA Spartan II haõng Xilinx
9
9
Spartan IIE
Spartan IIE
•Làmộthọ linh kiệnFPGA của hãng Xilinx
10
10


G
G

ồ
ồ
m
m
c
c
á
á
c
c
kh
kh
ố
ố
i
i
:
:
•
•
CLB:
CLB:
M
M
ộ
ộ
t
t
CLB
CLB

g
g
ồ
ồ
m
m
4
4
-
-
logic
logic
-
-
cell, Logic cell
cell, Logic cell
g
g
ồ
ồ
m
m
2 LUT
2 LUT
gi
gi
ố
ố
ng
ng

nhau
nhau
,
,
m
m
ỗ
ỗ
i
i
LUT
LUT
g
g
ồ
ồ
m
m
4
4
-
-
ngõ
ngõ
-
-
v
v
à
à

o,
o,
t
t
í
í
n
n
hi
hi
ệ
ệ
u
u
đi
đi
ề
ề
u
u
khi
khi
ể
ể
n
n
v
v
à
à

FF
FF
-
-
D.
D.
M
M
ỗ
ỗ
i
i
CLB
CLB
g
g
ồ
ồ
m
m
hai
hai
b
b
ộ
ộ
đi
đi
ề
ề

u
u
khi
khi
ể
ể
n
n
ngõ
ngõ
ra
ra
3
3
tr
tr
ạ
ạ
ng
ng
th
th
á
á
i
i
(BUFT).
(BUFT).
M
M

ỗ
ỗ
i
i
BUFT
BUFT
c
c
ó
ó
chân
chân
đi
đi
ề
ề
u
u
khi
khi
ể
ể
n
n
v
v
à
à
ngõ
ngõ

v
v
à
à
o
o
đ
đ
ộ
ộ
c
c
l
l
ậ
ậ
p
p
.
.
11
11
•
•
Đi
Đi
dây
dây
:
:

Công
Công
ngh
ngh
ệ
ệ
SRAM, General Routing Matrix (GRM)
SRAM, General Routing Matrix (GRM)


Local routing:
Local routing:


I/O Routing:
I/O Routing:


General Purpose Routing:
General Purpose Routing:


Dedicated Routing:
Dedicated Routing:


Global Routing:
Global Routing:
•
•

IOB:
IOB:
t
t
í
í
n
n
hi
hi
ệ
ệ
u
u
v
v
à
à
o
o
qua 1
qua 1
b
b
ộ
ộ
đ
đ
ệ
ệ

m
m
,
,
t
t
í
í
n
n
hi
hi
ệ
ệ
u
u
ra
ra
qua
qua
b
b
ộ
ộ
đ
đ
ệ
ệ
m
m

3
3
tr
tr
ạ
ạ
ng
ng
th
th
á
á
i
i
,
,
theo
theo
c
c
á
á
c
c
chu
chu
ẩ
ẩ
n
n

,
,
b
b
ộ
ộ
nh
nh
ớ
ớ
/giao
/giao
ti
ti
ế
ế
p
p
Bus.
Bus.
M
M
ỗ
ỗ
i
i
IOB
IOB
g
g

ồ
ồ
m
m
3 Flip
3 Flip
-
-
Flop
Flop
chia
chia
chung
chung
1
1
t
t
í
í
n
n
hi
hi
ệ
ệ
u
u
Clock
Clock

v
v
à
à
c
c
á
á
c
c
t
t
í
í
n
n
hi
hi
ệ
ệ
u
u
CE (Clock Enable),
CE (Clock Enable),
đi
đi
ề
ề
u
u

khi
khi
ể
ể
n
n
đ
đ
ộ
ộ
c
c
l
l
ậ
ậ
p
p
cho
cho
t
t
ừ
ừ
ng
ng
Flip
Flip
-
-

Flop.
Flop.
12
12
•
•
Kh
Kh
ố
ố
i
i
ch
ch
ứ
ứ
c
c
năng
năng


RAM Block:
RAM Block:
g
g
ồ
ồ
m
m

nhi
nhi
ề
ề
u
u
kh
kh
ố
ố
i
i
RAM,
RAM,
t
t
ổ
ổ
ch
ch
ứ
ứ
c
c
th
th
à
à
nh
nh

hai
hai
c
c
ộ
ộ
t
t
,
,
ở
ở
hai
hai
c
c
ạ
ạ
nh
nh
đ
đ
ứ
ứ
ng
ng
c
c
ủ
ủ

a
a
linh
linh
ki
ki
ệ
ệ
n
n
.
.


DLL (Delay Lock Loops):
DLL (Delay Lock Loops):
đi
đi
ề
ề
u
u
khi
khi
ể
ể
n
n
xung
xung

clock,
clock,
nh
nh
ằ
ằ
m
m
lo
lo
ạ
ạ
i
i
tr
tr
ừ
ừ
đ
đ
ộ
ộ
l
l
ệ
ệ
ch
ch
ho
ho

ặ
ặ
c
c
tr
tr
ì
ì
hoãn
hoãn
m
m
ộ
ộ
t
t
kho
kho
ả
ả
ng
ng
th
th
ờ
ờ
i
i
gian
gian

gi
gi
ữ
ữ
a
a
t
t
í
í
n
n
hi
hi
ệ
ệ
u
u
Clock
Clock
ngõ
ngõ
v
v
à
à
o
o
v
v

à
à
c
c
á
á
c
c
xung
xung
Clock
Clock
ngõ
ngõ
v
v
à
à
o
o
bên
bên
trong
trong
,
,
gi
gi
ả
ả

m
m
t
t
ố
ố
i
i
đa
đa
s
s
ự
ự
tr
tr
ì
ì
hoãn
hoãn
,
,
t
t
ạ
ạ
o
o
s
s

ự
ự
đ
đ
ồ
ồ
ng
ng
b
b
ộ
ộ
v
v
à
à
ti
ti
ế
ế
t
t
ki
ki
ệ
ệ
m
m
năng
n

ăng
lư
lư
ợ
ợ
ng
ng
.
.
M
M
ỗ
ỗ
i
i
DLL
DLL
n
n
ố
ố
i
i
hai
hai
m
m
ạ
ạ
ng

ng
Clock
Clock
to
to
à
à
n
n
c
c
ụ
ụ
c
c
.
.
13
13
C
C
ấ
ấ
u
u
tr
tr
ú
ú
c

c
CPLD MAX7000
CPLD MAX7000
Cấu trúc MAX7000 gồm:
• Logic Array Block
• Macrocells
• Programmable
Interconnect Array
• I/O control blocks
V. CA
V. CA
Á
Á
U TRU
U TRU
Ù
Ù
C FPGA HAÕNG ALTERA
C FPGA HAÕNG ALTERA
Caáu truùc FPGA haõng Altera
goàm:
9 Logic Element / Look up
Tables
9 Programmable Interconnect
Array
9 I/O Block
14
14
MAX 7000 (
MAX 7000 (

t.t
t.t
)
)
•Một LAB bao gồm 16 Macrocells.
• Các LAB đượcnốivới nhau qua đường kếtnối chung lậptrình
được Programmable Interconnect Array (PIA), các đường này sẽ
nối các macrocells và chân I/O.
•36 tínhiệu ngõ vào Macrocells
Cấutrúc
Logic Array
Block
15
15
MAX 7000 (
MAX 7000 (
t.t
t.t
)
)
Khối I/O:
• Các chân I/O có thể cấu hình là ngõ vào,
ngõ ra, 2 chiều
• Các chân I/O đệm 3 trạng thái
• 1 Macrocell bao gồm3 khốichứcnăng: Mảng logic, ma trận
chọn thành phần tích (Product Term Select Matrix) và thanh ghi
lậptrìnhđược (Programmable Register)
•Thựchiệnchứcnăng mạch tổ hợphoặcmạch tuầntự
• Parallel Logic Expanders cho phép nối các macrocell lạivới
nhau để tạo thành chứcnăng logic lớnhơn và Sharable Logic

Expanders mở rộng thành phần tích
Cấu trúc Macrocells Cấu trúc I/O
16
16
• FLEX10K bao gồm các EAB (Embedded Array Block). MỗiEAB gồm có 2048 bit, có thể tạoRAM,
FOM, FIFO hoặccácchứcnăng logic tổng quát. MỗiEAB gồm 100-600 cổng, có thể dùng độclập
hoặckếthợplạivới nhau. Các EAB khi là RAM có thể là 256x8, 512x4, 1024x2, 2048x1.
•Cácmảng Logic bao gồm các LAB, mỗi LAB gồm8 LE vàmột đường kếtnốicụcbộ.
•MỗiLE gồm 1 LUT (Look-up Table) 4 ngõ vào, 1 FlipFlop lậptrìnhđượcvàcácđường để dành để
ghép nối.
• Các Interconnection theo hàng và cột, nốicácLAB với nhau
• Các IOE (I/O Element) chứa các I/O pin. MỗiIOE gồm1 bộđệm2 chi
ềuvà1 FlipFlopcóthể là ngõ
vào/ra/2 chiều, hoặc thanh ghi vào/ra.
• Ứng dụng của các EAB là tạobộ nhớ, các bộ vi xử lý, vi điềukhiển, lọcsố,…
Cấu trúc Flex10K
17
17
Caáu truùc CPLD hoï Flex10K
18
18
Ca
Ca
á
á
u
u
tru
tru
ù

ù
c
c
CPLD
CPLD
ho
ho
ï
ï
Flex10K (
Flex10K (
tt
tt
)
)
Cấu trúc Logic array block
CấutrúcLE