Tài liệu Kỹ thuật điện tử - Kỹ thuật số -Mạch logic thuần tự (phần1) pdf

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
KHÁI NIỆM CHUNG
•
Mạch tuần tự là mạch logic có tính chất nhớ, có khâu trễ
•
Trạng thái tiếp theo của mạch phụ thuộc vào giá trị của
kích thích ở lối vào và trạng thái hiện tại của mạch
•
Mạch tuần tự thường hoạt động đồng bộ theo sự điều
khiển của tín hiệu nhịp clock

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Mạch chốt RS (Basic RS NAND latch)
Input Output
S R Q
0 1 1 0
1 0 0 1
1 1 Không đổi
0 0 Cấm
Mạch chốt RS cấu tạo bởi cổng
NAND có hồi tiếp chéo.
S: SET (đặt)
R: Reset (Đặt lại)
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
MẠCH CHỐT CỔNG NAND

Q

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Mạch chốt RS (Basic RS NAND latch)
Input Output
S R Q
0 1 1 0
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Giải thích bảng hoạt động
Q
S = 0, R = 1
Do S = 0 nên Q = 1 bất chấp ngõ còn lại
Vậy ngõ ra ổn định sẽ là Q = 1 và = 0
Q

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Basic RS NAND latch
Input Output
S R Q
1 0 0 1
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Q
S = 1 và R = 0
Do R = 0 nên Q\ = 1 bất chấp ngõ còn lại
Vậy ngõ ra ổn định sẽ là Q = 0 và Q\ = 1
Giải thích bảng hoạt động

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Mạch chốt RS (Basic RS NAND latch)
Input Output
S R Q Q\
1 1
Không đổi
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
S= 1 R=1
xét đến trạng thái trước đó:
Giả sử trước đó Qo = 0, Qo đảo = 1 -> Q = Qo = 0, Q\ = Qo\ = 1
Giả sử trước đó Qo = 1, Qo đảo = 0 -> Q = Qo = 1, Q\ = Qo\ = 0
Vì vậy khi S=1 R=1 trạng thái ra không thay đổi.
Giải thích bảng hoạt động

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Basic RS NAND latch
Input Output
S R Q Q\
0 0 Cấm
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
S=0, R=0
Cả 2 cổng NAND đều có ngõ vào là 0 nên ngõ ra là 1, đây là
điều kiện không mong muốn vì đã quy ước Q và Q\ có trạng
thái logic ngược nhau.
Vì vậy trạng thái này không được sử dụng còn gọi là trạng

thái cấm.
Giải thích bảng hoạt động

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Basic RS NOR latch
Input Output
S R Q Q\
0 1 0 1
1 0 1 0
1 1
Cấm
0 0 Không đổi
Mạch chốt RS cấu tạo bởi cổng
NOR có hồi tiếp chéo.
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
MẠCH CHỐT CỔNG NOR

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Basic RS NOR latch
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Giải thích bảng hoạt động
Input Output
S R Q Q\
0 1 0 1
1 0 1 0
1 1

Cấm
0 0 Không đổi
Nguyên lí hoạt động cũng tương tự chốt 2
cổng NAND, nhưng RS tác động mức cao

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Ứng dụng chốt RS làm mạch chống dội
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Hiện tượng dội do các thiết bị cơ khí gây nên khi đóng ngắt
chuyển mạch điện tử. Mạch chốt có thể được dùng để chống
dội như sau:
Ngõ ra không dao
động và chỉ xuống
thấp khi công tắc
chuyển chổ.

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Flip-flop RS (Clocked RS NAND latch)
Hai cổng NAND được điều khiển bởi xung
clock (đồng hồ), viết tắt CK hay CLK hay
CP(clock pulse).
Xung Clock: dạng sóng vuông
Input Output
CK Sn Rn
1 0 1 0 1
1 1 0 1 0

1 0 0
1 1 1 Cấm
0 X X
S,R ko ảnh
hưởng trạng
thái ra
1+n
Q
1+n
Q
nn
QQ =
+1
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Bảng hoạt động
n: trạng thái hiện tại
n+1 : trạng thái kế tiếp

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Ví dụ: Giản đồ xung
Giả sử trạng thái ban
đầu Q = 0
CK1: S=0,R=0 nên Q= trạng thái trước =0
CK2: S=1,R=0 nên Q = 1;
CK3: S=0, R= 1 nên Q = 0;
CK4: S=1, R =0 nên Q = 1;
CK5: S=0, R =0 nên Q= trạng thái trước =1

CK
S
R
1
2
3
4
Q
5

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Các dạng xung kích CK

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Flip-flop D
CK Dn Qn+1
1 0 0 1
1 1 1 0
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
1+n
Q
Giản đồ
xung:
CK
D

Q
1
2
3
4
CK1: D= 0 nên Q = 0
CK2: D =1 nên Q = 1
CK3: D =0 nên Q = 0
CK4: D =1 nên Q = 1

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Flip-flop T
CK Tn Qn+1
1 0 Q
n
1 1 Q
n
T
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
1+n
Q
n
Q
n
Q
CK1: T= 1 nên Q =đảo trạng
thái trước = 1
CK2: T =1 nên Q = đảo TT=0

CK3: T=1 nên Q = đảo TT =1
CK4: T=0 nên Q = TT trước=1
CK
Q
1
2
3
4
T

Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II
Bài giảng Kỹ Thuật Số
Flip-flop JK
CK Jn Kn Qn+1
1 0 0 Q
n
1 0 1 0 1
1 1 0 1 0
1 1 1 Q
n
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
n
Q
n
Q
1+n
Q