TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
VIỆN ĐIỆN TỬ VIỄN THƠNG
oo0oo
Báo cáo thí nghiệm mơn điện tử số
Buổi 2
Giảng viên hướng dẫn
Nguyễn Thanh Hải
Sinh viên thực hiện:
Lương Vũ Dũng
Mã số sinh viên :
20190095
Lớp:
CTTN-ĐTTT-K64
Mã lớp thí nghiệm:
713469
Hà nội, tháng 12 năm 2021
1
MỤC LỤC
1. Mạch cộng...........................................................................................2
2. Mạch kết hợp cộng trừ........................................................................2
3. Mạch so sánh.......................................................................................2
4. Mạch đếm đồng bộ..............................................................................2
5. Mạch đếm bất đồng bộ........................................................................2
6. Mạch ADC 3 bit..................................................................................2
7. Mạch DAC R-2R.................................................................................2
2
1. Mạch cộng
Sơ đồ mạch
Kết quả mô phỏng
3
2. Mạch kết hợp cộng trừ
Sơ đồ mạch
Kết quả mô phỏng
4
3. Mạch so sánh
Sơ đồ mạch
Bảng chân lý 74LS85
Kết quả mô phỏng
5
Các ngõ vào so sánh
A3,B3 A2,B2 A1,B1 A0,B0
>
X
X
X
<
X
X
X
=
>
X
X
=
<
X
X
=
=
>
X
=
=
<
X
=
=
=
>
=
=
=
<
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
Ngõ vào nối chồng
A>B
A
A=B
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
1
0
0
0
1
0
X
X
1
1
1
0
0
0
0
A>B
1
0
1
0
1
0
1
0
1
0
0
0
1
Ngõ ra
A
0
1
0
1
0
1
0
1
0
1
0
0
1
A=B
0
0
0
0
0
0
0
0
0
0
1
0
0
Nhận xét: kết quả mô phỏng khớp với bảng chân lí 74LS85.
6
4. Mạch đếm đồng bộ
Sơ đồ mạch
Kết quả mô phỏng
7
5. Mạch đếm bất đồng bộ
Sơ đồ mạch
Kết quả mô phỏng
8
6. Mạch ADC 3 bit
Sơ đồ mạch
9
Kết quả mô phỏng
10
Điện áp đầu vào
Vin(V)
Đầu ra so sánh
Đầu ra kỹ thuật số
D7
D6
D5
D4
D3
D2
D1
D0
Q2
Q1
Q0
0 đến 0.5
0
0
0
0
0
0
0
0
0
0
0
0.5 đến 1
0
0
0
0
0
0
1
X
0
0
1
1 đến 1.5
0
0
0
0
0
1
X
X
0
1
0
1.5 đến 2
0
0
0
0
1
X
X
X
0
1
1
2 đến 2.5
0
0
0
1
X
X
X
X
1
0
0
2.5 đến 3
0
0
1
X
X
X
X
X
1
0
1
3 đến 3.5
0
1
X
X
X
X
X
X
1
1
0
3.5 đến 4
1
X
X
X
X
X
X
X
1
1
1
Nhận xét: kết quả mô phỏng khớp bảng.
11
7. Mạch DAC R-2R
Sơ đồ mạch
Bảng giá trị điện áp ra
12
Kết quả mô phỏng
13
S1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
S2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
S3
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
S4
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Vra (V)
0
-0.31
-0.62
-0.94
-1.25
-1.56
-1.87
-2.18
-2.5
-2.81
-3.12
-3.44
-3.75
-4.06
-4.37
-4.69
Nhận xét: kết quả mô phỏng khớp với bảng giá trị điện áp ra.
14