Slide thiết kế vi mạch phương pháp thiết kế vi mạch số

dce

2009

Thiết kế mạch số dùng HDL
Chương 1: Phương pháp luận thiết kế vi
mạch số

CuuDuongThanCong.com

/>

Computer Engineering 2009

Nội dung chính
• Phương pháp luận thiết kế
• Tham số công nghệ vi mạch

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

2


Computer Engineering 2009

Nội dung chính
• Phương pháp luận thiết kế
• Tham số công nghệ vi mạch

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

3


Computer Engineering 2009

Các xu hướng thiết kế
• Thiết kế cổ điển (classical design methods)
 Dựa trên giản đồ (schematic)
 Paper & pencil

• Thiết kế bằng ngơn ngữ (computer-based
languages methods)
 Nhanh chóng
 Mạch tích hợp hàng triệu cổng

Được sử dụng rộng rãi thiết kế các mạch
phức tạp và kích thước lớn
Advanced Digital

Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

4


Computer Engineering 2009

Định luật Moore

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

5


Computer Engineering 2009

Ngơn ngữ đặc tả phần cứng (HDL)
• Định nghĩa
 Là ngơn ngữ thuộc lớp ngơn ngữ máy tính

(computer language)
 Dùng miêu tả cấu trúc và hoạt động một vi mạch
 Dùng mô phỏng, kiểm tra hoạt động vi mạch
 Biểu diễn hành vi theo thời gian và cấu trúc không
gian của mạch
 Bao gồm những ký hiệu biểu diễn thời gian và sự
đồng thời (time and concurrence)

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

6


Computer Engineering 2009

Ngơn ngữ đặc tả phần cứng (HDL)
• Ưu điểm





Dễ quản lý những mạch lớn và phức tạp
Uyển chuyển và độc lập với công nghệ

Cho phép tái sử dụng những thiết kế có sẵn
Mạch có thể được tổng hợp tự động từ đặc tả

• VerilogTM & VHDL
 Được sử dụng rộng rãi trong công nghiệp
 Theo chuẩn IEEE (Institute of Electrical and Electronics
Engineerings)
 Được hỗ trợ bởi các công cụ tổng hợp ASIC (appilcationspecific integrated circuits) và FPGA (field-programmable
gate arrays)
Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

7


Computer Engineering 2009

Phương pháp luận thiết kế

Lưu đồ thiết kế ASICs bằng HDL
Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

8


Computer Engineering 2009

Thiết kế ý niệm (Design Specification)
• Đặc tả chi tiết





Chức năng
Thời gian
Năng lương tiêu hao
…

• Biểu diễn





Đồ thị trạng thái (state transation graph)
Máy trạng thái (algorithmic-state machine)
Ngôn ngữ cấp cao: SystemC, SuperLog…
…

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

9


Computer Engineering 2009

Thiết kế phân hoạch (Design Partition)
• Mạch lớn được phân chia
thành các mạch nhỏ hơn
• Mỗi mạch nhỏ này được
đặc tả bằng HDL
• Mỗi mạch nhỏ có thể
được tổng hợp trong thời
gian chấp nhận được
 Phương pháp thiết kế từ
trên xuống (top-down
design/ hierarchical
design)
Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

Phân chia mạch cộng 4 bits
/>
©2009, Pham Quoc Cuong

10


Computer Engineering 2009

Design Entry
• Đặc tả thiết kế theo một dạng chuẩn
• Ngày nay dùng HDL
• Mơ hình hành vi (behavioral modeling)





Được sử dụng nhiều trong công nghiệp
Cho phép thiết kế những chip lớn
Chỉ ra mạch sẽ thực hiện chức năng gì
Khơng cần chỉ ra xây dựng phần cứng như thế nào

• Các bước thiết kế dùng mơ hình hành vi
 Tạo hành vi nguyên mẫu cho thiết kế
 Kiểm tra chức năng
 Sửng dụng những công cụ tổng hợp tối ưu và ánh xạ thiết
kế vào một công nghệ
Advanced Digital

Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

11


Computer Engineering 2009

Mô phỏng và kiểm tra chức năng
(Simulation & Function verification)
• Quay về bước 3 nếu
phát hiện lỗi
• 3 bước tiến hành kiểm
tra

Test plan
-----------------

 Lập kế hoạch kiểm tra:
chức năng nào cần kiểm
tra và kiểm tra thế nào?
 Thiết kế mẫu kiểm tra
(testbench)
 Thực hiện kiểm tra
testbench

testbench

Kiểm tra tích hợp
các module

testbench

testbench

Các module riêng lẻ
Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

12


Computer Engineering 2009

Thiết kế tích hợp và kiểm tra
(Design integration and Verification)
• Các mạch nhỏ được tích hợp lại và kiểm tra
chức năng
• Cần có các testbench riêng kiểm tra chức
năng ngõ nhập-xuất, hoạt động của bus…
• Đây là bước quyết định và phải được thực

hiện hoàn hảo để đảm bảo tính đúng đắn của
q trình tổng hợp

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

13


Computer Engineering 2009

Presynthesis Sign-off
• Bảo đảm tất cả các chức năng được thể hiện
trong testbench
• Bảo đảm những khác biệt giữa các chức năng
biểu diễn bằng mơ hình hành vi và thiết kế
được giải quyết hồn tồn
• Sign-off được thực hiện sau khi tất cả các lỗi
chức năng được giải quyết xong

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

14


Computer Engineering 2009

Tổng hợp mức cổng và ánh xạ công nghệ
(Gate-level synthesis and Technology mapping)
• Sử dụng cơng cụ tổng hợp để tạo ra biểu diễn
luận lý tối ưu và hiện thực theo một cơng nghệ
hiện có
• Cơng cụ tối ưu loại bỏ những dư thừa và giảm
diện tích mạch logic cần dùng để hiện thực
• Kết quả sẽ được ánh xạ vào một FPGA
 Netlist
 Cơ sở dữ liệu

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

15

Computer Engineering 2009

Thiết kế sau tổng hợp
(Post-synthesis design validation)
• Bộ so sánh được thực hiện bằng phần mềm hoặc
bằng đồ họa
• Tìm hiểu và giải quyết sự khác biệt một cách cẩn
thận

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

16


Computer Engineering 2009

Kiểm tra thời gian sau tổng hợp
(Post-synthesis timing verification)
• Thời gian trên mạch phải phù hợp với thiết kế
trên những đường then chốt (critical path)
• Bước này được lặp lại sau bước loại bỏ điện
dung không mong muốn (parasitic extraction)
• Thực hiện tổng hợp lại nếu thời gian khơng
phù hợp thiết kế

 Thay đổi kích thước transitor
 Thay đổi kiến trúc mạch
 Thay đổi công nghệ
Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

17


Computer Engineering 2009

Kiểm tra sản phẩm và mô phỏng lỗi
(Test generation and fault simulation)
• Sau khi chế tạo, mạch tích hợp phải được
kiểm tra tính đúng đắn (lỗi sản xuất - khơng
phải lỗi thiết kế)
• Có thể dùng lại những mẫu kiểm tra mơ hình
hành vi để kiểm tra sản phẩm sau khi chế tạo
• Mơ phỏng lỗi là quyết định một tập hợp các
mẫu dùng để kiểm tra có phát hiện ra lỗi hay
không Sử dụng phần mềm tạo thêm các
mẫu thử
Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com

chapter 1

/>
©2009, Pham Quoc Cuong

18


Computer Engineering 2009

Sắp đặt và nối dây (placement and routing)
• Sắp xếp các linh kiện
(cell) lên một vùng giới
hạn và kết nối các
đường tín hiệu giữa
chúng
• Chèn tín hiệu clock vào
mạch sao cho không
xảy ra lệch xung clock
(clock skew)

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

19

Computer Engineering 2009

Kiểm tra thiết kế vật lý và điện
(Physical and electrical design rule checks)
• Layout vậy lý của thiết kế phải được kiểm tra
các ràng buộc
 Độ dày vật liệu (material width)
 Chồng lấp (overlap)
 Tách biệt (separation)

• Kiểm tra điện
 Fan-out
 Các tín hiệu khơng trộn lẫn với nhau
(compromise)

• Nhiễu
• Tiêu hao năng lượng
Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

20

Computer Engineering 2009

Loại bỏ ký sinh (Parasitic extraction)
• Điện dung ký sinh (parasitic capaciance)
 Khơng có trong thiết kế
 Ảnh hưởng xấu đến hoạt động của mạch
 Làm giảm băng thơng

• Sử dụng phần mềm để tạo ra các kiểm tra
chính xác về các đặc tính điện và thời gian
(electrical characteristics and timing
performance)

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

21


Computer Engineering 2009

Design sign-off
• Các ràng buộc được thỏa mãn
• Đặc tả bao gồm hình dạng hình học cho quá
trình sản xuất

• Các tài nguyên được mở rộng để chip sản
xuất ra thỏa mãn thiết kế về hiệu suất và chức
năng

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

22


Computer Engineering 2009

Nội dung chính
• Phương pháp luận thiết kế
• Tham số công nghệ vi mạch

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

23

Market volume to amortize, time to prototype

Computer Engineering 2009

Tham số công nghệ

Full-custom
IC
Standard
Cells
FPGAs,
Gate
arrays
PLDs
Non-recurring engineering cost, process complexity, density, speed

Advanced Digital
Design with the Verilog HDL –
CuuDuongThanCong.com
chapter 1

/>
©2009, Pham Quoc Cuong

24