LHB kientrucmaytinh ch4 b1

TS. Lê Hữu Bình
;

Huế, 9/2021

1


KIẾN TRÚC MÁY TÍNH

2


KIẾN TRÚC MÁY TÍNH
Tài liệu tham khảo

1. David A. Patterson, John L. Hennessy Computer Organization and Design,
Revised 4th edition, 2012.

2. William Stallings, Computer Organization and Architecture, 9th edition, 2013.
3. Nguyễn Kim Khánh, Bài giảng kiến trúc máy tính, Viện Cơng nghệ Thông tin và
Truyền thông, Trường Đại học Bách khoa Hà Nội, Version: CA-2017.

3


Chương 4. Bộ nhớ chính
4.1. Tổng quan
❖ Các đặc trưng của bộ nhớ:
➢ Tồn tại trên mọi hệ thống máy tính
➢ Chứa chương trình đang thực hiện và các dữ liệu có liên quan.

➢ Gồm các ngăn nhớ được đánh địa chỉ trực tiếp bởi CPU.
➢ Dung lượng bộ nhớ chính bao giờ nhỏ hơn khơng gian mà CPU có thể
quản lý.
➢ Việc quản lý logic bộ nhớ phụ thuộc vào hệ điều hành.

4


Chương 4. Bộ nhớ chính
4.1. Tổng quan
❖ Các đặc trưng của bộ nhớ:
➢ Vị trí:
✓ Bên trong CPU: Tập thanh ghi.
✓ Bộ nhớ trong: Bộ nhớ chính và bộ nhớ đệm (cache).
✓ Bộ nhớ ngoài: Các thiết bị lưu trữ

➢ Dung lượng:
✓ Độ dài từ nhớ (tính bằng bit).

✓ Số lượng từ nhớ.

5


Chương 4. Bộ nhớ chính
4.1. Tổng quan
❖ Các đặc trưng của bộ nhớ:
➢ Đơn vị truyền
✓ Từ nhớ
✓ Khối nhớ

➢ Phương pháp truy nhập
✓ Truy nhập tuần tự (băng từ)
✓ Truy nhập trực tiếp (các loại đĩa)

✓ Truy nhập ngẫu nhiên (bộ nhớ bán dẫn)
✓ Truy nhập liên kết (cache)
6


Chương 4. Bộ nhớ chính
4.1. Tổng quan
❖ Các đặc trưng của bộ nhớ
➢ Hiệu năng (performance):
✓ Thời gian truy nhập
✓ Chu kỳ nhớ
✓ Tốc độ truyền

➢ Kiểu vật lý
✓ Bộ nhớ bán dẫn

✓ Bộ nhớ từ
✓ Bộ nhớ quang
7


Chương 4. Bộ nhớ chính
4.2. Tổng quan
❖ Phân cấp bộ nhớ

8


Chương 4. Bộ nhớ chính
4.2. Đơn vị nhớ, địa chỉ nhớ, trật tự các ô nhớ
❖ Đơn vị nhớ:
➢ Bộ nhớ được chia thành các ô nhớ, mỗi ô nhớ được gán một địa chỉ để bộ
xử lý có thể định vị khi cần truy nhập.
➢ Kích thước của mỗi ô nhớ tùy thuộc vào thiết kế máy tính.
✓ Với máy tính IBM PC: Mỗi ơ nhớ có kích thước 1 byte, mỗi từ nhớ (word) có kích
thước 2 bytes, từ kép (double word) có kích thước 4 bytes.
✓ Với máy tính kiến trúc RISC: Mỗi từ có kích thước 4 bytes.

9


Chương 4. Bộ nhớ chính
4.2. Đơn vị nhớ, địa chỉ nhớ, trật tự các ơ nhớ
❖ Địa chỉ hóa bộ nhớ:
➢ Mỗi ô nhớ được gán một
địa chỉ để bộ xử lý có thể
định vị khi cần truy nhập.
➢ Nếu một bộ nhớ có n ơ
nhớ, chúng sẽ được đánh
địa chỉ từ 0 đến n - 1, địa
chỉ được biểu diễn bởi số
nhị phân.

10

Chương 4. Bộ nhớ chính
4.2. Đơn vị nhớ, địa chỉ nhớ, trật tự các ô nhớ
❖ Trật tự của các ô nhớ byte:
➢ Nếu biểu diễn địa chỉ các ô nhớ chứa các byte trong một từ từ trái sang phải
và từ trên xuống dưới theo thứ tự địa chỉ tang dần thì có 2 cách lưu trữ các
byte của một từ vào các ô nhớ.

11


Chương 4. Bộ nhớ chính
4.3. Phân loại các bộ nhớ bán dẫn *

12


Chương 4. Bộ nhớ chính
4.3. Phân loại bộ nhớ bán dẫn
❖ Bộ nhớ chỉ đọc (ROM: Read Only Memory)
➢ Bộ nhớ không khả biến
➢ Sử dụng để lưu các thông tin sau:
✓ Thư viện các chương trình con.
✓ Các chương trình con điều khiển hệ thống (BIOS)

✓ Các bảng chức năng.

13

Chương 4. Bộ nhớ chính
4.3. Phân loại bộ nhớ bán dẫn
❖ Bộ nhớ truy cập ngẫu nhiên (RAM: Random Access Memory)
➢ Bộ nhớ đọc ghi (R/W memory)
➢ Bộ nhớ khả biến
➢ Lưu thơng tin tạm thời
➢ Có hai loại chính là SRAM (Static RAM) và DRAM (Dynamic RAM).

14


Chương 4. Bộ nhớ chính
4.3. Phân loại bộ nhớ bán dẫn
❖ RAM tĩnh (SRAM: Static RAM)
➢ Các bit được lưu dựa trên các Flip- Flop (4-8 FF lưu 1 bit)
➢ Thông tin lưu ổn định
➢ Cấu trúc phức tạm
➢ Dung lượng nhỏ (KB)
➢ Tốc độ nhanh (6-8 ns)
➢ Dùng làm cache

➢ Giá thành cao.
15


Chương 4. Bộ nhớ chính
4.3. Phân loại bộ nhớ bán dẫn
❖ RAM động (DRAM: Dynamic RAM)
➢ Các bit được lưu dựa trên các tụ điện => nguyên nhân thường xuyên làm
tươi.

➢ Dung lượng lớn.
➢ Tốc độ chậm (60-80ns).

➢ Dùng làm bộ nhớ chính
➢ Giá thành phải chăng.

16


Chương 4. Bộ nhớ chính
4.3. Phân loại bộ nhớ bán dẫn
❖ RAM động
RAM)

(DRAM:

Dynamic

➢ Một số DRAM tiên tiến:
✓ Cải tiến để tăng tốc độ
✓ Synchronous DRAM (SDRAM):
làm việc được đồng bộ bởi xung
clock
✓ DDR-SDRAM (Double Data Rate
SDRAM)
✓ DDR3, DDR4
17


Chương 4. Bộ nhớ chính

4.4. Tổ chức chip nhớ
❖ Sơ đồ cơ bản của chip nhớ:
➢ Các đường địa chỉ: An-1 ÷ A0 → có 2n từ nhớ.
➢ Các đường dữ liệu: Dm-1 ÷ D0 → độ dài từ nhớ = m bit.
➢ Dung lượng chip nhớ = 2n x m bit
➢ Các đường điều khiển:
✓ Tín hiệu chọn chip CS (Chip Select)
✓ Tín hiệu điều khiển đọc OE (Output Enable)

✓ Tín hiệu điều khiển ghi WE (Write Enable) (Các tín hiệu
điều khiển thường tích cực với mức 0)
18


Chương 4. Bộ nhớ chính
4.4. Tổ chức chip nhớ
❖ Tổ chức của DRAM:
➢ Dùng n đường địa chỉ
ghép kênh → cho phép
truyền 2n bit địa chỉ.
➢ Tín hiệu chọn địa chỉ
hàng RAS (Row Address
Select).
➢ Tín hiệu chọn địa chỉ cột
CAS (Column Address
Select).
➢ Dung lượng của DRAM =
22n x m bit.

DRAM 4Mbit x 4 [2]

19


Chương 4. Bộ nhớ chính
4.4. Tổ chức chip nhớ
❖ Ví dụ chip nhớ [2]:

20


Chương 4. Bộ nhớ chính
4.4. Tổ chức chip nhớ

?

Cho biết dung lượng của các chip nhớ sau đây:
1.Chip nhớ SRAM có các chân tín hiệu: A0 → A13, D0 → D15.
2.Chip nhớ SRAM có các chân tín hiệu: A0 → A19, D0 → D7.
3.Chip nhớ DRAM có các chân tín hiệu: A0 → A10, D0 → D3.
4.Chip nhớ DRAM có các chân tín hiệu: A0 → A7, D0 → D7.

21


Chương 4. Bộ nhớ chính
4.4. Tổ chức chip nhớ

?

Cho biết số chân địa chỉ và số chân dữ liệu của các chip nhớ sau:
1. Chip nhớ SRAM có dung lượng 64K  4 bit.
2. Chip nhớ SRAM có dung lượng 64M  16 bit.
3. Chip nhớ DRAM có dung lượng 64M  16 bit.
4. Chip nhớ DRAM có dung lượng 128M  8 bit.

22


Chương 4. Bộ nhớ chính
4.4. Tổ chức chip nhớ
❖ Tăng độ dài từ dữ liệu
➢ Nếu độ dài từ dữ liệu của
một chip nhớ là m bit → tạo
module nhớ có độ dài từ dữ
liệu k  m:
✓ Ghép k chip nhớ với nhau.
✓ Tín hiệu chọn chip 𝐶𝑆 của
tất cả các chip phải được
kích hoạt động thời.

? Cho biết dung lượng của mỗi chip nhớ
và module nhớ SRAM này.

23


Chương 4. Bộ nhớ chính
4.4. Tổ chức chip nhớ
❖ Tăng độ dài từ dữ liệu

?

Xác định số chân địa chỉ, số chân tín hiệu và dung lượng của mỗi chip nhớ và
module nhớ SRAM có cấu trúc như ở hình dưới đây:

24


Chương 4. Bộ nhớ chính
4.4. Tổ chức chip nhớ
❖ Tăng độ dài từ dữ liệu

?

Xác định số chân địa chỉ, số chân tín hiệu và dung lượng của mỗi chip nhớ và
module nhớ SRAM có cấu trúc như ở hình dưới đây:

25