Báo cáo điện tử số tuần 4

BÁO CÁO THỰC TẬP ĐIỆN TỬ SỐ
BÀI 4: CÁC SƠ ĐỒ LOGIC CƠ BẢN (2)

CÁC SƠ ĐỒ LOGIC TOÁN HỌC
Họ và tên: Cấn Quang Trường
MSV: 19021527

1. Bộ cộng sử dụng cổng logic:

Hình D4-1: Bộ cộng sử dụng cổng logic


1.2. Bộ cộng 1 bit:
Bảng D4-1:
LỐI VÀO (INPUT)
LS8
X1
0
1
0
1
0
1
0
1

DS4
Ci1
0
0
0

0
1
1
1
1

LS7
Y1
0
0
1
1
0
0
1
1

LỐI RA (OUTPUT)
Tổng
Số nhớ “+”
S1
Co1
0
0
1
0
1
0
0
1

1
0
0
1
0
1
1
1

-Trên cơ sở kết quả đo, viết biểu thức tổng đại số logic đơn giản
S=0+0=0

Co = 0

S=0+1=1

Co = 0

S=1+0=1

Co = 0

S=1+1=0

Co = 1

- Từ các giá trị thu được tính phép cộng:
Co = 1; S = 1
2. Bộ cộng 2 bit thực hiện phép cộng:

Bảng D4-2:
LỐI VÀO (OUTPUT)

LỐI RA (INPUT)


DS4
Ci1
0
0
0
0
0
1
1
1
1
1

LS3
X2
0
0
1
1
1
0
0
1
1

1

LS4
Y2
0
1
0
1
0
1
0
1
0
1

LS8
X1
0
0
1
1
1
0
0
1
1
1

LS7
Y1

0
1
0
1
1
0
1
0
1
1

Co1

S1

S2

Co2

0
0
0
1
1
0
1
1
1
1

0
1
1
0
0
1
0
0
1
1

0
1
1
1
0
0
0
0
1
0

0
0
0
1
1
0
1
1

1
1

Nguyên tắc hoạt động: Bộ cộng đầy đủ có cả bit Carry (bit nhớ) sau mỗi phép cộng.
Nửa sơ đồ trên sẽ thực hiện phép cộng bit thứ nhất, lối ra S1 sẽ là kết quả, nếu có dư thì
C1 sẽ là 1 cịn khơng thì C1 sẽ là 0. Bộ cộng thứ 2 thực hiện cộng hai bit tiếp theo, ngồi
ra cịn bit nhớ C1 của bộ trước cộng thêm vào. Bộ thứ 2 sẽ có kết quả tại S2 và lối ra nhớ
tại C2. DS4 khởi tạo bit nhớ đầu tiên cho bộ cộng thứ nhất.
Ta có biểu thức lối ra S theo lối vào Ai + Bi + C_i-1 sẽ là:

Biểu thức dư Carry sẽ là:

3. Bộ trừ sử dụng cổng logic:
Bộ trừ có thể được xây dựng bằng bộ cộng bẳng cách sử dụng thêm một cổng
NOT (sử dụng tính chất số bù 2), phép trừ thực ra là phép cộng với số bù 2.


Hình D4-2: Bộ trừ sử dụng cổng logic

2.2. Bộ trừ 1 bit:

Bảng D4-3:
DS4
Bin 1
0
0
0
0
1
1

1
1

LỐI VÀO (INPUT)
LS1
X1
0
1
0
1
0
1
0
1

LS2
Y1
0
0
1
1
0
0
1
1

LỐI RA (OUTPUT)
Hiệu
Số nhớ “+”
D

Bout
0
0
1
1
1
0
0
0
1
1
0
1
0
0
1
1

2.3. Trên cơ sở kết quả đo, viết biểu thức trừ đại số logic đơn giản.
D=0–0=0

Bo = 0

D=0–1=1

Bo = 1


D=1–0=1

Bo = 0

D=1–1=0

Bo = 0

 Phép trừ:
D=1

Bo = 0

3. Bộ cộng và trừ loại vi mạch:

Hình D4-3: Bộ lấy tổng đại số 4 bit

3.1. Phép cộng 4 bit:

Bảng D4-4


DS4
Cin
0
0
0
0

LỐI VÀO (INPUT)
LS4 LS3 LS2 LS1 LS8 LS7 LS6 LS5
A3 A2 A1 A0 B3 B2 B1 B0

1 0 1 0
1 0 1 0
1 0 1 0
0 0 1 1
1 1 1 1
0 1 1 0
1 1 1 1
1 1 1 1

C4
1
0
1
1

LỐI RA (OUTPUT)
S3 S2 S1 S0 Số thập phân
A+ B= S
0 1 0 0
10 + 10 = 20
1 1 0 1
10 + 3 = 13
0 1 0 1
15 + 6 = 21
1 1 1 0
15 +15 = 30

3.2. Phép trừ 4 bit:
Bảng D4-5
LỐI VÀO (INPUT)

DS4 LS4 LS3 LS2 LS1 LS8 LS7 LS6 LS5
Cin A3 A2 A1 A0 B3 B2 B1 B0
1
1 0 1 0
1 0 1 0
1
1 0 1 0
0 0 1 1
1
1 1 1 1
0 1 1 0
1
1 1 1 1
1 1 1 1
1
0 1
0 1
1 0 1 0

1
1
1
1
0

LỐI RA (OUTPUT)
D3 D2 D1 D0
Số thập phân
A– B= D
0 0 0 0

10 – 10 = 0
0 1 1 1
10 – 3 = 7
1 0 0 1
15 – 6 = 9
0 0 0 0
15 – 15 = 0
1 0 1 1
5 – 10 = -5

Nhận xét: Với hai kết quả cuối của bảng D4-4 đã xảy ra hiện tượng overflow (tràn bit) do
số bit là 4 không đủ để biểu diễn kết quả. Với kết quả cuối cùng của bảng D4-5, hiện
tượng overflow cũng xảy ra do việc trừ hai số dương ta thu được kết quả là 1 số âm.

---Kết thúc---