Phương pháp mở rộng khoảng hở để phân tích nhiễu khớp nối giữa các khoảng hở trong bảng mạch in

Phương pháp mở rộng khoảng hở để phân tích nhiễu khớp nối giữa các khoảng
hở trong bảng mạch in.

Mục lục
I. GIỚI THIỆU...........................................................................................................................2
II. BIỂU DIỄN MƠ HÌNH MỞ RỘNG KHOẢNG HỞ............................................................4
III. VÍ DỤ MƠ PHỎNG...........................................................................................................10
A. Khảo sát tính hình học:....................................................................................................10
B. Thiết lập các cổng phụ và kết quả mô phỏng...................................................................12
IV. KẾT LUẬN........................................................................................................................15
PHỤ LỤC.................................................................................................................................16
A. Hàm Green cho khoảng hở hình chữ nhật của bảng mạch in..........................................16
B. Biểu diễn trở kháng giữa các cổng trong một khoảng hở bảng mạch in hình chữ nhật. .19
LỜI CẢM ƠN..........................................................................................................................21
TÀI LIỆU THAM KHẢO........................................................................................................21

1


Tóm tắt – trong các bảng mạch in nhiều lớp có tốc độ cao thì thường có các khoảng
hở giữa các mặt phẳng – nơi mà các khu vực khác nhau thì dùng cho các mức logic
khác nhau hoặc là nơi cần thiết phải cách ly nhiễu từ khu vực này sang khu vực khác.
Tuy nhiên khoảng cách giữa các cấu trúc này có thể gây nên các vấn đề về tính tồn
vẹn của tín hiệu hoặc các vấn đề nhiễu điện từ. Trong bài báo này, phương pháp mở
rộng khoảng hở được phát triển để biển diễn nhiễu khớp nối gây ra bởi các khe cắm
hoặc các khe hở giữa các mặt phẳng trong cấu trúc 3 mặt phẳng. Theo ngun lý
tương đương, tồn bộ cấu trúc có thể chia làm hai cặp mặt phẳng mà khơng hề có bất
kỳ một khe cắm nào ở giữa các mặt phẳng này, và do đó, dịng từ tương đương là cần
thiết đối với cả cặp mặt phẳng trong vùng khe cắm để giữ lại các phân phối trường
giống nhau. Hàm Green đối với khoảng hở hình chữ nhật có tính dẫn điện tốt tại mặt
trên cùng và bề mặt dưới cùng cùng các mặt bên được suy ra từ cả kích thích dịng

điện và kích thích dịng từ. Các cổng từ phụ với “điện áp từ” và “dòng từ” đều được
định nghĩa trong vùng khe cắm để cho phép các kết nối theo chiều thẳng đứng của hai
cặp mặt phẳng. Mô hình khoảng hở và kỹ thuật phân khúc được mở rộng trong bài
báo này để điều chỉnh các cổng từ phụ. Phương pháp đề ra có thể được sử dụng để
phân tích một cách hiệu quả lỗ hổng với hình dạng tùy ý và được chứng thực bởi mơ
phỏng sóng đầy đủ.
Một vài thuật ngữ: Lỗ hổng nối, cộng hưởng khoảng hở, hàm Green, nhiễu, phân bố
nguồn.
I. GIỚI THIỆU
Với sự phát triển của kỹ thuật vi điện tử, tốc độ và mật độ của các hệ thống điện tử
cao cấp tăng lên hàng năm. Dưới hoàn cảnh này, nhiễu đồng thời được tạo ra bởi các
thiết bị số có thể khơng chỉ gây nên vấn đề tồn vẹn về cường độ phân bố mạng
(PDN), mà còn là kết quả trong vấn đề nhiễu điện từ bằng các khớp nối thông qua cấu
trúc bức xạ như khe cắm và dây cáp. Việc phân tích tồn bộ PDN là cần thiết cho các
thiết kế số tốc độ cao. Các mặt phẳng nguồn/đất được sử dụng rộng rãi trong các bảng
mạch in đa lớp, có thể được mơ phỏng bởi phương pháp sóng đầy đủ (ví dụ như miền
thời gian khác nhau hữu hạn [1], [2] và phương pháp nhân tố hữu hạn (FEM) [3], [4].
Tuy nhiên, phương pháp sóng đủ thường khơng có hiệu quả tính tốn đối với các hình
học phức tạp trong phạm vi hỗn hợp. Nhưng trong hầu hết các bảng mạch in thì
khoảng cách giữa hay mặt phẳng song song gần kề nhau không chỉ nhỏ hơn nhiều so
với bước sóng tại các tần số u thích, mà còn nhỏ hơn nhiều so với chiều dài và chiều
rộng của mặt phẳng. Do đó, trường điện từ trong hai mặt phẳng liền kề nhau thì có
một khoảng khơng đổi dọc theo trục z (trục thông thường để PCB) và các trường viền
có thể bị loại bỏ. Nói cách khác, sự phân bố trường trong một cặp mặt phẳng bị chi
phối bởi phương trình 2-D Helmholtz. Các mặt phẳng đa lớp thường được chia làm
nhiều cặp mặt phẳng dùng để phân tích thơng qua kỹ thuật phân đoạn [9], [23]-[25].

2

Nhiều phương pháp hiệu quả tính tốn được phát triển dựa trên thuộc tính đặc biệt
này, ví dụ như phương pháp ma trận dịng truyền tải [5]-[7], mơ hình lỗ [8], [9]. Và
phương pháp miền thời tần số khác nhau hữu hạn [10]-[12].
Trong các mặt phẳng nguồn/đất đa lớp, các khe cắm thưởng được sử dụng để chia các
vùng mặt phẳng nguồn thành các mức logic khác nhau, hoặc loại bỏ nhiễu trong các
khu vực khác. Nếu các khe cắm ở mặt phẳng giữa của một cấu trúc mặt phẳng đa lớp,
nhiễu có thể được nối theo chiều thẳng đứng từ một cặp mặt phẳng này tới cặp mặt
phẳng liền kề nó thơng qua khe hở. Tuy nhiên, cơ chế khe nối này khơng trực tiếp bao
gồm các mơ hình cặp mặt phẳng dựa trên phương trình 2-D Helmholtz. Lee at al. [13]
đã đề xuất một phương pháp để tính tốn khe nối cho mơ hình lỗ 2-D. Nhưng nó chỉ
có thể áp dụng cho các trường hợp khe hở nhỏ, vì nó dựa trên lý thuyết nối khe hở nhỏ
của Bethe [14], [15]. Các mơ hình mạch phân bố sử dụng mơ hình điện dung và điện
cảm tương hỗ nhau được đề xuất trong [16]-[19]. Trong các phương pháp khác, một
khe cắm được coi như một cặp hoặc các đường truyền tải được nối với nhau hoặc
đường khe đồng phẳng. Điện dung và điện cảm tương hỗ lẫn nhau và sau đó được dẫn
xuất từ các thơng số đơn vị chiều dài của mỗi dịng truyền tải. Các mơ hình mạch
tương đương này dễ dàng kết nối với tất cả các mơ hình cặp mặt phẳng. Tuy nhiên,
chúng khơng phù hợp với các khe hoặc các lỗ hổng với hình dạng tùy ý. Trong bài báo
này, phương pháp mơ hình lỗ mở rộng được đề xuất để biểu diễn nối khe giữa hai cặp
mặt phẳng dựa trên lý thuyết tương đương. Trong phương pháp này, các hàm của
Green cho lỗ hình chữ nhật thơng thường được dùng để mở rộng mơ hình lỗ với sự
giới thiệu của các cổng bổ sung từ tính. Các hàm của Green dùng cho các lỗ dẫn diện
hồn hảo hình chữ nhật được đề cập đến nhiều trong bài báo [30]-[33]. Những tổ hợp
hoàn chỉnh của các hàm Green cho lỗ bảng mạch in (với 4 mặt bên có khả năng dẫn từ
hồn hảo - PMC) không được thảo luận. Phương pháp tiếp cận công thức mở rộng
hàm riêng được mô tả ngắn trong phần phụ lục. Phương pháp được đề xuất có thể áp
dụng độ mở đối với ống kính có hình dạng tùy ý, và nó được chứng minh bởi các ví
dụ mơ phỏng với các hình dạng lỗ hổng khác nhau.

3

Hình 1 – Ví dụ về cấu trúc các mặt phẳng nguồn/đất với khe nối.

II. BIỂU DIỄN MƠ HÌNH MỞ RỘNG KHOẢNG HỞ
Thâm nhập điện từ thông qua lỗ hổng trong các bề mặt dẫn điện là một vấn đề cũ mà
đã thu hút nhiều nhà nghiên cứu [20]. Trong cộng đồng tương thích điện từ, việc đánh
giá hiệu quả bảo vệ của khung kim loại liên quan chặt chẽ tới chủ đề này [21], [22].
Các giải pháp phân tích chỉ dành cho lỗ hổng nhỏ hình elip. Đối với lỗ hổng có hình
dạng tùy ý, cần thiết phải có các giải pháp đánh số. Một thủ tục nhìn chung dùng để
phân chia tồn bộ khơng gian làm 2 phần trên bề mặt dẫn điện và biễu diễn các trường
điện tiếp tuyến trong lỗ hổng dòng bằng dòng từ theo nguyên tắc tương đương
Shelkunoff [14]. Các dòng từ chưa biết có thể được thu bằng cách giải phương trình
tích dựa trên các điều kiện trường liên tục trong khu vực lỗ hổng. Phương pháp đề
xuất ở đây tương tự như sau, nhưng sự phân bố của dịng từ khơng biết trong vùng lỗ
hổng được biểu diễn bởi các dòng từ tại một tập hợp các cổng phụ nhỏ được định
nghĩa ở trong vùng. Thông qua việc định nghĩa các cổng phụ, số lượng các trường liên
quan đến số lượng mạch khi kích thước cổng nhỏ. Tĩnh liên tục của các trường tiếp
tuyến được thay thế bởi các điện áp và dịng điện liên tục. Việc phân tích tồn bộ cấu
trúc được chuyển thành kết nối hai mạng tuyến tính bằng kỹ thuật phân đoạn. Ma trận
trở kháng của mỗi mạng có thể tính tốn được bằng cách sử dụng các cơng thức phân
tích suy ra từ hàm Green của lỗ bảng mạch in. Phương pháp tiếp cận được đề xuất là
mở rộng phương pháp lỗ thơng thường để phân tích khớp nối theo chiều dọc thông
qua khe cắm tùy ý trong các mặt phẳng đa lớp. Nó mang lại lợi ích về hiệu quả thu
được thơng qua cơng thức đóng và tính linh hoạt của các kỹ thuật phân khúc/ kết nối.
Ví dụ về cấu trúc được nói tới trong Hình 1 dùng để minh họa cho các tiếp cận. Có 3
mặt phẳng nguồn/đất (PW1, GND, PW2) cùng kích thước. PW1 và PW2 là các mặt

4

phẳng rắn, nhưng mặt phẳng GND có một lỗ hổng theo trục y. Trong ví dụ này, độ sâu
bề mặt nhỏ hơn độ dày của mặt phẳng kim loại tại các tần số yêu thích và tách các mặt
phẳng nhỏ hơn. Do đó, các mặt phẳng kim loại có thể được coi là tấm dẫn điện hoàn
hảo với độ dày bằng 0. Bốn mặt được giả định là các bề mặt bảng mạch in. Vật liệu
điện môi là FR4 (ɛr = 4.18 và tan δ = 0.02). Tương tự hai cổng quan sát (P và Q) với
kích thước cổng nhỏ được định nghĩa trong các cặp mặt phẳng trên và dưới.

Hình 2 – Các cổng được định nghĩa trong vùng dẫn điện nhỏ
Dòng điện được phân bố đồng đều trong các vùng cổng chảy theo hướng trục z, như
trong hình 2. Giả sử nguồn điện ở đây, bởi vì các nguồn vật lý của năng lượng cung
cấp cho SSN thường là một bóng bán dẫn chuyển đổi nhanh có trở kháng nội bộ cao
hơn so với trở kháng các mặt phẳng. Điện áp cổng có thể được tính từ trường E như
sau:
(1)
Trong đó và tương ứng là các giá trị cường độ trung bình trường E tại các cổng P và
Q. Ở đây, khu vực cổng điện nhỏ, vì vậy mà điện áp có thể được xác định rõ ràng.
Nhiễu tại các khớp nối thơng qua khe cắm sau đó được đặc trưng bởi trở kháng
truyền, tương đương với lượng điện áp gây ra tại một cổng khi cổng khác đươck kích
thích bởi một dịng điện 1A.
Vấn đề nhiễu tại các khớp nối có thể được đưa ra như một vấn đề tương đương. Bằng
cách áp dụng nguyên tắc tương đương, cấu trúc ban đầu được chia thành hai phần như
trong hình 3. Tại mỗi phần, lỗ hổng được làm đầy với một bề mặt PEC và các thành

5


phầm tiếp tuyến của trường E gốc trong vùng lỗ hổng được giữ lại bằng cách đặt các
dòng từ tương đương vào bề mặt PEC được lấp đầy. Hai phần này là cả 2 lỗ với hai
miến PEC rắn và bốn miến PMC ở bên. Có cả hai dịng điện và từ trong lỗ. Để đảm

bảo rằng các giải pháp trường trong cả hai lỗ đều giống với cấu trúc ban đầu, trong
vùng lỗ hổng thì các thành phần tiếp tuyến của trường E và trường H nằm tại trên và
dưới của lỗ phải là liên tục. Điều này còn được gọi là điều kiện liên tục trường.
Các vùng lỗ hổng được rời rạc hóa bởi các tế bào hình chữ nhật. như trong Hình 4.
Các tế bào này dẫn điện rất nhỏ ở tần số cao nhất. Do đó, dịng từ tương đương có thể
được giả định là khoảng không đổi trong mỗi tế bào. Các cổng phụ được định nghĩa
dọc theo trục x và trục y của mỗi tế bào. Trái ngược với các cổng gốc với dòng điện và
điện áp, các cổng phụ có điện áp từ và dòng điện từ được định nghĩa liên quan tới mật
độ dòng từ trường và cường độ từ trường như sau:

Hình 3 - Cấu trúc ban đầu và cấu trúc tương đương với nó

6


Hình 4 - Các cổng định nghĩa trong khu vực lỗ hổng
, , k = 1,2,3...K
trong đó k là chỉ số của 1 ô, và là các tiếp tuyến cường độ trường trung bình trong tế
bào thứ k dọc theo trục x và trục y tương ứng, M kx và Mky là mật độ dòng từ tương
đương theo hướng x và hướng y tương ứng. Còn M là viết tắt của "magnetic". Các lỗ
trên và dưới có lưới tương tự trong khu vực lỗ hổng. "Điện áp tư" là một số do con
người đặt ra. Nó tỉ lệ thuận với cường độ của từ trường tại một cổng phụ. Trong
phương pháp phân khúc truyền thống [23]. [24] thì điện áp từ và dòng điện từ được
thực hiện trong bảng mạch in coi như là khớp nối giữa hai lỗ liền kề. Trong trường
hợp này, số lượng kép của đường bao bảng mạch in được sử dụng. Bằng cách chia
lưới trong khu vực lỗ hổng thành nhiều cổng phụ, sự phân bố tiếp tuyến trường H
được thể hiện bởi các vector điện áp từ.
Như trong hình 5, cổng đường truyền tải cũng cần thiết để thể hiện các dịng từ tính
tương đương trên các cạnh của khu vực lỗ hổng. Chúng có thể được coi là một cổng
khu vực đặc biệt, mà kích thước của nó giảm tới 0 theo một chiều. Thành phần tiếp

tuyến của trường điện bằng 0 dọc theo cạnh dẫn. Tuy nhiên, có các thành phần trường
điện mạnh tại các cạnh. Trong [14], Collin đã chỉ ra rằng các thành phần bình thường
của điện trường và từ trường trở nên ít đi ở rìa của một chốt dẫn điện tốt với một góc
nội nhỏ hơn π. Đối với một lỗ hơgnr trong màn hình dẫn điện, các thành phần thơng
thường cũng có các đặc tính được nói tới trong [20, hình 4 và 5]. Các thành phần từ
bình thường của điện trường tương ứng với một dịng tương đương với đường từ
trường dọc theo cạnh dẫn mà nó có thể được mơ hình hóa bởi các dịng điện từ tại các

7


cổng truyền dẫn, được định nghĩa trong hình 5. Cần lưu ý rằng các cổng dòng truyền
dẫn chỉ được xác định dọc theo các cạnh dẫn.

Hình 5 - Các cổng đường được định nghĩa trên các cạnh của vùng lỗ hổng
Sau khi được định nghĩa, các trường tại mỗi cổng có thể được tính bằng cách chập
nguồn và hàm Green tương ứng của nó. Điện áp cổng điện/từ và dịng điện cổng liên
quan tới ma trận trở kháng được suy ra từ hàm Green, được nói tới trong phần Phụ
lục. Bởi vì dịng từ và điện áp từ khơng có cùng đơn vị giống như điện áp và dòng
điện, "ma trận trở kháng" là khơng chính xác trong hồn cảnh này. Nó đề cập đến ma
trận liên kết giá trị điện áp và dòng điện cho cả 2 cổng điện và cổng từ. Các vector IM
và vector VM thể hiện các dòng từ và điện áp từ tại các cổng phụ tại lỗ trên, còn IM
và VM thể hiện các dịng từ và điện áp từ tại lỗ dưới, ví dụ:
(3)

Sau đó, điện áp và dịng điện tại các lỗ trên cùng và lỗ dưới cùng liên quan với nhau
bởi cơng thức:
(4)
Trong đó ZI và ZII là ma trận trở kháng có thể được tính bằng cơng thức. Trong trường
hợp này, giá trị kết hợp với khu vực lỗ hổng trong lỗ dưới cùng được đánh dấu bằng

biểu tượng (‘). Bởi vì dịng từ tại các cổng phụ đều nằm trên mặt PEC, nên chúng liên
hệ với các thành phần tiếp tuyến của các trường điện như sau:
trong đó

(5)

Mật độ dòng từ theo hướng trục y và đáp ứng các trường tiếp tuyến điện trong hướng
x trong các lỗ trên cùng và dưới cùng được minh họa trong hình 6. Các cổng từ phụ
tương ứng sẽ có cùng kích thước, ví dụ:

8


Hình 6 – Mật độ dịng từ theo hướng trục y tại các cổng phụ
, k = 1,2,…,K

(6)

Điều kiện liên tục trường
(7)
Dẫn đến điều kiện liên tục của điện áp và dòng điện như sau (theo (2), (3) và (5)):
(8)
Các ma trận trở kháng cho các lỗ trên cùng và dưới cùng có thể được viết dưới dạng
sau:
ZI = []

ZII = []

(9)

Lấy (9) trừ (4) và áp dụng điều kiện liên tục (8) ta có:
(10)
Trong đó YM = (ZMM + ZM’M’)-1. Nói cách khác, tồn bộ ma trận trở kháng truyền đi
giữa các cổng trở thành:
ZPQ =

(11)

Lỗ hổng nối giữa các lỗ có thể được tìm ra bằng cách tính trở kháng truyền trong một
vùng tần số yêu thích.

9


III. VÍ DỤ MƠ PHỎNG
A. Khảo sát tính hình học:

Hình 7 – Mặt phẳng giữa và vị trí các cổng ở cả 3 mặt
Có 3 trường hợp kiểm tra được thiết kế để xác nhận cho phương pháp đề xuất. Tất cả
đều bao gồm 3 mặt phẳng với cùng một ngăn xếp, như trong hình 1. Mặc dù hình
dạng của các lỗ hổng ở giữa các mặt là khác nhau. Góc nhìn trên cùng của mặt phẳng
giữa và các vị trí cổng của cả 3 đều được mơ tả trong hình 7. Kích thước của bảng là
chiều dài 50mm, chiều rộng 30mm. Cổng 1 nằm ở cặp mặt phẳng dưới cùng và chính

10


giữa tại điểm (10,10) mm tính từ góc trái dưới. Cổng số 2 nằm ở cặp mặt phẳng trên
cùng và điểm chình giữa là (30,24) mm tính từ góc trái phía dưới. Kích thước cổng là
1mm x 1mm. Các cổng này có thể biểu diễn cực nguồn hoặc cực đất của IC số trong

một bảng mạch in cụ thể. Trở kháng truyền trong số lượng các cổng nối với nhau giữa
chúng. Trong bảng thử A, lỗ hổng là một khe nhỏ bắt đầu ở điểm (28,10) mm tính từ
góc trái dưới, với chiều dài 10mm và chiều rộng 1mm. Trong bảng thử B, lỗ hổng có
hình vng và điểm bắt đầu tính từ (28,10) mm tính từ góc trái dưới với kích thước là
9mm x 9mm. Trong bảng thử C, lỗ hổng là một khe bị cắt có chiều rộng 1mm tại x =
22.5mm, chia bảng thử ban đầu làm 2 phần. FR4 được sử dụng như là một chất điện
môi với hằng số điện môi tương đối (ɛ r) bằng 4,18 và tổn hao tiếp tuyến (tan δ) là
0,02. Tất cả các mặt phẳng kim loại đều tiến dần đến độ dày bằng 0 và các mặt phẳng
bị chia thành d1 = 1mm, d2 = 1mm.

B. Thiết lập các cổng phụ và kết quả mô phỏng

11


Hình 8 – phân bố rời rạc và vị trí các cổng phụ trong khu vực lỗ hổng
Vùng lỗ hổng là riêng biệt và các cổng phụ được định nghĩa như trong hình cho tất cả
các bảng thử. Tần số mơ hình hóa lớn nhất là 5GHz với bước sóng tương ứng xấp xỉ
30mm trong FR4. Kích thước của tất cả các tế bào trong vùng lỗ hổng đều được chọn
bé hơn so với λmin/10. Trong hình 8, đường nét liền dùng để thể hiện lưới trong khu
vực lỗ hổng và biểu tượng “x” dùng để chỉ trung tâm của cổng phụ. Cần lưu ý rằng ở
đây khơng chỉ có các cổng 2 chiều được định nghĩa bên trong tế bào hình chữ nhật mà
cịn các cổng đường 1 chiều được định nghĩa trên cạnh của khu vực lỗ hổng. Trong
bảng thử A và B, các cổng đường đều nằm trên toàn bộ 4 cạnh dẫn điện của khu vực
lỗ hổng, trong khi chúng chỉ nằm trên 2 cạnh dẫn điện của khe cắm xuyên trong bảng
thử C.
Trở kháng truyền giữa 2 cổng thu được với phương pháp mở rộng lỗ và mơ phỏng
sóng đầy đủ FEM [mơ phỏng cấu trúc tần số cao (HFSS)] được so sánh trong hình 9
đến 11 tương ứng cho 3 bảng thử. Kết quả thu được từ phương pháp đề xuất phù hợp
với những gì thu được từ HFSS, xác nhận được phương pháp đề xuất. Mặc dù có một

số khác biệt nhỏ ở một số tần số, những khác biệt này chủ yếu gây ra bởi vấn đề số,
như mật độ lưới và số cắt. Trở kháng truyền trong cả 3 trường hợp thu được từ
phương pháp đề xuất được so sánh trong hình 12. Hình này chỉ ra rằng một khớp nối
điện dung chiếm ưu thế ở tần số thấp. Các đỉnh ở tần số cao chủ yếu gây ra bởi các tần
số cộng hưởng của bảng mạch liên quan đến kích thước bảng mạch và các tính chất
của chất làm điện môi. Nối nhiễu tại tần số thấp tăng lên với kích thước tương đương
tỉ lệ với lỗ hổng, được xác định đầu tiên bởi chiều dài, sau đó là diện tích của nó. Tuy
nhiên, các khớp nối tại các tần số cộng hưởng khơng chịu ảnh hưởng của kích thước
lỗ hổng, thay vào đó nó chủ yếu được xác định bởi các yếu tố chất lượng của các cộng
hưởng bảng mạch. Phương pháp tiếp cận thông thường để giảm nhiễu cộng hưởng có
thể áp dụng ở đây, để có hiệu quả làm giảm khớp nối nhiễu giữa các cặp mặt phẳng
thông qua lỗ hổng tại các tần số này.

12


Hình 9 – So sánh |Z21| đối với bảng thử A

Hình 10 - So sánh |Z21| đối với bảng thử B

13


Hình 11 - So sánh |Z21| đối với bảng thử C
Trong phương pháp đưa ra thì các ma trận trở kháng của một cặp mặt phẳng đơn được
tính bằng cách sử dụng các biểu thức có nguồn gốc từ hàm Green. Đối với các ví dụ
trong bài báo này thì phải mất khoảng 8 phút để kết thúc mô phỏng trong HFSS.
Phương pháp đề xuất (lập trình trong MATLAB) tại bước này đòi hỏi số lượng xấp xỉ
cùng một thời gian trong cùng một máy tính. Khi mà các số cắt là (30,30,1). Thời gian
mơ phỏng tăng lên nếu có nhiều chế độ để cải thiện tính chính xác. Một cách khác

dùng để tăng tốc độ tính tồn là chuyển tổng ba lần thành tổng 2 lần giống như trong
[26]. Một cách khác là suy ra từ hàm Green cho lỗ hình chữ nhật bằng lý thuyết ảnh.
Rất nhiều nhà nghiên cứu đã đề xuất phương pháp tính tốn hiệu quả cho hình thức
này, chẳng hạn như phương pháp tính toán chế độ tia hỗn hợp [27] và kỹ thuật tính
tổng Ewwald [28], [29].

14


Hình 12 - So sánh |Z21| của cả 3 bảng thử theo phương pháp đề xuất

IV. KẾT LUẬN
Phương pháp mở rộng khe hở được đề xuất đề phân tích nhiễu khớp nối thông qua các
khe trong một bus nguồn đa lớp, không thể đạt được với phương pháp lỗ hổng thơng
thường. Hàm Green đối với lỗ bảng mạch in hình chữ nhật được suy ra bởi phương
pháp mở rộng hàm riêng. Sử dụng công thức trở kháng dựa trên hàm Green và kỹ
thuật phân đoạn, trở kháng truyền giữa các cổng quan sát trong cặp mặt phẳng khác
nhau có thể được mơ phỏng chính xác. Phương pháp đưa ra đã được xác thực với mơ
phỏng sóng đầy đủ lên đến trên 5GHz, và đã đạt được sự đồng ý.
Phương pháp đưa ra cũng có khả năng phân tích nhiều khớp nối trong một lỗ hổng có
hình dạng tùy ý. Các cổng từ phụ trong vùng lỗ hổng tương tự như biểu diễn một dịng
từ khơng biết bởi chức năng xung trong phương pháp phương trình tách rời thơng
thường. Tuy nhiên, phương pháp đề ra hiệu quả hơn bằng cách sử dụng cơng thức
dạng đóng và linh hoạt hơn trong việc tích hợp các thành phần mạch khác với việc
định nghĩa các cổng. Tốc độ của phương pháp đưa ra này sẽ tiếp tục được đẩy mạnh
trong các nghiên cứu tương lai.

15

Hình 13 – Minh họa khe hở của một bảng mạch in
PHỤ LỤC
A. Hàm Green cho khoảng hở hình chữ nhật của bảng mạch in
Khảo sát hình học được nói tới trong Hình 13. Đây là một khoảng hở với điều kiện
biên PEC tại bề mặt trên cùng và dưới cùng; điều kiện biên PMC cho 4 mặt bên. Khi
nó được kích thích bởi mật độ dịng điện J, thế năng của vector từ A được suy ra từ
[14, Ch.1]
Δ2A + k2A = -µJ

(12)

trong đó k2 = 2µ. A có thể được tính bằng tích chập của hàm Green A và mật độ dịng J
như sau:
A(r) = µ (r|r') . J(r')dv(r').
2

(r|r') + k2(r|r') = -(r - r')

(13)
(14)

trong đó là đơn vị nhị nguyên, và
= GAxx + GAyy + GAzz =
cần phản thỏa mãn điều kiện BC trên bề mặt trên cùng và bề mặt dưới cùng và các
mặt bên tương ứng.

16


Theo (14), (15) hàm riêng của có thể được xác định. có thể được mở rộng theo hàm

riêng như sau:
= x (16)
trong đó
Amnp =
,,
, và
Vector trường E(H) có thể biểu diễn bởi hàm Green và mật độ dòng J như sau:
(17)
Sau đó, nó có thể viết lại như sau
(18)
(19)

Hình 14 – Vị trí cổng tại (x,y,z)
Khi một khoảng hở bị kích thích bởi một mật độ dịng từ M, ta có thể suy ra điều
tương tự, hàm Green E và H được suy ra như sau:

17


B. Biểu diễn trở kháng giữa các cổng trong một khoảng hở bảng mạch in hình chữ
nhật
Để tìm liên quan giữa số lượng trường và số lượng mạch, các cổng điện nhỏ được
định nghĩa trong khoảng hở. Như trong hình 14, một cổng được định nghĩa trong một
vùng giữa tại (x,y,z) với chiều dài là Lx x Ly x Lz trong tọa độ Cartesian. Vì vùng có
tính dẫn điện yếu nên số lượng trường xấp xỉ trong nó. Trong khoảng hở PCB, Ez, Hx
và Hy đều liên quan tới nhau. Do đó, dịng điện và điện áp dọc theo trục z được định
nghĩa như sau:
(22)

Tương tự, dòng từ và điện áp dọc theo trục x và trục y được định nghĩa như sau:

và
Trong các định nghĩa trước, trở kháng giữa các cổng có thể chia thành 9 loại được
biểu diễn bằng cơng thức dưới đây:
(24)
Trong đó, “E” có nghĩa là “electric” cịn “M” có nghĩa là “magnetic”; “x”, “y”, “z” là
tên các trục tọa độ tương ứng với các dòng điện và điện áp. Các phép tính thơng
thường, điện áp được tính là trung bình của sự xuất hiện các cổng, và dòng điện giả sử
là được phân bố đồng dạng trong một vùng cổng nguồn. Giả sử cổng quan sát ở tọa độ
(xi,yi,zi) bên trong khoảng hở với chiều dài là L xi x Lyi x Lzi. Sau đó, chin cơng thức
trở kháng truyền được suy ra từ tích chập của các hàm Green tương ứng với dòng điện
hoặc dòng từ phân bố đồng dạng trong vùng cổng nguồn như sau:
(25)

(26)

(27)

(28)

(29)

18


(30)

(31)

(32)

(33)

Trong đó,

LỜI CẢM ƠN
Tác giả xin chân thành cảm ơn tiến sĩ R.DuBroff đã dành cho chúng tôi các buổi thảo
luận hữu ích và đánh giá cẩn thận cho bài báo này.
TÀI LIỆU THAM KHẢO
[1] W.D.Becker and R.Mittra, “FDTD modeling of noise in computer packages,”
IEEETrans.Adv.Packag.,vol.17,no.3,pp.240–247,Aug. 1994.
[2] X. Ye,D. A. Hockanson, M. Li, Y. Ren, W. Cui, J. L. Drewniak, and R.E.DuBroff,
“EMI mitigation with multilayer power-bus stacks and via stitching of reference
planes,” IEEETrans.Electromagn.Compat., vol.43,no.4,pp.538–548,Nov.2001.
[3] X. -D. Cai, G. I. Costache, R. Laroussi, and R.Crawhall, “Numerical extraction of
partial inductance of package reference (power/ground) planes,” in Proc. 1995 IEEE
Int. Symp. Electromagn. Compat.,14–18 Aug.1995,pp.12–15.
[4] Y. Ji and T.H.Hubing, “On the modeling of a gapped power-bus structure using a
hybrid FEM/MoM approach,” IEEE Trans. Electromagn.
Compat.,vol.44,no.4,pp.566–569,Nov.2002.
[5] W. J. R.Hoefer, “The transmission-line matrix method: Theory an dapplications,”
IEEE Trans. Microw. Theory Tech., vol.33,no.10,pp.882–893,Oct.2011.
[6] K. Leeand A. Barber,“Modeling and analysis of multichip module power

19


Supply planes,” IEEE Trans.Adv.Packag.,vol.18,no.4,pp.628–639, Nov.1995.
[7] L. D. Smith, R. Anderson, and T. Roy, “Power plane SPICE models and
Simulated performance for materials and geometries,” IEEE Trans. Adv. Packag.,
vol.24,no.3,pp.277–287,Aug.2001.

[8] G.T. Lei, R.W. Techentin, and B.K.Gilbert, “ High-frequency characterization of
power/ground-plane structures,” IEEE Trans.Microw.Theory
Tech.,vol.47,no.5,pp.562–569,May1999.
[9] N.Na, J. Choi, S. Chun, M. Swaminatham, and J.Srinivasan, “Modeling
And transient simulation of planes in electronic packages,” IEEE Trans. Adv.Packag.,
vol.23,no.3,pp.340–352,Aug.2000.
[10] O.M. Ramahi, V. Subramanian, and B. Archambeault, “A simple finitedifference
frequency-domain (FDFD) algorithm for analysis of switching noise in printed circuit
boards and packages,” IEEE Trans.Adv.Packag., vol.26,no.2,pp.191–198,May2003.
[11] A. E. Engin,K.Bharath, M. Swaminathan, M. Cases,B.Mutnury, N.Pham,
D.N.deAraujo, and E.Matoglu, “Finite-difference modeling of noise coupling between
power/ground planes in multi layered packages and boards,” in Proc. 56thElectron.
Compon. Technol.Conf., May2006, pp.1262–1267.
[12] M. SwaminathanandA. E. Engin, “Modeling of signal and power integrity in
system on package applications,” in Proc.2007IEEEInt.Symp. Electromagn.Compat.,
9 13Jul.2007,pp.1–6.
[13] J.Lee, M.D.Rotaru, M.K.Iyer, H.Kim, and J.Kim, “Analysis and suppression of
SSN noise coupling between power/ground plane cavities through cutouts in
multilayer packages and PCBs,” IEEE Trans.Adv. Packag.,vol.28,no.2,pp.298–
309,May2005.
[14] R.E.Collin, FieldTheoryofGuidedWaves. NewYork/Piscataway, NJ: Wiley/IEEE
Press,1990.
[15] D.M.Pozar, Microwave Engineering, 2nded. NewYork:Wiley, 1998,
pp.237–240.
[16] L.Zhang, B.Archambeault, S.Conner, J.L.Knighten, J.Fan, N. W. Smith, R.
Alexander, R. E. DuBroff, and J.L.Drewniak, “A circuit approach to model narrow
slot structures in a powerbus,” in Proc.IEEE Int.Symp. Electromagn.
Compat.,Aug.2004, pp.401–406.

20

[17] Z.L.Wang, O.Wada, Y.Toyota, and R.Koga,“Modeling of gapped power
Bus structures for isolation using cavity modes and segmentation,” IEEE Trans.
Electromagn.Compat., vol.47, no.2, pp.210–218,May2005.
[18] IEEE, A. E.Engin, K. Bharath, M. Swaminathan, K.Uriu, and T. Yamada,
“Efficient modeling of package power delivery networks with fringing
fields and gap coupling in mixed signal systems,” in Proc. Electr. Perform. Electron.
Packag., 2006IEEE,Oct.,pp.59–62.
[19] Y.Jeong,A.C.W.Lu,L.L.Wai,W.Fan,B.K.Lok,H.Park,andJ.Kim,
“Hybrid analytical modeling method for split power bus in multilayered
package,” IEEE Trans. Electromagn. Compat.,vol.48,no.1,pp.82–94, Feb.2006.
[20] C. M. Butler, Y. Rahmat-Samii, and R . Mittra, “ Electromagnetic penetration
through apertures in conducting surfaces,” IEEE Trans.Antennas Propag.,vol.AP26,no.1,pp.82–93,Jan.1978.
[21] W.Wallyn, D.DeZutter, and H.Rogier, “ Prediction of the shielding and
Resonant behavior of multisection enclosures based on magnetic current modeling,”
IEEE Trans. Electromagn. Compat.,vol.44,no.1,pp.130– 138,Feb.2002.
[22] M.Li,J.Noebel,J.L.Drewniak,R.E.DuBroff,T.H.Hubing,andT.P.Van
Doren,“EMI from airflow aperture arrays in shielding enclosures — Experiments,
FDTD, and MoM modeling,” IEEE Trans.Electromagn. Compat.,vol.42,no.3,pp.265–
275,Aug.2000.
[23] T.Okoshi, Y.Uehara, and T. Takeuchi,“ The segmentation method – an
Approach to the analysis of microwave planar circuits,” IEEE Trans.
Microw.TheoryTech.,vol.24,no.10,pp.662–668,Oct.1976.
[24] R.ChadhaandK. C.Gupta,“ Segmentation Method Using Impedance Matrices For
Analysis Of Planar Microwave Circuits,” IEEE Trans.Microw. Theory Tech.,
vol.MTT-29, no.1,pp.71–74,Jan.1981.
[25] R.Sorrentino, “ PlanarCircuits,waveguidemodels,andsegmentation
method,” IEEE Trans.Microw . Theory Tech., vol. MTT-33,no.10, pp.1057–
1066,Oct.1985.

21


[26] Z.L.Wang, O.Wada, Y.Toyota, and R.Koga, “ Convergence acceleration and
accuracy improvement in power bus impedance calculation with a Fast algorithm
using cavity modes,” IEEE Trans. Electromagn. Compat., vol.47,no.1,pp.2–
9,Feb.2005.
[27] D.I. WuandD. C. Chang, “A hybrid representation of the Green’s function In an
overmoded rectangular cavity,” IEEE Trans. Microw. Theory Tech., vol. 36,no.9,
pp.1334–1342,Sep.1988.
[28] F. Marlianiand A. Ciccolella, “ Computationally efficient expressions of The
dyadic Green’s function for rectangular enclosures,” Progr. Electromagn.
Res.,vol.PIER31, pp.195–223,2001.
[29]A. BorjiandS. Safavi-Naemi,“ Fast convergent Green’s function in a rectangular
enclosure,” in Proc. Antennas Propag. Soc.Int.Symp.,2003. IEEE,22–
27Jun.,vol.4,pp.950–953.
[30] C.-T.Tai, “ Different representations of dyadic Green’s functions for a
Rectangular cavity ,” IEEE Trans. Microw. Theory Tech.,vol.24,no.9, pp.597–
601,Sep.1976.
[31] Y.Rahmat-Samii, “On the question of computation of the dyadic Green’s
Function at the source region in waveguides and cavities,” IEEE Trans. Microw.
TheoryTech., vol.23,no.9, pp.762–765, Sep.1975.
[32] C.-T.Tai, Dyadic Green Functions in Electromagnetic Theory , 2nded.ed.
Piscataway, NJ:IEEEPress,1994.
[33] M.-J.Park, J.Park, and S. Nam,“ Efficient calculation of the Green’s Function for
the rectangular cavity,” IEEE Microw. GuidedWave Lett., vol.8,no.3,pp.124–
126,Mar.1998.

Gang Feng được đại học Tsinghua, Bắc Kinh, Trung Quốc

trao bằng B.S.E.E và M.S.E.E vào các năm 2000 và 2003 và
bằng Ph.D kỹ sư điện tử Đại học khoa học và kỹ thuật
Missouri-Rolla, MO vào năm 2009.
Từ năm 2003 đến năm 2004, là một kỹ sư phần mềm Công ty
kỹ thuật H3C, Trung Quốc. Vào tháng 10 năm 2009, vào làm
tại Công ty trách nhiệm hữu hạn Research In Motion,
Waterloo, ON, Canada, tại đây anh ấy đã thực sự trở thành
nhà thiết kế tương thích điện từ. Các nghiên cứu của anh ấy bao gồm tính tồn vẹn tín

22


hiệu, mơ hình mạng truyền tải nguồn, EMC, tính tốn số học,
đo đạc tần số Radio.

Jun Fan được đại học Tsinghua, Bắc Kinh, Trung Quốc trao
bằng B.S. và M.S. vào cá năm 1994 và 1997; nhận bằng Ph.D
về kỹ sư điện tử từ đại học Missouri-Rolla, MO, vào năm 2000.
Từ năm 2000 đến năm 2007, làm kỹ sư cố vấn cho công ty
NCR, San diego, CA. Vào tháng 7 năm 2007, gia nhập Đại học khoa học kỹ thuật
Missouri-Rolla, MO, tại nơi này, ông đã trở thành phụ tá cho giáo sử trong phịng thí
nghiệm tương thích điện từ. Các nghiên cứu của ơng chủ yếu là tính tồn vẹn tín hiệu,
nhiễu điện từ trong hệ thống số tốc độ cao, giảm nhiễu trong bảng mạch in, tính khác
biệt tín hiệu và thiết kế cáp/đầu nối.
Giáo sư Fan là Giáo sư đại học của Hiệp hội tương thích điện từ IEEE từ năm 2006
đến 2008. Hiện đang làm giáo sư trong hiệp hội cố vấn kỹ thuật. Ông đã được nhận
giải thưởng từ hiệp hội Tương thích điện từ IEEE vào tháng 8 năm 2009.

23