Báo cáo đồ án mạch số mạch đếm 0-15 dùng TFF đại học Cần Thơ

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (2.1 MB, 33 trang )

TRƯỜNG ĐẠI HỌC CẦN THƠ
KHOA CÔNG NGHỆ
BÁO CÁO HỌC PHẦN
MẠCH XUNG SỐ
Nhóm 9

CHỦ ĐỀ
Tìm hiểu về mạch đếm song song, thiết kế mạch đếm 4 bit
dùng T-FF (thiết kế cho 2 trường hợp: đếm đầy đủ và
không đầy đủ)
CBHD: Nguyễn Khắc Nguyên

Sinh viên thực hiện:
1. Nguyễn Nhật Linh
2. Nguyễn Mạnh Hà
3. Trịnh Chí Bằng
4. Trần Văn Khang

Cần Thơ, 04/2022

B2012513
B2012497
B2012486
B2012507

I. MỤC TIÊU VÀ THẾT KẾ ĐỒ ÁN
ĐƯỢC GIAO
1. Mục tiêu.

 Tìm hiểu về bộ đếm song song (Synchronous Counter):

• Là bộ đếm mà các FF (Flip Flop) sử dụng chung nguồn
xung Clock.
• Có thể thiết kế bộ đếm có vịng đếm bất kì
• Thiết kế bộ đếm, quan tâm đến trạng thái hiện tại và trạng
thái kế tiếp của FF, không quan tâm dạng xung Clock.
 Vấn đề cần thực hiện:
 Thiết kế mạch đếm song song 4 bit, dùng T-FF cho cả 2
trường hợp:
• Đếm đầy đủ
• Đếm không đầy đủ.

I. MỤC TIÊU VÀ THẾT KẾ ĐỒ ÁN
ĐƯỢC GIAO
1. Mục tiêu.

 Dự kiến kết quả đạt được:
• Đối với mạch đếm đầy đủ (4bit): Mạch sẽ đếm liên tục từ
0-15 và lặp đi lặp lại.
• Đối với mạch đếm khơng đầy đủ (4bit): Mạch sẽ đếm theo
dãy số đã chọn thiết kế và cứ lặp lại như vậy.

I. MỤC TIÊU VÀ THẾT KẾ ĐỒ ÁN
ĐƯỢC GIAO
2. Thiết kế:

 Thiết kế mạch logic đếm đầy đủ (0-15)
Giá trị
0

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Trạng thái hiện tại
Q3 Q2 Q1 Q0
0
0
0
0
0
0
0
1
0
0
1
0

0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0

1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1

Trạng thái kế tiếp
Q3+ Q2+ Q1+ Q0+
0
0
0
1
0

0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0

1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
0
0
0

Bảng sự thật

Các ngõ vào
T3
T2
T1
T0
0
0
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
0
0
1
0
0
1

1
0
0
0
1
1
1
1
1
0
0
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
0
0
1
0

0
1
1
0
0
0
1
1
1
1
1

 Kết quả thu được:
• T3 = Q2Q1Q0
• T2 = Q1Q0
• T1 = Q0
• T0 = VCC

I. MỤC TIÊU VÀ THẾT KẾ ĐỒ ÁN
ĐƯỢC GIAO
0

2. Thiết kế:

2

14

 Thiết kế mạch logic đếm không đầy đủ.

Giá trị
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Trạng thái hiện tại
Q3 Q2 Q1 Q0
0
0
0
0
0
0
0
1
0
0

1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1

1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1

Trạng thái kế tiếp
Q3+ Q2+ Q1+ Q0+
0
0
1

0
X
X
X
X
0
1
0
0
X
X
X
X
0
1
1
0
X
X
X
X
1
0
0
0
X
X
X
X
1

0
1
0
X
X
X
X
1
1
0
0
X
X
X
X
1
1
1
0
X
X
X
X
0
0
0
0
X
X
X

X

Bảng sự thật

T3
0
X
0
X
0
X
1
X
0
X
0
X
0
X
1
X

Các ngõ ra
T2
T1
0
1
X
X
1

1
X
X
0
1
X
X
1
1
X
X
0
1
X
X
1
1
X
X
0
1
X
X
1
1
X
X

12
T0

0
X
0
X
0
X
0
X
0
X
0
X
0
X
0
X

4

10

6
8

 Kết quả thu được:
• T3 = Q2Q1
• T2 = Q1
• T1 = VCC
• T0 = Q0 or GROUND

I. MỤC TIÊU VÀ THẾT KẾ ĐỒ ÁN
ĐƯỢC GIAO
2. Thiết kế:
 Lựa chọn linh kiện:

Mạch tạo xung
NE555

Led đỏ

74112

Điện trở 330Ω

IC 7411

…

IC 7408

II. THÍ NGHIỆM TRÊN MƠ PHỎNG
VÀ LẮP MẠCH THỰC TẾ
1. Mô phỏng trên phần mềm Multisim.

 Sơ đồ mạch đếm song song 4 bit.

Hình 1: Mạch đếm đầy đủ
dùng T-FF (0-15)

Hình 2: Mạch đếm khơng đầy đủ
dùng T-FF

II. THÍ NGHIỆM TRÊN MƠ PHỎNG
VÀ LẮP MẠCH THỰC TẾ
2. Mô phỏng mạch đếm đầy đủ trên phần mềm Multisim.

II. THÍ NGHIỆM TRÊN MƠ PHỎNG
VÀ LẮP MẠCH THỰC TẾ
3. Mô phỏng mạch đếm không đầy đủ.

II. THÍ NGHIỆM TRÊN MƠ PHỎNG
VÀ LẮP MẠCH THỰC TẾ
4. Tiến hành lắp mạch thực tế và ghi nhận kết quả
 Lắp mạch đếm đầy đủ 0-15.

II. THÍ NGHIỆM TRÊN MƠ PHỎNG
VÀ LẮP MẠCH THỰC TẾ
4. Tiến hành lắp mạch thực tế và ghi nhận kết quả
 Lắp mạch đếm không đầy đủ (mạch đếm chẵn)

II. THÍ NGHIỆM TRÊN MƠ PHỎNG
VÀ LẮP MẠCH THỰC TẾ
4. Tiến hành lắp mạch thực tế và ghi nhận kết quả

 Kết quả sau khi tiến hành lắp mạch thực tế:
 Đối với mạch đếm đầy đủ 0-15: Mạch sau khi chạy, hoạt
động đúng như dự kiến đã đặt ra ở phần mục tiêu, mạch
đếm liên tục từ 0 đến 15 và lặp lại.
 Đối với mạch đếm không đầy đủ (đếm số chẵn): Mạch đếm
đầy đủ các số chẵn: 0,2,4,6,8,10,12,14. Tuy nhiên mạch
đếm sai vị trí của hai số 4 và 12 ( 0,2,12,6,8,10,4,14).
=> Chưa đạt hết mục tiêu đề ra.

III. KẾT LUẬN
1. Cải tiến và khắc phục nhược điểm:

 Khắc phục nhược điểm:
 Khắc phục lỗi đếm không theo thứ tự của mạch (đối với
mạch đếm không đầy đủ).
 Điều chỉnh ổn định tần số, cũng như nguồn cấp để
mạch hoạt động hiệu quả.
 Cải tiến:
 Làm mạch in để giảm bớt dây nối, tăng tính thẩm mĩ.
 Làm mạch in gọn, nhẹ, dễ di chuyển.
 Sử dụng led 7 đoạn để hiển thị thay cho led thường.

IV. CÂU HỎI ĐƯỢC GIAO

1. Mạch đếm song song xung clock tác động cạnh lên hay cạnh xuống?
Mức tín hiệu ngõ ra tác động cao hay thấp? Khi thay đổi ngõ ra mạch
đếm có thay đổi hay khơng? giải thích. Nguyễn Nhật Linh

2. Cho biết mạch đếm song song với mạch nối tiếp khác nhau ở chỗ nào?
Xung clock trong mạch đếm song song có ảnh hưởng đến trạng thái
đếm hay không? Nguyễn Mạnh Hà
3. Nêu sự khác nhau giữa Flip flop T và Flip flop JK. Thiết kế mạch dùng
Flip flop JK cho 1 trường hợp đầy đủ? Trịnh Chí Bằng
4. Trạng thái khơng có nằm trong dãy đếm thì trỡ về vị trí nào? Thí
nghiệm lại vị trí không nằm trong dãy số đếm, thực hiện bằng mô
phỏng.
Trần Văn Khang

IV. CÂU HỎI ĐƯỢC GIAO
 Trả lời:

 Câu 1:
 Do mạch đếm song song xung CLK mắc chung với các
Flip Flop nên mức tác động của xung CLK không quan
trọng (cạnh lên hoặc cạnh xuống). Trong bài mơ phỏng
của nhóm thì xung CLK tác động cạnh lên.

Hình 2: Mơ phỏng mạch đếm song
song (0-15)

Xung CLK tác
động cạnh lên

IV. CÂU HỎI ĐƯỢC GIAO

 Câu 1:

 Mức tín hiệu của ngõ ra:
• Xung CLK tác động cạnh lên ,PRE và CLR tích cực
mức cao.

PRE
1
1
0
0
0

BẢNG CHÂN TRỊ
Ngõ vào
CLR
T
CLK
1
0
1
0
0

X
X
X
0
1

X
X

X
lên
lên

Ngõ ra
Q
Khơng
dùng
1
0
Khơng đổi
Đảo

IV. CÂU HỎI ĐƯỢC GIAO

 Câu 1:
 Khi thay đổi ngõ ra mạch đếm có thay đổi.
• Vì khi thay đổi ngõ ra mạch đếm khi đó các trạng kế
tiếp sẽ thay đổi theo dẫn đến mạch khi chạy kết quả
đếm sẽ thay đổi.

IV CÂU HỎI ĐƯỢC GIAO

 Câu 2:
 Mạch đếm song song với nối tiếp khác nhau ở chỗ:
• Mạch đếm song song các flip flop sử dụng chung nguồn
xung clock, đưa xung CLK đồng thời vào tất cả các flip
flop. Cịn xung clock của mạch đếm nối tiếp thì xung

được nối từ ngõ ra của flip flop này đến ngõ vào của
flip flop kia.
• Thiết kế mạch đếm song song có thể chọn thiết kế tùy ý,
ngẫu nhiên một chuỗi đếm bất kì hoặc thực hiện đếm
liên tục hay khơng liên tục, đầy đủ hay khơng đầy
đủ…Cịn mạch đếm nối tiếp chỉ thực hiện mạch đếm
liên tục kể cả đếm lên hay đếm xuống

IV. CÂU HỎI ĐƯỢC GIAO

 Câu 2:
 Xung clock trong mạch đếm song song khơng ảnh
hưởng đến trạng thái đếm.
• Vì khi thiết kế mạch đếm song song ta chỉ quan tâm đến
trạng thái hiện tại và trạng thái kế tiếp của mạch đếm
không cần quan tâm đến dạng xung Clock.

IV. CÂU HỎI ĐƯỢC GIAO

 Câu 3:
 Sự khác nhau giữa flip flop T và flip flop JK là:
• Flip flop T có 1 đầu vào dữ liệu (T) trong khi đó flip
flop JK có 2 đầu vào dữ liệu (J và K)
• Khi nối hai đầu J và K của FF-JK lại ta thu được FF-T
Bảng kích thích của T-FF
Q
Q+
T

0
0
0
0
1
1
1
0
1
1
1
0

Q
0
0
1
1

Bảng kích thích JK-FF
Q+
J
0
0
1
1
0
X
1
X

K
X
X
1
0

IV. CÂU HỎI ĐƯỢC GIAO

 Câu 3:
 Thiết kế trường hợp đầy đủ dùng FF- JK (0-15).
STT
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Q3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Trạng thái hiện tại
Q2
Q1
0
0
0
0
0
1
0
1
1

0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1

Q0
0
1
0
1
0

1
0
1
0
1
0
1
0
1
0
1

Q3+
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0

Trạng thái kế tiếp
Q2+
Q1+
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0
1

1
1
1
0
0

Q0+
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

 Kết quả thu được :
J3 = Q2Q1Q0
J2 = Q1Q0
K3 = Q2Q1Q0
K2 = Q1Q0

J3
0
0
0
0
0
0
0
1
X
X
X
X
X
X
X
X

K3
X
X
X
X
X
X
X
X
0
0
0

0
0
0
0
1

J2
0
0
0
1
X
X
X
X
0
0
0
1
X
X
X
X

J1 = Q0
K1 = Q0

Các ngõ ra
K2
J1

X
0
X
1
X
X
X
X
0
0
0
1
0
X
1
X
X
0
X
1
X
X
X
X
0
0
0
1
0
X

1
X

K1
X
X
0
1
X
X
0
1
X
X
0
1
X
X
0
1

J0
1
X
1
X
1
X
1
X

1
X
1
X
1
X
1
X

J0 = VCC
K0 = VCC

K0
X
1
X
1
X
1
X
1
X
1
X
1
X
1
X
1

IV. CÂU HỎI ĐƯỢC GIAO

 Câu 3:
• Sơ đồ mạch đếm đầy đủ dùng FF-JK trên Multisim.

Mạch đếm đầy đủ dùng FF-JK

IV. CÂU HỎI ĐƯỢC GIAO

 Câu 3:
• Mơ phỏng mạch đếm đầy đủ (0-15) trên Multisim.

IV. CÂU HỎI ĐƯỢC GIAO

 Câu 4:
 Trạng thái không nằm trong dãy đếm: sẽ trở về trạng
thái X ( đơng khe) và ta cũng có thể cho các trạng thái
khơng đếm đó vào ngỏ của các trạng thái được đếm.
(Do đây là mạch đếm đồng bộ).
 Thiết kế các trạng thái khơng đếm cho vào vị trí tùy ý:
• Những trạng thái không đếm cho ngẫu nhiên vào vị trí
0
12
14
2
1