xu ly tin hieu so fpga hoang trang dsp fpga ay1516 s1 quiz 02 solution cuuduongthancong com

ĐHQG – ĐHBK Tp HCM
Khoa ĐĐT – BMĐT
Môn học: XLTHS với FPGA – AY1415-S2
GVPT: Hồ Trung Mỹ
Đáp án của Kiểm tra 20’ tại lớp #02 (15/09/2015)
1) (7 đ) Xét DFG trong hình sau với thời gian cần cho mỗi phép toán tại mỗi nút là T:

co

ng

.c
om

a) Tốc độ mẫu cực đại có thể đạt được trong hệ thống này là bao nhiêu? (chú ý: tốc độ mẫu = 1/đường
tới hạn)
b) Đặt các thanh ghi tạo đường ống tại các tập cắt thuận thích hợp (feed-forward cutset) để cho tốc độ
mẫu của hệ xấp xỉ bằng 1/2T. Khi đó cần thêm bao nhiêu thanh ghi nữa?
BG.
a) Đường tới hạn là 5T ( qua các nút A  B  D  F  H )
Do đó tốc độ mẫu cực đại có thể đạt được trong hệ thống này là 1/5T

cu

u

du
on

g

th

an

b) Thực hiện tạo đường ống với các tập cắt thuận theo đường đứt nét trong hình sau:

Với hình mới ta có đường tới hạn (B  D, hoặc B  E , hoặc F  H ) là 2T.
Khi đó cần thêm 5 thanh ghi nữa (vì mỗi cạnh trong tập cắt thêm 1 và tổng cộng có 5 canh.
2) (3 đ) Xét bộ lọc FIR bậc 6:
y(n) = ax(n) + bx(n-4) + cx(n-6)
Viết các phương trình để có thể cài đặt xử lý song song với kích thước khối là 3.
BG.
y(3k) = ax(3k) + bx(3k – 4) + cx(3k – 6)
y(3k+1) = ax(3k+1) + bx(3k – 3) + cx(3k – 5)
y(3k+2) = ax(3k+2) + bx(3k – 2) + cx(3k – 4)

CuuDuongThanCong.com

/>