xu ly tin hieu so fpga hoang trang solution to dsp fpga hw 01 ay1112 s2 cuuduongthancong com

ĐHBK Tp HCM–Khoa ĐĐT
BMĐT
MH: Xử lý tín hiệu số với FPGA
GVPT: Hồ Trung Mỹ
Đáp án của Bài tập về nhà đợt 1 (24/02/2012)
(Ngày nộp bài: 02/03/2012)

du
o

ng

th

an

co

ng

.c
om

1) Xét 2 cài đặt (hiện thực) của 1 bộ lọc FIR có 8 rẽ nhánh (8-tap FIR filter) như sau:

cu

u

Giả sử rằng đường tới hạn của bộ nhân gấp 2 lần đường tới hạn của bộ cộng, nghĩa là TM = 2TA.
a) Hãy tìm đường tới hạn của hình (a) và (b).

b) Vẽ giản đồ chuyển vị của hình (a)
Bài giải.
a) Đường tới hạn của hình (a) và (b) là đường đứt nét trong các hình sau:

Đường tới hạn của (a) = TM + 7TA = 9TA

CuuDuongThanCong.com

/>

.c
om

Đường tới hạn của (b) = TM + 2TA = 4TA

ng

b) Giản đồ chuyển vị của hình (a)
Theo cách làm của biến đổi chuyển vị (đổi chiều các mũi tên và input thành output và ngược lại) !

u

du
o

ng

th

an

co

2) Cho trước giản đồ của 1 bộ lọc IIR sau (Giả sử TM = 2TA = 2 u.t.)

cu

a) Tính giới hạn lặp (iteration bound) của bộ lọc này.
b) Giá trị của đường tới hạn
Bài giải.
a) Theo hình vẽ ta có 2 vịng:
L1 {M2  A1  A3  M3  A4}: 4D  TL1 = (2+1+1+2+1)/4 = 1.75
L2 {M4  A3}: 4D  TL2 = (2+1)/4 = 0.75
Như vậy giới hạn lặp T = max(TL1, TL2) = 1.75
b) Theo a) ta có đường tới hạn tương ứng với L1{M2  A1  A3  M3  A4} :
TM + TA + TA + TM + TA = 2 + 1 + 1 + 2 + 1 = 7 u.t.

CuuDuongThanCong.com

/>