xu ly tin hieu so fpga hoang trang solution to dsp fpga hw 04 ay1112 s2 cuuduongthancong com
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (284.12 KB, 2 trang )
ĐHBK Tp HCM–Khoa ĐĐT–BMĐT
MH: Xử lý tín hiệu số với FPGA
GVPT: Hồ Trung Mỹ
Bài tập về nhà đợt 4 (13/04/2012)
(Ngày nộp bài: 20/04/2012)
.c
om
1) (3 đ) Cho trước DFG sau:
ng
th
an
co
ng
Hãy vẽ DFG được mở ra 2 lần (2-unfolded DFG) của DFG này.
Bài giải.
cu
u
du
o
2) (7 đ) (Ch5. Prob 7) Xét DFG trong hình 5.22 với thời gian tính tốn của nút là số trong dấu ngoặc kế nút đó.
Hãy tìm hệ số mở tối thiểu (minimum unfolding factor) để có được DFG tương đương có chu kỳ lặp là 5 u.t.
Khơng thực hiện pipeling và/hoặc retiming trên DFG này. Hãy tìm J tối thiểu sao cho đường tới hạn của DFG
được mở ra J lần (J-unfolded DFG) 8J. Hệ số mở tối thiểu có thể được tính theo giải thuật trong Problem 6
(Chapter 5).
Hình 5.22
CuuDuongThanCong.com
/>
an
co
ng
.c
om
Bài giải.
Tính đường dẫn tới hạn: A B E là 2 + 5 + 5 = 12 u.t. và gọi là T0crit.
Theo giải thuật cho trước trong vấn đề 6, ta có:
T0crit.= 2 + 5 + 5 = 12 và J1 = ceil(12/8) = 2
Áp dụng unfolding bậc 2, ta được
cu
u
du
o
ng
th
T1crit = 2+ 15 = 17 > J1 x 8
J2 = ceil (17/8) = 3
Áp dụng unfolding bậc 2, ta được
T2crit = 2+ 15 = 17 < J2 x 8
Như vậy hệ số unfolding tối thiểu để đạt được chu kỳ lặp 8 u.t. là J = 3.
CuuDuongThanCong.com
/>
