151 kts thi đề

Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Chữ ký giám thị

ĐỀ THI CUỐI KỲ - Ngày thi: 07/12/2015
MÔN: KỸ THUẬT SỐ - MSMH: EE1009

Điểm

Thời gian làm bài: 110 phút – KHÔNG sử dụng tài liệu
Làm bài ngay trên đề thi – Đề thi bao gồm 7 câu
Sinh viên trình bày cách làm đầy đủ
Họ và tên: ………………………………………….. MSSV: …………………….. Nhóm: ………..

(1) Beginning

(2) Developing









Câu 4 (2.0đ)









Câu 5 (2.0đ)









Câu 1 (2.0đ)

(3) Accomplished

(4) Exemplary

Câu 2 (1.0đ)
Câu 3 (1.0đ)

Câu 6 (1.0đ)
Câu 7 (1.0đ)
Tổng cộng (10đ)

Trang 1 / 7

Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 1: (2.0đ)
Thiế t kế ma ̣ch tổ hơ ̣p có 4 ngõ vào biể u diễn cho 1 số có dấ u dùng bù 2 là X (=X3X2X1X0), và 2 ngõ ra Y
và Z. Ngõ ra Y = 1 nế u X > +6 hoặc – 7 < X < – 4. Ngõ ra Z = 1 nếu X < –5 hoặc X > +3
a) Lâ ̣p bảng chân trị và rút gọn các biểu thức ở ngõ ra Y dưới dạng SOP (tổng các tích) và Z dưới dạng
POS (tích các tổng).
X3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

X2
0
0
0
0
1

1
1
1
0
0
0
0
1
1
1
1

X1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

X0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Y

Z

Bảng K của Y

b) Cài đặt Y chỉ sử dụng 1 bộ giải mã 3-8 và 1 cổng NAND

Trang 2 / 7

Bảng K của Z

Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 2: (1.0đ)

Thiết kế hàm F chỉ sử dụng 1 Mux 2-1 (không dùng thêm cổng logic)

0
Mux 2:1

1

S

Câu 3: (1.0đ)
Thiế t kế ma ̣ch tổ hơ ̣p tính biể u thức sau với X là số nhi ̣phân 2 bit (chỉ cho phép dùng 1 bộ cộng bán phần
HA):
4X3 – 17X2 + 19X + 1

Trang 3 / 7


Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 4: (2.0đ)
Cho sơ đồ thiết kế của hệ tuần tự với 1 ngõ vào X và 3
ngõ ra A, B, C như hình bên.
a) Xác định phương trình các ngõ vào Flipflop
𝑇𝐴 (𝐴, 𝐵, 𝐶, 𝑥) =
𝑇𝐵 (𝐴, 𝐵, 𝐶, 𝑥) =
𝑇𝐶 (𝐴, 𝐵, 𝐶, 𝑥) =
b) Lập bảng trạng thái cho hệ tuần tự đã cho

TT hiện
tại
ABC

TATBTc
x=0

x=1

Trạng thái kế tiếp
(A+B+C+)
x=0

x=1

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

c) Vẽ giản đồ trạng thái của hệ theo bảng trạng thái.

d) Cho biết ý nghĩa của mạch thiết kế.

Trang 4 / 7

Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử
Câu 5: (2.0đ) Cho hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z, có giản đồ trạng thái như hình vẽ
a) Giả sử hệ tuần tự có trạng thái bắt đầu là “00”, hoàn thành bảng chuyển
trạng thái và cho biết ngõ ra Z khi biết chuỗi ngõ vào X là:
01011011011110 (0.5đ)
Ngõ vào
Trạng thái
Ngõ ra

0
00

1

0

1

1

0

1

1

0

1

1

1

b) Thiết kế hệ tuần tự sử dụng D Flipflop (không vẽ sơ đồ thiết kế) (1đ)
Bảng trạng thái:

Phương trình ngõ vào D-FF và phương trình ngõ ra:

c) Thiết kế hệ tuần tự trên dùng D-FF và PLA (Vẽ sơ đồ thiết kế và bảng nạp PLA) (0.5đ)

Trang 5 / 7

1

0


Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Mơn Điện Tử
Câu 6: (1.0đ)
Hệ tuần tự Moore có 1 ngõ vào X và 1 ngõ ra Z. Khi chuỗi ngõ vào là 001 thì ngõ ra Z = 1 và giữ giá trị 1
cho đến khi chuỗi vào 001 xảy ra một lần nữa thì ngõ ra Z = 0. Ngõ ra Z giữ giá trị 0 cho đến khi 001 xảy ra
lần thứ 3 thì ngõ ra Z = 1, và cứ tiếp tục như trên. Thí dụ chuỗi vào:
chuỗi vào X = 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0
chuoãi ra Z = 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0
Tìm giản đồ trạng thái (hoặc bảng trạng thái) của hệ (ghi rõ ý nghĩa của từng trạng thái).
Tr. Thái Ý nghĩa
Trạng thái bắt đầu (reset)
S0

S1
S2

Trang 6 / 7


Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Mơn Điện Tử
Câu 7: (1.0đ)
Sử dụng D_FF có ngõ vào xung clock kích theo cạnh xuống, các ngõ vào Preset (Pr) và Clear (Cl) tích cực
mức thấp, thiết kế bộ đếm nối tiếp (bộ đếm bất đồng bộ) 3 bit Q2Q1Q0 (với Q2 là MSB) đếm xuống từ giá trị
4 và modulo của bộ đếm bằng 5.
a. Vẽ sơ đồ logic thực hiện bộ đếm trên. (0.5đ)

b. Vẽ giản giản đồ xung bộ đếm (tín hiệu ngõ ra Q0, Q1, Q2) và tín hiệu reset Z, giả sử ban đầu Q2Q1Q0 =
101 (0.5đ)

Trang 7 / 7