Tải bản đầy đủ (.pdf) (7 trang)

101 kts thi đề

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (219.03 KB, 7 trang )

Chữ ký giám thị

ĐỀ THI CUỐI KỲ - 31/8/2010

Điểm

MÔN: KỸ THUẬT SỐ
Thời gian làm bài: 120 phút
Sinh viên KHÔNG được sử sụng tài liệu.
Sinh viên làm bài ngay trên đề thi. Đề thi có 6 trang.
Họ và tên: ………………………………………….. MSSV: …………………….. Nhóm: ………..
Câu 1 (2,0 điểm)
Sử dụng các JK-FF có xung nhịp (clock) cạnh lên, hãy thiết kế mạch đếm song song có dãy đếm
Q2Q1Q0 như sau

011

000

110

100

001
010

111

1

101




Câu 2 (1,5 điểm)
Sử dụng các T-FF có xung nhịp (clock) cạnh lên và các ngõ Preset & Clear tích cực mức thấp, hãy
thiết kế mạch đếm nối tiếp có dãy đếm Q2Q1Q0 như sau

010

110

001

111
000

Câu 3 (1,0 điểm)
Hãy thiết lập bảng chuyển trạng thái của hệ tuần tự kiểu Mealy có 1 ngõ vào X và 1 ngõ ra Z. Ngõ
ra Z chỉ bằng 1 khi ngõ vào X nhận được chuỗi liên tục 1, 0, 1, 1. Ký hiệu các trạng thái của hệ là
S0, S1, S2, …

2


Câu 4 (1,5 điểm)

Q1

D
X


CK

CK

Q
D
Q
D

Q0

D
CK

Q
D
Q
D

Cho hệ tuần tự có một ngõ vào X như hình trên. Trạng thái của mạch là Q1Q0. Hãy lập bảng chuyển
trạng thái và vẽ giản đồ trạng thái của hệ.

3


Câu 5 (2,0 điểm)
Cho một hệ tuần tự có giản đồ trạng thái như hình vẽ sau. Hệ có 1 ngõ vào X và 1 ngõ ra Z. Hệ có 4
trạng thái A, B, C và D. Các trạng thái được gán như sau: A: Q1Q0 = 00, B: Q1Q0 = 10, C: Q1Q0 =
01 và D: Q1Q0 =11. Hãy thiết kế hệ bằng T-FF (có xung clock cạnh xuống) và PLA.


A

0/1

B
1/1
0/0

1/1

D
1/0

1/0
0/0

C
0/1

4


Họ và tên: ………………………………………….. MSSV: …………………….. Nhóm: ………..
Câu 6 (2,0 điểm)
Một mạch tổ hợp nhận vào một số BCD 4 bit (D3D2D1D0) và tạo ra 7 ngõ ra a,
b, c, d, e, f, g để điều khiển LED 7 đoạn hiển thị số tương ứng. Biết rằng, để
đoạn LED sáng thì ngõ điều khiển tương ứng là mức 1. Ví dụ, khi mạch tổ hợp
nhận vào D3D2D1D0 = 0001 thì sẽ tạo ra abcdefg = 0110000 (sáng số 1).
Hãy vẽ bảng chân trị mô tả hoạt động của mạch, và sau đó viết mã VHDL (sử
dụng phát biểu Process) để thực hiện mạch.


5


Câu 7 (1,0 điểm)
Một mạch dồn kênh (Multiplexer) 2 sang 1 có hai ngõ vào là D1, D0, một ngõ lựa chọn S và một
ngõ ra Y. Hãy viết mã VHDL (sử dụng phát biểu Process) để thực hiện mạch này.

Duyệt của bộ môn Điện tử
Chủ nhiệm bộ môn

Ngày 23/8/2010
Người ra đề

Hồ Trung Mỹ

Lê Chí Thơng

6


7



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

Tải bản đầy đủ ngay
×