Bai bao cao mon kts clc de tai mod 20 mod 50 reset mod20

lOMoARcPSD|34061773

Bài báo cáo môn KTS CLC đề tài Mod 20- Mod 50; Reset
Mod20
Kỹ thuật số (Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh)

Studocu is not sponsored or endorsed by any college or university
Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM
KHOA ĐÀO TẠO CHẤT LƯỢNG CAO
***

BÀI BÁO CÁO
MƠN KỸ THUẬT SỐ
NHĨM SINH VIÊN:

TP.HCM THÁNG 12/2021

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM
KHOA ĐIỆN-ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH
***

BÀI BÁO CÁO MÔN KỸ THUẬT SỐ

ĐỀ TÀI 20:
KHẢO SÁT DATASHEET IC 7490.
THIẾT KẾ MẠCH ĐẾM BCD 2 MOD (MOD 20
VÀ MOD 50 ) VÀ MẠCH TỰ ĐỘNG CHUYỂN
GIỮA 2 MOD ĐẾM. KHI RESET MẠCH ĐẾM
MOD 20

NHÓM SINH VIÊN:
GVHD: NGUYỄN TRƯỜNG DUY

TP.HCM THÁNG 12/2021

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

BẢNG PHÂN CÔNG NHIỆM VỤ

STT Nội dung
1
2
3

Phần mở đầu
Khảo sát về IC 7490
Mạch đếm không

đồng bộ mod m

4
5
6
7
8
9

Mạch tự động reset
Tính tốn thiết kế
Sơ đồ ngun lý
Ngun lý hoạt động
Sơ đồ mô phỏng
Kết quả và Kết luận

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

Mục lục
PHẦN 1. GIỚI THIỆU.........................................................................1
1.1. ĐẶT VẤN ĐỀ...........................................................................1
1.2. MỤC TIÊU................................................................................1
1.3. GIỚI HẠN.................................................................................1
PHẦN 2. NỘI DUNG...........................................................................2
2.1. GIỚI THIỆU LÝ THUYẾT LIÊN QUAN.................................2
2.1.1. Khảo sát IC 7490( DM7490A).............................................2
2.1.3. Mạch đếm không đồng bộ mod m........................................5

2.1.4. Mạch tự động reset...............................................................8
PHẦN 3. KẾT QUẢ VÀ KẾT LUẬN...............................................14
3.1. KẾT QUẢ ĐẠT ĐƯỢC...........................................................14
TÀI LIỆU THAM KHẢO..................................................................15

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

PHẦN 1. GIỚI THIỆU
1.1.

ĐẶT VẤN ĐỀ
Trong thực tế, nhu cầu đếm số tự động rất cần thiết. Ví dụ như máy điếm tiền,
đếm thời gian như đồng hồ, đèn giao thơng, đếm khoảng cách như đồng hồ tính
cước trên xe taxi, đếm người vào ra, đếm xe vào bãi đậu xe,… Trong tình hình
dịch bệnh vẫn cịn căng thẳng thì việc kiểm sốt số lượng là rất cần thiết. Vì
vậy nhóm em muốn thiết kế một mạch điếm 2 chế độ từ 0 đến 19 -MOD 20 và
từ 0 đến 49 – MOD 50 và tự động chuyển đổi qua lại và khi nhấn nút reset thì
sẽ về chế độ MOD 20.

1.2.

MỤC TIÊU
Khảo sát thông số kỹ thuật của IC 7490 . Từ đó thiết kế được mạch đếm BCD
MOD 20 đếm từ 0 đến 19 và MOD 50 đếm từ 0 đến 49 dùng IC 7490, mạch tự
động chuyển giữa 2 MOD đếm. Khi nhấn nút reset thì mạch điếm sẽ quay về số
0 của chế độ MOD 20.

1.3.

GIỚI HẠN
Bài báo cáo sử dụng IC 7490 để tạo mạch đếm BCD, điếm liên tục chứ không
đếm ngắt quãng.
Bài báo cáo này chỉ giới hạn ở mơ hình chưa được kiểm tra thực tế.

Page | 1

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

PHẦN 2. NỘI DUNG
2.1. GIỚI THIỆU LÝ THUYẾT LIÊN QUAN
2.1.1. Khảo sát IC 7490( DM7490A)
7490 là IC- dạng chân cắm(DIP)- đếm BCD 4 bit thơng dụng có 2 chân Reset
về 1 và 2 chân Clear về 0.
Chứa bốn flip-flops chính-phụ và bộ điều chỉnh bổ sung để cung cấp một bộ
đếm chia cho hai và một bộ đếm nhị phân ba giai đoạn mà độ dài chu kỳ đếm là chia
cho năm.

Hình 1. Kí hiệu khối và sơ đồ chân
Trong đó:
 A, B là ngõ vào
Q A , QB , QC , QD là các ngõ ra

R0 (1) , R0 (2) là các ngõ Reset


R9 (1) , R9 (2) là các ngõ Set


-

Nối ngõ vào Q A với ngõ vào B để đếm BCD

Page | 2

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

Hình 2. Sơ đồ mạch điện trong IC 7490
Trong đó
 H là mức logic cao ( mức logic 1)
 L là mức logic thấp ( mức logic 0)
 X là Don’t care

Khi chân R0(1) và R(2) ở mức logic 1 thì các ngõ ra sẽ lập tức trở về mức 0 bất chấp
tín hiệu các ngõ vào A,B. Khi R9(0) và R9(1) ở mức logic 1 các ngõ ra sẽ lập tức trở
về mức 1 bất chấp tín hiệu các ngõ vào A,B.

Hình 3. Bảng trạng thái
Có 2 chế độ đếm là điếm nhị phân và đếm BCD

Page | 3

Downloaded by Quý Hu?nh ()

lOMoARcPSD|34061773

Nguồn cung cấp (VCC) cho IC là 5V
Điện áp ngõ vào mức cao ( V IH ) nhỏ nhất là 2V
Điện áp ngõ vào mức cao ( V IL ) lớn nhất là 2V
Dòng điện ngõ ra mức cao ( V OH ) lớn nhất là -0.8mA
Dòng điện ngõ ra mức thấp ( V OL ) lớn nhất là 16Ma
Tần số cấp xung là cho ngõ A lớn nhất là 32MHz
Tần số cấp xung là cho ngõ A lớn nhất là 16MHz
Độ rộng xung của ngõ A nhỏ nhất là 15 ns
Độ rộng xung của ngõ B nhỏ nhất là 30 ns
Độ rộng xung của ngõ reset nhỏ nhất là 15 ns
Nhiệt độ tối đa là 70 ℃

Page | 4

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

2.1.3. Mạch đếm không đồng bộ mod m
2.1.3.1. Giới thiệu chung về bộ đếm.
2.1.3.1.1. Định nghĩa
- Bộ đếm là một dãy tuần hồn có một đầu vào đếm và một đầu ra, mạch có số trạng
thái trong bằng chính hệ số đếm (ký hiệu là Kđ). Dưới tác dụng của tín hiệu vào đếm
mạch sẽ chuyển từ trạng thái trong này tới một trạng thái trong khác theo một thứ tự
nhất định. Cứ sau Kđ tín hiệu vào đếm, mạch lại trở về trạng thái xuất phát ban đầu.

- Theo cách làm việc, bộ đếm được phân làm hai loại:
 Bộ đếm đồng bộ (song song): Là bộ đếm mà các FF dùng để mã hóa cho các
trạng thái trong của bộ đếm thay đổi trạng thái cùng một lúc khi có tín hiệu
vào đếm và sự chuyển trạng thái không qua các trạng thái trung gian. Đặc
điểm của bộ đếm này là tín hiệu xung nhịp Ck được đưa vào đồng thời tới các
FF.
FF1

FF2

CK

FFn

-----

 Bộ đếm không đồng bộ (nối tiếp): Là bộ đếm mà trong đó tồn tại ít nhất một
cặp chuyển trạng thái từ Si -> Sj mà trong đó các FF khơng thay đổi trạng thái
cùng một lúc.

CK

FF1

CK

FF2

CK

FFn

----Page | 5

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

2.1.3.1.2. Các bước thiết kế bộ đếm
- B1: Vẽ đồ hình trạng thái của bộ đếm:
Căn cứ vào yêu cầu của bộ đếm cần thiết kế như Kđ và một số u cầu khác để xây
dựng đồ hình mơ tả hoạt động của bộ đếm.
- B2: Xác định số FF của bộ đếm:
Mã hóa các trạng thái trong của bộ đếm theo mã đã cho. Trước tiên ta phải xác định
được n là số FF cần thiết kế để mã hóa cho Kđ trạng thái trong của bộ đếm. Sau đó mã
hóa các trạng thái trong của bộ đếm theo mã đã cho.
-

B3: Xác định các hàm kích và hàm ra của các FF

-

B4: Sơ đồ mạch thực hiện

Từ các phương trình đầu vào kích các FF và phương trình hàm ra, đưa ra sơ đồ mạch
thức hiện.
2.1.3.1.3. Các phần tử sử dụng trong bộ đếm.
* Phần tử nhớ FF JK:
PRE

J

Q
CK

K
CLR

Hình 2.1.3a Cấu trúc mạch của FF JK
Page | 6

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

+ JKFF có một đầu vào điều khiển Ck để thiết lập trạng thái đầu ra Q theo tín hiệu
đầu vào hai chân điều khiển là J và K.
+ Có hai tín hiệu đầu ra tương ứng là Q và Q´ ln có giá trị ngược nhau.
+ Có một chân Reset để cài đặt giá trị đầu ra Q về 0 khi có xung vào tích cực.
+ Có một chân vào thiết lập để thiết lập giá trị đầu ra Q lên 1 khi có tín hiệu vào tích
cực.
Một JKFF làm việc dựa trên ngun lý sau:
J

K

Q’

Trạng

thái

1

0

1

1

2

0

1

1

Q

Khơng đổi

1

Set

0

Reset

Q

Toggle

+ Phương trình trạng thái
Q

=

´
JQ

+ K

Qn

* Cổng NAND
+ Bảng trạng thái
Đầu vào

Đầu ra

A

B

0

0

1

0

1

1

1

0

1

1

1

0

Q= AB

Page | 7

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

2.1.3.2. Mạch đếm không đồng bộ mod m:

Với mạch đếm nhị phân vừa khảo sát thì giá trị đếm theo 2 n -với n là số bit của
mạch đếm, còn mạch đếm mod M là mạch đếm có M trạng thái và M là một giá trị bất
kỳ, nếu M = 2n thì trở thành mạch đếm nhị phân. Ví dụ mạch đếm mod 10 sẽ đếm 10
trạng thái từ 0 đến 9, mạch đếm mod 12 sẽ đếm 12 trạng thái từ 0 đến 11,...
Mạch đếm mod M chính là mạch đếm
nhị phân bỏ đi một số trạng thái thừa, ví dụ
mạch đếm mod 10 chính là mạch đếm nhị
phân 4 bit bỏ đi 6 trạng thái cuối. Vậy mạch
đếm mod M phải thỏa điều kiện M< 2 n - với n
là số bit của flip flop.

2.1.4. Mạch tự động reset
Là mạch tự thiết lập trạng thái ban đầu của
các FF khi vừa bắt đầu hoạt động (vừa cung
cấp nguồn)

 

Đặc điểm của mạch quá độ RC:

 Biểu thức điện áp trên tụ và R của mạch
Quá độ RC trên như sau :
t

Vc(t)=Vs(1- e τ ).u(t)
Page | 8

Downloaded by Quý Hu?nh ()

lOMoARcPSD|34061773

t

Vr(t)=Vs. e τ
t
τ
ir(t)= V r (t) = Vs . e .u(t)
R
R

với τ =RC ;
 Khi vừa đóng khóa k (t=0) thì dạng sóng trên tụ và R như hình bên và theo
biểu
thức sau:
Vr(t)=Vs ->> mức logic cao(H)
Vc(t)=0 ->> mức logic thấp(L)
 Sau thời gian t= 3 τ−5 τ thì:
Vc(t) ≈ Vs ->> mức logic cao(H)
Vr(t) ≈ 0 ->> mức logic thấp(L)
 Các dạng mạch tự động reset:

2.2 TÍNH TỐN THIẾT KẾ VÀ SƠ ĐỒ NGUYÊN LÝ
-

Mạch đếm BCD không đồng bộ Mod 20 đếm lên sử dụng IC7490 chứa FlipFlop JK có CK tác động cạnh xuống, Preset và Clear tác động mức cao
Do là mạch BCD Mod 20 mà mã BCD chỉ từ 0-9 nên cần 2 IC gồm 1 IC đếm
hàng đơn vị và 1 IC đếm hàng chục
Bảng trạng thái

Page | 9

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

T
P

BCD chục

BCD đơn vi

Q3(1) Q2(1) Q1(1) Q0(1) Q3(0) Q2(0) Q1(0) Q0(0)

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

2

0

0

0

0

0

0

1

0

3

0

0

0

0

0

0

1

1

4

0

0

0

0

0

1

0

0

5

0

0

0

0

0

1

0

1

6

0

0

0

0

0

1

1

0

7

0

0

0

0

0

1

1

1

8

0

0

0

0

1

0

0

0

9

0

0

0

0

1

0

0

1

10

0

0

0

1

0

0

0

0

11

0

0

0

1

0

0

0

1

12

0

0

0

1

0

0

1

0

13

0

0

0

1

0

0

1

1

14

0

0

0

1

0

1

0

0

15

0

0

0

1

0

1

0

1

16

0

0

0

1

0

1

1

0

17

0

0

0

1

0

1

1

1

18

0

0

0

1

1

0

0

0

19

0

0

0

1

1

0

0

1

20

0

0

1

0

0

0

0 0

Trạng thái
trung gian

Page | 10

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

Hàng đơn vị: Clr1 = Q1(1) ´.Q 3(1)
´ 2)
Hàng chục : Clr2 = Q1(

Nối chân CKB vào chân Q0 để đếm BCD
-

Mạch đếm BCD không đồng bộ Mod 50 đếm lên dùng IC 7490 chứa FlipFlop JK có CK tác động cạnh xuống, Preset và Clear tác động mức cao
Do là mạch BCD Mod 50 mà mã BCD chỉ từ 0-9 nên cần 2IC 7490 gồm 1 IC
đếm hàng đơn vị và 4 Flip-Flop đếm hàng chục
Bảng trạng thái
BCD chục

BCD đơn vi

Q2(0
TP Q3(1) Q2(1) Q1(1) Q0(1) Q3(0) )

Q1(0) Q0(0)

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

2

0

0

0

0

0

0

1

0

3

0

0

0

0

0

0

1

1

4

0

0

0

0

0

1

0

0
Page | 11

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

5

0

0

0

0

0

1

0

1

6

0

0

0

0

0

1

1

0

7

0

0

0

0

0

1

1

1

8

0

0

0

0

1

0

0

0

9

0

0

0

0

1

0

0

1

10

0

0

0

1

0

0

0

0

11

0

0

0

1

0

0

0

1

…

…

…

…

…

…

…

…

…

20

0

0

1

0

0

0

0

0

21

0

0

1

0

0

0

0

1

…

…

…

..

…

…

…

…

…

30

0

0

1

1

0

0

0

0

31

0

0

1

1

0

0

0

1

…

…

…

…

…

…

…

…

…

40

0

1

0

0

0

0

0

0

41

0

1

0

0

0

0

0

1

…

…

49
50

…
0

…
1

0

…
0

1

0

Q2(1)

Q0(1)

Clr

0

0

1

0

1

1

1

0

1

1

1

0

…
0
1

…
1
0

…
0
0

…
0
0

1
0

Trạng thái
trung gian

Page | 12

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

´ 3(1)
Hàng đơn vị: Clr1 = Q1(1).Q
´ 0 (1)
Hàng chục: Clr = Q2 (1).Q

Nối chân CKB vào chân Q0 để đếm BCD
-

Mạch tự động chuyển giữa 2 Mod đếm và mạch Reset mạch đếm về Mod 20

Để chuyển đổi giữa các mạch đế m ta dung Flip-Flop để ghi nhớ trạng thái sử dụng
Flip-Flop 7476
*Datasheet IC 7476

IC 7476 gồm 2 Flip-Flop độc lập có xung Ck tác động cạnh xuống, chân Preset và
Clr tác động mức thấp

Page | 13

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

Bảng trạng thái
Đếm kích
Q5
0

FF

Q20 PRE CLR Q

Out
Q(đảo)

AND
(U5)

AND
(U4)

OR
(U1)

FF'

Trạng thái

CLK Q' Q'(đảo)

0

0

1

1

0

1

0

0

0

0

0

1

Khơng đổi

0

1

1

1

0

1

0

1

1

1

1

0

Mod 20

0

1

1

1

1

0

0

0

0

0

1

0

20->50

1

0

1

1

1

0

1

0

1

1

0

1

Mod 50

1

0

1

1

0

1

0

0

0

0

0

1

Không
xuất hiện

x

x

1

0

x

x

x

x

x

x

0

1

Reset

Page | 14

Downloaded by Quý Hu?nh ()


lOMoARcPSD|34061773

2.3 NGUYÊN LÝ HOẠT ĐỘNG
Ban đầu trạng thái chân của Flip-Flop là Q = 0 và Q´ = 1. Cấp chuỗi xung vào chân
CKA của 7490 đếm hàng đơn vị (U1) thì mạch sẽ đếm từ 0 đến 9. Khi đến đến 9 thì
chân Q3 của U2 sẽ cấp một xung vào chân CKA của 7490 đếm hàng chục (U2) đếm
lên 1 đơn vị. Rồi U1 tiếp tục đếm từ 0 đến 9 rồi cấp 1 xung vào Q3 của U2 thì sẽ kết
hợp bằng cổng AND(U5) với trạng thái Q´ = 1 của Flip-Flop thành mức logic 1 và
U4 mức 0 qua cổng OR (cộng 2 tín hiệu) thành mức logic 1 thì mạch reset về 0 thành
mạch đếm Mod 20 và cấp một tín hiệu quay về chân CK của Flip-Flop làm đảo trạng
của Flip-Flop Q = 1 và Q´ = 0. IC 7490 đếm hàng đơn vị cứ tiếp tục đếm như thế,

nhưng khi chân Q3 của U1 cấp một xung vào chân CKA của U2 lần 2 thì nó sẽ đến
lên thành 2 chứ khơng reset. Đếm cho lần cấp xung vào chân CKA của U2 lần thứ 5
thì kết hợp chân Q0 và Q3 của U2 để đưa về cổng AND(U4) kết hợp với trạng thái Q
= 1 của Flip-Flop thành mức logic 1 va cộng với U5 mức logic 0 thành mức 1 cấp vào
chân reset, reset lại mạch thành đếm Mod 50 và cấp một tín hiệu vào chân Ck của
Flip-Flop làm Flip-Flop đổi lại trạng thái Q = 0 và Q´ = 1. Cứ luân phiên chuyển đổi
giữa hai chế độ.
Khi nhấn nút Reset cấp một xung vào chân Preset của Flip-Flop để đổi trạng thái Q=0
và Q´ = 1 và một tín hiệu qua cổng đảo thành mức logic 1 thì sẽ cấp một tín hiệu vào
chân reset qua cổng OR thành mức 1 thì cấp một xung vào chân Reset của mạch đếm
xóa các trạng thái hiện tại về 0

2.4 SƠ ĐỒ MÔ PHỎNG

Page | 15

Downloaded by Quý Hu?nh ()