[Điện Tử] Hệ Thống Đếm Cơ Số, Đại Số Boole phần 4 ppt

Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 40
a. Cọứng logic duỡng Diode
a
)
b
)
Hỗnh 3.20. Sồ õọử maỷch cọứng logic duỡng diode
a.Cọứng OR - b.Cọứng AND
y
x2
D2
D1x1
.
R
y
x2
R
x1
VCC
D1
D2
Xeùt sồ õọử maỷch õồn giaớn trón hỗnh 3.20.
Sồ õọử hỗnh a:
- x
1
= x
2
= 0 D
1
, D
2

từt V
y
=V
R
= 0 y = 0
- x
1
= 0, x
2
= 1 D
1
từt, D
2
dỏựn V
y
=V
R
= 5V y = 1
- x
1
= 1, x
2
= 0 D
1
dỏựn, D
2
từt V
y
=V
R

= 5V y = 1
- x
1
= x
2
=1 D
1
, D
2
dỏựn V
y
=V
R
= 5V y = 1
ỏy chờnh laỡ cọứng OR õổồỹc chóỳ taỷo trón cồ sồớ diode vaỡ õióỷn trồớ goỹi laỡ
hoỹ DRL (Diode Resistor Logic) hoỷc DL (Diode logic).
Sồ õọử hỗnh b:
- x
1
= x
2
= 0 D
1
, D
2
dỏựn V
y
=V
R
= 0 y = 0

- x
1
= 0, x
2
=1 D
1
dỏựn, D
2
từt V
y
=V
R
= 0 y = 0
- x
1
= 1, x
2
=0 D
1
từt, D
2
dỏựn V
y
=V
R
= 0 y = 0
- x
1
= x
2

=1 D
1
, D
2
từt V
y
=V
R
= 5
V
y = 1
ỏy chờnh laỡ cọứng AND õổồỹc chóỳ taỷo trón cồ sồớ diode vaỡ õióỷn trồớ goỹi
laỡ hoỹ DRL hoỷc DL.
b. Cọứng logic duỡng BJT
Cọứng NOT (hỗnh 3.21a)
- x = 0 BJT từt V
y
V
cc
= 5V y = 1
- x = 1 BJT dỏựn baợo hoỡa V
y
V
cc
0V y = 0
ỏy laỡ cọứng NOT hoỹ RTL (Resistor Transistor Logic).
Cọứng NOR (hỗnh 3.21b)
- x
1
= x

2
= 0 BJT từt
V
y
V
cc
= 5V y = 1
Chổồng 3. Caùc phỏửn tổớ logic cồ baớn Trang 41
- x
1
= 0, x
2
=1 BJT dỏựn baợo hoỡa.
x
Rc
y
Rb
R1
VCC
VCC
Q1
R2
x1
Q1
y
Rc
x2
a
)

V
y
V
cc
0V y = 0
- x
1
=1, x
2
= 0 BJT dỏựn baợo hoỡa
Vy Vcc 0V y = 0
- x
1
= x
2
=1 BJT dỏựn baợo hoỡa
V
y
Vcc 0V y = 0
ỏy chờnh laỡ cọứng NOR hoỹ RTL (Resistor
Transistor Logic).
b
)


x2
R1
Q1
R2
VCC

Q2
y
Rc
x1
Hỗnh 3.21.(a,b)
Hỗnh 3.21c. Cọứng NOR duỡng 2 BJT

Hoỹ DTR (Diode Transistor Resistor)
Trón hỗnh 3.22 laỡ sồ õọử maỷch cọứng NAND hoỹ DTR.
Giaới thờch hoaỷt õọỹng cuớa maỷch :
x2
R2
R1
VCC
Q
y
x1
R3
D2 D4
A
D3
D1
Hỗnh 3.22. Cọứng NAND hoỹ DTR

- Khi x
1
= x
2
= 0, caùc diode D
1

, D
2
phỏn cổỷc thuỏỷn D
1
, D
2
dỏựn
V
A
= 0,7V = V

/Diode (Diode ghim õióỷn aùp) maỡ õióửu kióỷn õóứ D
3
,
D
4
dỏựn laỡ:
V
A
2V


/D
+ V

/BJT
= 2.0,7V + 0,6V = 2V.
D
1
, D

2
dỏựn D
3
, D
4
, BJT từt ngoợ ra y = 1.
Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 42
- Khi x
1
= 0, x
2
= 1, D
1
dỏựn, D
2
từt V
A
= 0,7V = V

/Diode (Diode
ghim õióỷn aùp) D
3
, D
4
, BJT từt ngoợ ra y = 1.
- Khi x
1
= 1, x
2
= 0, D

1
từt, D
2
dỏựn V
A
= 0,7V = V

/Diode (Diode
ghim õióỷn aùp) D
3
, D
4
, BJT từt ngoợ ra y = 1.
- Khi x
1
= x
2
= 1, D
1
, D
2
từt V
A
V
cc
, (V
A
= V
cc
- V

R1
) D
3
, D
4

dỏựn, BJT dỏựn baợo hoỡa ngoợ ra y = 0.
Vỏỷy õỏy chờnh laỡ cọứng NAND hoỹ DTL.


Nhióỷm vuỷ cuớa linh kióỷn: Khi tờn hióỷu ngoaỡi cuớa tờn hióỷu nhióựu chọửng
chỏỷp lón nhau (khoaớng 0,6V), nóỳu chố coù mọỹt diode D
3
thỗ tờn hióỷu
nhióựu seợ dóự daỡng laỡm cho BJT dỏựn (V
A
= 0,7V =V

/D
3
, vaỡ tờn hióỷu
nhióựu 0,6V V/BJT), nhổng nóỳu mừc nọỳi tióỳp thóm D
4
thỗ maỷch coù
thóứ ngn tờn hióỷu chọửng chỏỷp lón õóỳn 1,2V. Nhổ vỏỷy D
3
, D
4
coù taùc
duỷng nỏng cao khaớ nng chọỳng nhióựu cuớa maỷch. Ngoaỡi ra, R

2
laỡm tng
tọỳc õọỹ chuyóứn õọứi traỷng thaùi cuớa BJT, vỗ luùc õỏửu khi BJT dỏựn seợ coù
doỡng õọứ qua R
2
taỷo mọỹt phỏn aùp cho tióỳp giaùp J
E
cuớa BJT õóự phỏn cổỷc
thuỏỷn laỡm cho BJT nhanh choùng dỏựn, vaỡ khi BJT từt thỗ lổồỹng õióỷn
tờch seợ xaợ qua R
2
nón BJT nhanh choùng từt.

Hoỹ TTL (Transistor - Transistor -Logic)
c
x2
.
x2
VCC
R3
x1
Q2
x1
x2
x1
R2
D Q1
Q1
R1
Hỗnh 3.23. Cọứng NAND hoỹ TTL

a. Sồ õọử maỷch, b.Transistor 2 tióỳp giaùp vaỡ sồ õọử tổồng õổồng
a
)
b
)

Transistor Q
1
õổồỹc sổớ duỷng gọửm 2 tióỳp giaùp BE
1
, BE
2
vaỡ mọỹt tióỳp
giaùp BC. Tióỳp giaùp BE
1
, BE
2
cuớa Q
1
thay thóỳ cho D
1
, D
2
vaỡ tióỳp giaùp
BC thay thóỳ cho D
3
trong sồ õọử maỷch cọứng NAND hoỹ DTR (hỗnh
3.22).

Chổồng 3. Caùc phỏửn tổớ logic cồ baớn Trang 43

Giaới thờch hoaỷt õọỹng:
- x
1
= x
2
= 0 caùc tióỳp giaùp BE
1
, BE
2
seợ õổồỹc mồớ laỡm cho õióỷn aùp cổỷc
nóửn cuớa BJT Q
1
: V
B
= V

= 0,6V. Maỡ õióửu kióỷn õóứ cho tióỳp giaùp
BC, D vaỡ BJT Q
1
dỏựn thỗ õióỷn thóỳ ồớ cổỷc nóửn cuớa BJT Q
1
phaới
bũng:
V
B
= V

/BC
+ V

/BE1
+V

/BE2
= 0,6 + 0,7 + 0,6 = 1,9V
ióửu õoù chổùng toớ khi caùc tióỳp giaùp BE
1
, BE
2
mồớ thỗ tióỳp giaùp BC,
diode D vaỡ BJT Q
2
từt y = 1.
- x
1
= 0, x
2
= 1 caùc tióỳp giaùp BE
1
mồớ, BE
2
từt thỗ tióỳp giaùp BC, diode
D vaỡ BJT Q
2
từt y = 1.
- x
1
= 1, x
2
= 0 caùc tióỳp giaùp BE

1
từt, BE
2
mồớ thỗ tióỳp giaùp BC, diode
D vaỡ BJT Q
2
từt y = 1.
- x
1
= x
2
= 1 caùc tióỳp giaùp BE
1
, BE
2
từt thỗ tióỳp giaùp BC, diode D
dỏựn vaỡ BJT Q
2
dỏựn baợo hoỡa y = 0
Vỏỷy, õỏy laỡ maỷch thổỷc hióỷn cọứng NAND hoỹ TTL

óứ nỏng cao khaớ nng taới cuớa cọứng, ngổồỡi ta thổồỡng mừc thóm ồớ ngoợ
ra mọỹt tỏửng khuóỳch õaỷi kióứu C-C nhổ sồ õọử maỷch trón hỗnh 3.24:
D
R
4
R
2
R
1

Q
1
Q
2
R
3

R
5
y
V
cc
Q
4
Q
3
x
2
x
1
Hỗnh 3.24.

óứ nỏng cao tỏửn sọỳ laỡm vióỷc cuớa cọứng, ngổồỡi ta cho caùc BJT laỡm
vióỷc ồớ chóỳ õọỹ khuóỳch õaỷi, õióửu õoù coù nghộa laỡ ngổồỡi ta khọỳng chóỳ õóứ
sao cho caùc tióỳp xuùc J
c
cuớa BJT bao giồỡ cuợng ồớ traỷng thaùi phỏn cổỷc
ngổồỹc.
Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 44
óứ thổỷc hióỷn õổồỹc õióửu õoù, ngổồỡi ta thổồỡng mừc song song vồùi tióỳp

giaùp J
c
cuớa BJT mọỹt diode Shottky. ỷc õióứm cuớa diode Shottky laỡ
tióỳp xuùc cuớa noù gọửm mọỹt chỏỳt baùn dỏựn vồùi mọỹt kim loaỷi, nón noù khọng
tờch luợy õióỷn tờch, do õoù BJT seợ chuyóựn õọứi traỷng thaùi nhanh hồn.
Ngổồỡi ta cuợng khọng duỡng diode Zener bồới vỗ tióỳp xuùc cuớa diode
Zener laỡ chỏỳt baùn dỏựn nón seợ tờch trổợ õióỷn tờch dổ.
Sồ õọử maỷch caới tióỳn trón seợ veợ tổồng õổồng nhổ sau (hỗnh 3.25):

D
R
4
R
2
Q
1
R
1
Q
2
R
3

R
5
y
V
cc
Q
3

Q
4
Hỗnh 3.25. Cọứng logic hoỹ TTL duỡng diode Shottky
x
2
x
1

Hoỹ ECL (Emitter Coupled Logic)

R4
x1
y2
Q2
Q4
R7
2
Q1
1
R1
Q3
y1
R6
1'
x2
R3
-VEE
3
VCC = 0V
R5R2

RE
Hỗnh 3.26. Cọứng logic hoỹ ECL (Emitter Coupled Logic)

Nhổồỹc õióứm cuớa hoỹ ECL: Ngoợ ra coù õióỷn thóỳ ỏm nón noù khọng tổồng
thờch vóử mổùc logic vồùi caùc hoỹ logic khaùc.

Giaới thờch hoaỷt õọỹng cuớa maỷch:
- Khi x
1
= x
2
= 0: Q
1
, Q
2
dỏựn nón õióỷn thóỳ taỷi cổỷc nóửn (2), (3) cuớa Q
3
,
Q
4
caỡng ỏm (do 1 vaỡ 1 ỏm) nón Q
3
, Q
4
từt y
1
= 1, y
2
= 1.
Chổồng 3. Caùc phỏửn tổớ logic cồ baớn Trang 45

- Khi x
1
= 0, x
2
=1: Q
1
dỏựn, Q
2
từt nón õióỷn thóỳ taỷi cổỷc nóửn (2) cuớa Q
3

dổồng, õióỷn thóỳ taỷi cổỷc nóửn (3) cuớa Q
4
caỡng ỏm nón Q
3
dỏựn, Q
4
từt
y
1
= 0, y
2
= 1.
- Khi x
1
=1, x
2
=0: Q
1
từt, Q

2
dỏựn nón õióỷn thóỳ taỷi cổỷc nóửn (2) cuớa Q
3

ỏm, õióỷn thóỳ taỷi cổỷc nóửn (3) cuớa Q
4
caỡng dổồng nón Q
3
dỏựn, Q
4
từt
y
1
= 1, y
2
= 0.
- Khi x
1
= x
2
=1: Q
1
, Q
2
từt nón õióỷn thóỳ taỷi cổỷc nóửn (2), (3) cuớa Q
3,
Q
4

caỡng dổồng nón Q

3
, Q
4
dỏựn y
1
= 0, y
2
= 0.

c.Cọứng logic duỡng MOSFET
MOSFET (Metal Oxyt Semiconductor Field Effect Transistor), coỡn
goỹi laỡ IGFET (Isolated Gate FET - Transistor trổồỡng coù cổỷc cọứng
caùch ly).
MOSFET coù hai loaỷi: Loaỷi coù kónh õỷt sụn vaỡ loaỷi coù kónh caớm ổùng.
Hỗnh 3.27. Kyù hióỷu caùc loaỷi MOSFET khaùc nhau
D
D
B
B
G
PMOS
N
MOS
G
S
S
a. MOSFET kónh õỷt sụn
B
D
G

S
PMOS
B
D
G
N
MOS
S
b. MOSFET kónh caớm ổùng

Duỡ laỡ MOSFET coù kónh õỷt sụn hay kónh caớm ổùng õóửu coù thóứ phỏn
chia laỡm hai loaỷi õoù laỡ: MOSFET kónh N goỹi laỡ NMOS vaỡ MOSFET
kónh P goỹi laỡ PMOS. ỷc õióứm cuớa 2 loaỷi naỡy khaùc nhau nhổ sau:
Bi ging K Thût Säú Trang 46
- PMOS: Tiãu thủ cäng sút tháúp, täúc âäü chuùn âäøi trảng thại
cháûm.
- NMOS: Tiãu thủ cäng sút låïn hån, täúc âäü chuùn âäøi trảng thại
nhanh hån.
Trãn hçnh 3.27 l k hiãûu ca cạc loải MOSFET khạc nhau.
Chụ : MOSFET kãnh âàût sàơn cọ thãø lm viãûc åí hai chãú âäü giu
kãnh v ngho kãnh trong khi MOSFET kãnh cm ỉïng chè lm viãûc åí
chãú âäü giu kãnh.

Dng NMOS kãnh cm ỉïng chãú tảo cạc cäøng logic
Xẹt cạc cäøng logic loải NMOS trãn hçnh 3.28.
Âiãưu kiãûn âãø cäøng NMOS dáùn: V
D
> V
S
, V

G
> V
B
Trong táút c hçnh v ta cọ :
Hçnh 3.28a (cäøng NOT)
Theo âiãưu kiãûn âãø cäøng NMOS dáùn: V
D
> V
S
, V
G
> V
B

V
cc
B
D
3
Q
3
S
3
B
D
2
Q
2
S
2

B
D
1
Q
1
S
1
y
x
2
x
1
B
V
cc
⎩
⎨
⎧
Ω=
Ω
=
K10R
K1R
Q,Q
7
)OF(DS
)ON(DS
32
⎩
⎨

⎧
Ω=
Ω
=
K10R
K200R
Q
7
)OF(DS
)ON(DS
1
D
Q
1
S
B
D
Q
2
S
B
D
Q
3
S
y
B
x
1
x

2
x
D
2
Q
2
S
2
B
V
DD
D
1
Q
1
S
1
y
a.Cäøng NO
T
c.Cäøng NAND
b.Cäøng NOR
Hçnh 3.28
Ta tháúy Q
1
cọ B näúi mass tha mn âiãưu kiãûn nãn Q
1
ln ln dáùn.
- Khi x=0: Q
1

dáùn Q
2
tàõt (vç V
G2
= V
B2
= 0 nãn khäng hçnh thnh
âiãûn trỉåìng giỉỵa G v B → khäng hụt âỉåüc cạc e
-
l hảt dáùn thiãøu
Chổồng 3. Caùc phỏửn tổớ logic cồ baớn Trang 47
sọỳ ồớ vuỡng õóỳ B khọng hỗnh thaỡnh õổồỹc kónh dỏựn). Luùc naỡy,
theo sồ õọử tổồng õổồng (hỗnh 3.29a) ta coù:

DD
DS(OFF)/Q2DS(ON)/Q1
DS(OFF)/Q2
y
V
RR
R
V
+
=

DD
7
7
V
K10200K

K10
+
=
V
y
V
DD
y = 1
- Khi x = 1 luùc õoù V
G/Q2
> V
B/Q2
hỗnh thaỡnh mọỹt õióỷn trổồỡng
hổồùng tổỡ G B, õióỷn trổồỡng naỡy huùt caùc õióỷn tổớ laỡ caùc haỷt dỏựn
thióứu sọỳ trong vuỡng õóỳ B di chuyóứn theo chióửu ngổồỹc laỷi vóử mỷt
õọỳi dióỷn, hỗnh thaỡnh kónh dỏựn taỷm thồỡi nọỳi lióửn giổợa G vaỡ B vaỡ coù
doỡng õióỷn i
D
õi tổỡ D qua Q
2
dỏựn. Nhổ vỏỷy Q
1
, Q
2
dỏựn ta coù sồ
õọử tổồng õổồng (hỗnh 3.29b). Theo sồ õọử naỡy ta coù:


Hỗnh 3.29a (x=0)
R

DS(OFF)/Q2
R
DS(ON)/Q1
y
V
DD
DD
DS(ON)/Q2DS(ON)/Q1
DS(ON)/Q2
y
V
RR
R
V
+
=

DD
V
1K200K
1K
+
=

V
y

200
1
V

DD
= 0,025V y = 0
Hỗnh 3.29b(x=1)
R
DS(ON)/Q2
R
DS(ON)/Q1
y
V
DD






Vỏỷy maỷch ồớ hỗnh 3.28a laỡ maỷch thổỷc hióỷn cọứng NOT.




Hỗnh 3.28c (cọứng NAND)
Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 48
- Khi x
1
= x
2
= 0 (hỗnh 3.30a): Q
1
luọn dỏựn, Q

2
vaỡ Q
3
õóửu từt luùc õoù
theo sồ õọử tổồng õổồng ta coù:
DD
DS(OFF)/Q3DS(OFF)/Q2DS(ON)/Q1
DS(OFF)/Q3DS(OFF)/Q2
y
V
RRR
R
R
V
++
+
=

DD
77
77
V
K10K10200K
K10K10
+
+
+
=
V
y

V
DD
y = 1.

Hỗnh 3.30a.
(x
1
=x
2
=0)
R
DS(OFF)/Q
R
DS(OFF)/Q2
R
DS(ON)/Q1
y
V
DD

Hỗnh 3.30b
R
DS(OFF)/Q
3
R
DS(ON)/Q2
R
DS(ON)/Q1
y
V
DD




- Khi x
1
= 1, x
2
=0 (hỗnh 3.30b): Q
1
, Q
2
dỏựn vaỡ Q
3

từt luùc õoù theo sồ õọử tổồng õổồng ta coù:
(x

1
=1, x
2
=0)
Chổồng 3. Caùc phỏửn tổớ logic cồ baớn Trang 49
DD
3Q/)OFF(DS2Q/)ON(DS1Q/)ON(DS
3Q/)OFF(DS2Q/)ON(DS
y
V
RRR
RR
V
++
+
=

DD
7
7
V
K
10
K
1
K
200
K10K1
++
+

=

V
y
V
DD
y = 1

- Khi x
1
= 0, x
2
=1: Q
1
, Q
3
dỏựn vaỡ Q
2
từt, giaới thờch
hoaỡn toaỡn tổồng tổỷ ta coù V
y
V
DD
y = 1
Hỗnh 3.30c
(x
1
=x
2
=1)

R
DS(ON)/Q
3
R
DS(ON)/Q2
R
DS(ON)/Q1
y
V
DD

- Khi x
1
=1, x
2
=1 (hỗnh 3.30c): Q
1
, Q
2
vaỡ Q
3
õóửu
dỏựn, luùc õoù theo sồ õọử tổồng õổồng ta coù:
DD
DS(ON)/Q3DS(ON)/Q2DS(ON)/Q1
DS(ON)/Q3DS(ON)/Q2
y
V
RRR
R

R
V
++
+
=


DD
V
1K1K200K
1KK1
++
+
=

V
y
0,05V y = 0.
Vỏỷy hỗnh 3.28c laỡ maỷch thổỷc hióỷn cọứng NAND.

Hỗnh 3.28b (cọứng NOR)
Ta lỏửn lổồỹt xeùt caùc trổồỡng hồỹp sau:
V
DD
y
R
DS(ON)/Q1
R
DS(OFF)/Q3
R

DS(OFF)/Q
2
Hỗnh 3.31a
(x
1
=x
2
=0)
V
DD
y
R
DS(ON)/Q1
R
DS(ON)/Q3
R
DS(OFF)/Q
2
Hỗnh 3.31a
(x
1
=0, x
2
=1)

- Khi x
1
= x
2
= 0 (hỗnh 3.31a) : Q

1
dỏựn, Q
2
vaỡ Q
3
õóửu từt, luùc õoù theo
sồ õọử tổồng õổồng ta coù:
DD
DS(OFF)/Q3DS(OFF)/Q2DS(ON)/Q1
DS(OFF)/Q3DS(OFF)/Q2
y
V
)])//(R[(RR
))//(R(
R
V
+
=

Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 50

DD
77
77
V
K)K//10(10200K
KK//1010
+
=
V

y
V
DD
y = 1

- Khi x
1
=0, x
2
=1 (hỗnh 3.31b): Q
1
vaỡ Q
3
dỏựn, Q
2
từt, ta coù:
DD
DS(ON)/Q3DS(OFF)/Q2DS(ON)/Q1
DS(ON)/Q3DS(OFF)/Q2
y
V
)])//(R[(RR
))//(
R
(
R
V
+
=

DD
7
7
V
K//1K)(10200K
K//1K10
+
=
V
y

201
1
V
DD
0,005V y = 0

- Khi x
1
=1, x
2
=0: Q
1
vaỡ Q
2
dỏựn, Q
3
từt, giaới thờch tổồng tổỷ ta coù:
V
y

201
1
V
DD
0,005V y = 0
- Khi x
1
=x
2
=1 (hỗnh 3.31c): Q
1
, Q
2
, Q
3
õóửu dỏựn, ta coù:

DD
DS(ON)/Q3DS(ON)/Q2DS(ON)/Q1
DS(ON)/Q3DS(ON)/Q2
y
V
)])//(R[(RR
))//(
R
(
R
V
+

=

DD
V
(1K//1K)200K
1K//1K
+
=

V
y

200
0,5
V
DD
y = 0.
Vỏỷy, sồ õọử maỷch trón hỗnh 3.28b chờnh laỡ maỷch thổỷc hióỷn cọứng NOR.
V
DD
y
R
DS(ON)/Q1
R
DS(ON)/Q2
R
DS(ON)/Q
3
Hỗnh 3.31c
(x

1
=x
2
=1)


Caùc cọứng logic hoỹ CMOS (Complementation MOS)
Chổồng 3. Caùc phỏửn tổớ logic cồ baớn Trang 51
ỏy laỡ loaỷi cọứng trong õoù caùc transistor õổồỹc sổớ duỷng thuọỹc loaỷi
MOSFET vaỡ luọn coù sổỷ kóỳt hồỹp giổợa PMOS vaỡ NMOS, vỗ vỏỷy maỡ
ngổồỡi ta goỹi laỡ CMOS. Nhồỡ cỏỳu truùc naỡy maỡ vi maỷch CMOS coù nhổợng
ổu õióứm sau:
- Cọng suỏỳt tióu thuỷ ồớ traỷng thaùi tộnh rỏỳt nhoớ.
- Tọỳc õọỹ chuyóứn õọứi traỷng thaùi cao.
- Khaớ nng chọỳng nhióựu tọỳt.
- Khaớ nng taới cao.
Trón hỗnh 3.32 laỡ caùc cọứng logic hoỹ CMOS, chuùng ta seợ lỏửn lổồỹt giaới
thờch hoaỷt õọỹng cuớa mọựi sồ õọử maỷch.
y
V
DD
B
D
Q
2
S
B
D
Q
3

S
B
x
2
D
3
Q
2
S
3
B
x
1
D
2
Q
1
S
2
b. Cọứng NAND
a. Cọứng NO
T
S
V
DD
B
x
D
Q
2

S
y
B
D
Q
1
Hỗnh 3.32. Caùc cọứng logic hoỹ CMOS
Hỗnh 3.32a (cọứng NOT)
ióửu kióỷn õóứ cọứng PMOS dỏựn : V
S
> V
D
, V
G
< V
B

ióửu kióỷn õóứ cọứng NMOS dỏựn : V
D
> V
S
, V
G
> V
B
- Khi x = 0 (hỗnh 3.33a): Q
1
dỏựn, Q
2
từt , theo sồ õọử tổồng õổồng ta

coù:
DD
DS(OFF)/Q2DS(ON)/Q1
DS(OFF)/Q2
y
V
RR
R
V
+
=
DD
7
7
V
K101K
K10
+
=
V
y
V
DD
y = 1
- Khi x =1 (hỗnh 3.33b) thỗ Q
1
từt, Q
2
dỏựn, ta coù:
Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 52

DD
2Q/)ON(DS1Q/)OFF(DS
2Q/)ON(DS
y
V
RR
R
V
+
=


DD
7
V
K10K1
K1
+
=
V
y

7
10
1
V
DD

vỗ rỏỳt nhoớ so vồùi õióỷn thóỳ baợo hoỡa cuớa CMOS ồớ mổùc logic 0 y = 0.
V

DD
y
R
DS(ON)/Q1
R
DS(OFF)/Q2
a) b)
R
DS(ON)/Q2
R
DS(OFF)/Q1
V
DD
y
Hỗnh 3.33.Sồ õọử tổồng õổồng: a.Khi x=0 b.Khi x=1
Vỏỷy maỷch ồớ hỗnh 3.32a laỡ maỷch thổỷc hióỷn cọứng NOT

Hỗnh 3.32b (cọứng NAND)
Sồ õọử tổồng õổồng cuớa maỷch cọứng NAND hoỹ CMOS õổồỹc cho trón
hỗnh 3.34.
- Khi x
1
=x
2
= 0: Q
4
, Q
3
dỏựn, Q
2

vaỡ Q
1
từt, ta coù:
DD
DS(ON)/Q3DS(ON)/Q4DS(OFF)/Q2DS(OFF)/Q1
DS(OFF)/Q1DS(OFF)/Q2
y
V
)])//(R[(RRR
))//(
R
(
R
V
++
=


DD
77
77
V
(1K//1K)KK//1010
KK//1010
+
= V
y
V
DD
y = 1

- Khi x
1
= 0, x
2
= 1: Q
2
Q
3
dỏựn, Q
1
Q
4
từt, ta coù :
DD
DS(OF)/Q4DS(ON)/Q3DS(OFF)/Q2DS(OFF)/Q1
DS(ON)/Q2DS(OFF)/Q1
y
V
)])//(R[(RRR
))//(
R
(
R
V
++
=

DD
77
7

V
K//1K)(101KK10
1KK10
++
+
= V
y
V
DD
y = 1
- Khi x
1
= 1, x
2
= 0 : Q
3
vaỡ Q
2
dỏựn, Q
1
, Q
4
từt: V
y
V
DD
y = 1
- Khi x
1
= x

2
= 1 : Q
2,
Q
1
dỏựn, Q
3
vaỡ Q
4
từt, ta coù:
Chổồng 3. Caùc phỏửn tổớ logic cồ baớn Trang 53
DD
DS(OFF)/Q3DS(OFF)/Q4DS(ON)/Q2DS(ON)/Q1
DS(ON)/Q2DS(ON)/Q1
y
V
)])//(R[(RRR
))//(
R
(
R
V
++
=

DD
77
V
K)K//10(101K1K
1K1K

++
+
=

V
y
0V y = 0 ỏy chờnh laỡ maỷch thổỷc hióỷn cọứng
NAND.
V
DD
y
R
DS/ Q1
R
DS/Q4
Hỗnh 3.34.
R
DS/ Q2
R
DS/Q
3

3.2.2.3. Phỏn loaỷi cọứng logic theo ngoợ ra
a. Ngoợ ra cọỹt chaỷm (Totem Pole Output)
Xeùt cọứng logic hoỹ TTL vồùi sồ õọử maỷch nhổ hỗnh 3.35.

y
x2
R2
Q4

x1
Q1
R5
D
R4
Q2
Q3
.
R3
VCC
R1
Hỗnh 3.35. Ngoợ ra cọỹt chaỷm
- Khi x
1
=x
2
=1: Tióỳp giaùp BE
1
, BE
2
cuớa Q
1
phỏn cổỷc ngổồỹc nón Q
1

từt. ióỷn thóỳ taỷi cổỷc nóửn cuớa Q
1
laỡm cho tióỳp giaùp BC/Q
1
mồớ, coù doỡng

Bi ging K Thût Säú Trang 54
âiãûn chy qua tiãúp giạp BC/Q
1
âäø vo cỉûc nãưn ca Q
2
, Q
2
âỉåüc phán
cỉûc thûn nãn dáùn bo ha. Do Q
2
dáùn bo ha dáùn tåïi Q
3
dáùn bo ha.
Khi Q
2
dáùn bo ha thç âiãûn thãú tải cỉûc C/Q
2
V
C/Q2
= V
B/Q4
= V
ces/Q2
+ V
bes/Q3
= 0,2 + 0,8 = 1V
M âiãưu kiãûn cáưn cho Q
4
dáùn l:
V

C/Q2
=V
B/Q4
= V
be/Q4
+ V
γ
/D
+ V
ces/Q3
= 0,6 + 0,8 + 0,2= 1,6V
Ta tháúy âiãưu kiãûn ny khäng tha mn khi Q2 dáùn bo ha, do âọ
khi Q
2
dáùn bo ha ⇒ Q
4
tàõt ⇒ càõt ngưn V
CC
ra khi mảch. Lục ny
ta nọi ràòng cäøng s hụt dng vo v dng tỉì ngoi qua ti âäø vo ng
ra ca cäøng âi qua Q
3
, ngỉåìi ta nọi Q
3
l nåi nháûn dng v dng âäø
vo Q
3
gi l dng ng ra mỉïc tháúp, k hiãûu I
OL
.

Vãư màût thiãút kãú mảch: ta tháúy ràòng dng ti I
t
cng chênh l dng
ng ra mỉïc tháúp I
OL
v l dng âäø tỉì ngoi vo qua Q
3
, dng ny phi
nàòm trong giåïi hản chëu âỉûng dng ca Q
3
âãø Q
3
khäng bë âạnh thng
thç mảch s lm viãûc bçnh thỉåìng.
Dng I
OL
thay âäøi ty thüc vo cäng nghãû chãú tảo:
+ TTL : dng ng ra mỉïc tháúp I
OL
låïn nháút 16mA.
+ TTL/LS : dng ng ra mỉïc tháúp I
OL
låïn nháút 8mA.
Âáy l nhỉỵng thäng säú ráút quan trng cáưn chụ trong quạ trçnh
thiãút kãú mảch säú h TTL âãø âm bo âäü an ton v äøn âënh ca mảch.
- Cạc trỉåìng håüp cn lải (x
1
= 0,x
2
=1; x

1
=1,x
2
=0; x
1
=x
2
=0): Lục
ny Q
2
v
ì
Q
3
tàõt cn Q
4
dáùn ⇒ y = 1. Ta nọi cäøng cáúp dng ra, dng
ny âäø tỉì ngưn qua Q
4
v diode D xúng cung cáúp cho ti, ngỉåìi ta
gi l
dng ng ra mỉïc cao, k hiãûu I
OH
.
Âiãûn ạp ng ra V
Y
âỉåüc tênh phủ thüc vo dng ti I
OH
:
V

Y
= V
logic1
= V
cc
- I
OH
R
5
- V
ces/ Q4
- V
γ
/D

Thäng thỉåìng V
logic1 max
= (3,4V → 3,6V )
I
OH
cng chênh l dng qua ti It, nãúu I
OH
cng tàng thç V
logic1
cng
gim v ngỉåüc lải. Song V
logic1
chè âỉåüc phẹp gim âãún mäüt giạ trë cho
phẹp
V

logic1 min
= 2,2V
Vãư màût thiãút kãú mảch: ta chn V
logic1 min
= 2,4V âãø bo âm cäøng
cáúp dng ra khi åí mỉïc logic 1 khäng âỉåüc nh hån V
logic1 min
v âm
Chỉång 3. Cạc pháưn tỉí logic cå bn Trang 55
bo cäøng hụt dng vo khi åí mỉïc logic 0 thç dng ti åí mỉïc logic 0
khäng âỉåüc låïn hån dng I
OL
.

Nhỉåüc âiãøm ca ng ra cäüt chảm: Khäng cho phẹp näúi chung cạc
ng ra lải våïi nhau cọ thãø lm hng cäøng.

b. Ng ra cỉûc thu âãø håí (Open Collector Output)
Vãư phỉång diãûn cáúu tảo gáưn giäúng
våïi ng ra cäüt chảm nhỉng khạc våïi ng
ra cäüt chảm l khäng cọ Q
4
, diode D, R
5

v lục ny cỉûc thu (cỉûc C) ca Q
3
âãø håí.
Q1
x1

R3
y
x2
R4
Q3
R1
VCC
VCC'
Q2
R
R2
.
Hçnh 3.36. Ng ra cỉûc thu âãø h
å
í
Do âọ âãø cäøng lm viãûc trong thỉûc tãú
ta näúi ng ra ca cäøng (cỉûc C ca Q
3
)
lãn ngưn V
/
CC
bàòng pháưn tỉí thủ âäüng R.
Ngưn V
/
CC
cọ thãø cng giạ trë våïi V
CC

hồûc khạc ty thüc vo thiãút kãú.

Chụng ta láưn lỉåüt phán têch cạc trỉåìng håüp hoảt âäüng ca mảch:
- Khi x
1
=x
2
=1: Tiãúp giạp BE
1
, BE
2
phán cỉûc ngỉåüc, âiãûn thãú tải
cỉûc nãưn ca Q
1
lm cho tiãúp giạp BC/Q
1
måí nãn Q
2
dáùn bo
ha, Q
2
dáùn bo ha kẹo theo Q
3
dáùn bo ha ⇒ y =0, do âọ
âiãûn ạp tải ng ra y:
V
Y
= V
logic0
=V
C/Q3
= V

ces/Q3
= 0,2V ≈ 0V
Lục ny cäøng s hụt dng vo v Q
3
l nåi nháûn dng, ta gi l
dng ng ra mỉïc tháúp I
OL
.
- Cạc trỉåìng håüp cn lải (x
1
=0,x
2
=1; x
1
=1,x
2
=0; x
1
=x
2
=0): Cọ êt
nháút mäüt tiãúp giạp BE/Q
1
måí, ghim âiãûn thãú tải cỉûc nãưn Q
1
lm
cho tiãúp giạp BC/Q
1
, Q
2

, Q
3
âãưu tàõt, lục ny cäøng cáúp dng ra âäø
tỉì ngưn V’
CC
qua âiãûn tråí R cáúp cho ti åí mảch ngoi ⇒ y=1,
ngỉåìi ta gi l
dng ng ra mỉïc cao I
OH
.
Ta cọ:
V
Y
= V
logic1
= V
/
cc- I
OH
R

Bi ging K Thût Säú Trang 56
Ỉu âiãøm ca ng ra cọ cỉûc thu âãø håí:
Hçnh 3.37
x
2
x
1
V
cc

R

y
- Cho phẹp näúi chung cạc ng ra lải våïi
nhau.
- Trong mäüt vi trỉåìng håüp khi näúi chung
cạc ng ra lải våïi nhau cọ thãø tảo thnh cäøng
logic khạc.
Vê dủ: Mảch åí hçnh 3.37 sỉí dủng cạc cäøng NOT cọ ng ra cỉûc thu
âãø håí, khi näúi chung cạc ng ra lải våïi nhau cọ thãø tảo thnh cäøng
NOR.

c. Ng ra ba trảng thại (Three States Output)
Vãư màût cáúu trục v cáúu tảo hon ton giäúng ng ra cäüt chảm, tuy
nhiãn cọ thãm ng vo thỉï 3 cho phẹp mảch hoảt âäüng kê hiãûu l E
(Enable).
- E=1: diode D
1
tàõt, mảch lm viãûc hon ton giäúng cäøng NAND
ng ra cäüt chảm. Lục âọ mảch täưn tải mäüt trảng thại y = 0 hồûc y = 1
ty thüc vo cạc trảng thại logic ca 2 ng vo x
1
, x
2
.
- E=0: diode tiãúp giạp BE
3
måí, ghim ạp trãn cỉûc nãưn ca Q
1
lm

cho tiãúp giạp BC/Q
1
tàõt v Q
2
, Q
3
cng tàõt. Lục ny diode D
1
dáùn ghim
âiãûn thãú åí cỉûc C ca Q
2
:
V
C / Q2
= V
B/ Q4
= Vγ/
D1
= 0,7V ⇒ Q
4
tàõt.

Nãn cäøng khäng cáúp dng ra v
cng khäng hụt dng vo. Lục ny,
ng ra y chè näúi våïi cäøng vãư phỉång
diãûn váût l nhỉng lải cạch ly vãư
phỉång diãûn âiãûn, tỉång âỉång våïi
trảng thại tråí khạng cao. Chênh vç váûy
m ngỉåìi ta gi l trảng thại thỉï ba l
trảng thại täøng tråí cao.

x1 D2
R5
Q1
Q2
Q4
Q3
R2
.
y
R3
x2
VCC
R4
R1
E
D1
Hçnh 3.38. Ng ra 3 trảng thại
Chổồng 3. Caùc phỏửn tổớ logic cồ baớn Trang 57

x
2
y
E



==
==
cao
ZyE

xxyE
0
1
21




==
==
21
0
1
xxyE
ZyE
cao

E
x
2
y
x
1
a) b)
x
1
Hỗnh 3.39. Cọứng NAND 3 traỷng thaùi vồùi ngoợ vaỡo E
a. E taùc õọỹng mổùc cao - b. E taùc õọỹng mổùc thỏỳp
ặẽng duỷng:
- Sổớ duỷng ngoợ ra ba traỷng thaùi õóứ chóỳ taỷo ra cọứng õóỷm 2 chióửu.

- Chóỳ taỷo caùc chờp nhồù cuớa bọỹ vi xổớ lyù.

Giaới thờch sồ õọử maỷch hỗnh 3.40:
+ E=1: Cọứng õóỷm 1 vaỡ 3 mồớ, 2 vaỡ 4 treo lón tọứng trồớ cao dổợợ lióỷu
õi tổỡ AC, BD. Vỏỷy dổợ lióỷu xuỏỳt ra.

+ E=0: Cọứng õóỷm 2 vaỡ 4 mồớ, 1 vaỡ 3 treo lón tọứng trồớ cao dổợ lióỷu
õi tổỡ CA, DB. Vỏỷy dổợ lióỷu nhỏỷp vaỡo.


1
3
4
2
Hỗnh 3.40. ặẽng duỷng cuớa ngoợ ra 3 traỷng thaùi
E
D
C
B
A