kiến trúc máy tính Vũ Đức Lung phần 6 pptx

Chương IV: Mạch Logic số


143




A

B

Sum

Carry

0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

B
Carry
A
Sum
2
AND2
1
XOR

Hình 4.16. Bộ nửa cộng

Bộ nứa cộng này chỉ cho phép ta tính tổng bit cực phải của
hai từ ñầu vào nhiều bit, nhưng không thực hiện ñược cho vị trí bít
ở giữa từ vì nó không xử lý số mang từ bên phải sang vị trí này,
hay nói cách khác không cộng với số nhớ trong phép cong thông
thường. Như vậy bộ nửa cộng này không thể áp dụng ñể thiết kế
một bộ cộng cho 2 số có nhiều bit, thay vào ñó, phải càn tới bộ
cộng ñầy ñủ (full adderl).
b) Bộ cộng ñầy ñủ(Full Adder)
Bảng chân trị và mạch cho bộ cộng 1 bit ñầy ñủ trong hình
4.17. Bộ cộng ñầy ñủ ñược cấu thành từ hai bộ nửa cộng. ðầu ra
Sum
là 1 nếu số lẻ A, B, và
Carry in
bằng 1 .
Carry out
bằng 1
khi cả A và B ñều bằng 1(ñầu vào trái của cổng OR) hoặc ñúng
một trong số chúng bằng 1 và bit Carry in cũng bằng 1 .
Giả sử ñế tạo bộ cộng cho hai từ A và B, mỗi từ 16 bịt, chỉ
việc sao chép mạch trong hình 4.12 ñúng 16 lần. Số nhớ từ bít ñược
dùng làm số nhớ vào bit bên trái. Số nhớ vào bịt cực trái ñược nối
vào 0. Loại bộ cộng này ñược gọi là bộ cộng số nhớ
ripple (ripple
carry adder)
. Vì trong trường hợp xấu nhất, cộng 1 vào 1 1 1 1 1
1 (nhị phân), số nhớ ripple từ bit cực phải sang bit cực trái thì mới
cộng xong ñược. Do ñó trong các trường hợp như vậy thì bộ cộng
này sẽ rất chậm và không hiệu quả. Cũng có bộ cộng không có sự
Chương IV: Mạch Logic số

144

trễ này, và do ñó nhanh hơn. Sơ ñồ bộ cộng ñầy ñủ cho n bit như
hình 4.18.



Hình 4.17. Bộ cộng ñầy ñủ



4.3.5. Mạch giải mã và mã hóa
 Khái niệm :
Mạch mã hoá
(ENCODER
) là mạch có nhiệm vụ biến ñổi
những ký hiệu quen thuộc với con người sang những ký hiệu không
quen thuộc con người. Mạch giải mã (
DECODER
) là mạch làm
Full
Adder

Full
Adder

Full
Adder

Carry
in
0
= 0

Carry
in
1
Carry
out
0
Carry
out
1
Carry
in
n-1
S
0
S
1
S
n-1
B
0
A
0
B
1

A
1
B
n-1
A
n-1








S
n
Hinh 4.18. Bộ cộng n bit
Chương IV: Mạch Logic số


145

nhiệm vụ ngược lại mạch mã hóa, biến ñổi những ký hiệu không
quen thuộc với con người sang những ký hiệu quen thuộc với con
người.
a) Mạch mã hoá (Encoder)
Xét mạch mã hóa nhị phân từ 8 sang 3 (8 ngõ vào và 3 ngõ
ra). Sơ ñồ khối của mạch ñược cho trên hình 4.19.

Trong ñó :

- x
0
, x
1
, …, x
7
là các ngõ vào tín hiệu.
- A
0
, A
1
, A
2
là các ngõ ra.
Mạch mã hóa nhị phân 8

3 thực hiện biến ñổi tín hiệu ngõ
vào thành một từ mã nhị phân tương ứng ở ngõ ra, cụ thể như sau:
0

000 2

100 4

100 6

110
1

001 3


011 5

101 7

111
Chọn mức tác ñộng (tích cực) ở ngõ vào là mức logic 1 , ta
có bảng trạng thái mô tả hoạt ñộng của mạch như sau:

x
7
x
6
x
5
x
4
x
3
x
2
x
1
x
0
A
2
A
1
A

0
0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1

ENCODER
8

3
x
0
x
1
x
7
A
0
A
1
A
2
Hình 4.19. Sơ ñồ khối Encoder 8

3
Chương IV: Mạch Logic số

146

Giải thích bảng trạng thái: Khi một ngõ vào ở trạng thái cao
(mức logic 1) và các ngõ vào còn lại thấp (mức logic 0) thì ngõ ra
xuất hiện từ mã tương ứng. Ngõ vào nào ở trạng thái cao thì tương
ứng với con số ñó ở hệ thập phân, ví dụ ngõ vào 4 ở trạng thái cao
sẽ tương ứng với số 4 ñược ñưa vào ngõ nhập. Cụ thể là: khi ngõ
vào x
0
=1 và các ngõ vào còn lại bằng 0 thì từ mã ở ngõ ra là 000,
khi ngõ vào x
1
=1 và các ngõ vào còn lại bằng 0 thì từ mã nhị phân
ở ngõ ra là 001,…

Phương trình logic tối giản:
A
0
= x
1
+ x
3
+ x
5
+ x
7
A
1

= x
2
+ x
3
+ x
6
+ x
7
A
2
= x
4
+ x
5
+ x
6
+ x
7
Sơ

ñồ mạch của ENCODER 8

3 như hình 4.20.

x
1
x
2
x
3

x
4
x
5
x
6
x
7


A
2



A
1



A
0



Hình 4.20. ENCODER 8

3

Tương tự ta dễ dàng có thể thiết kế mạch mã hóa thập phân,

dùng mã hóa các số từ 0 ñến 9 sang hệ nhị phân. Trong trường hợp
này ta cần có 4 ñầu ra ñể mã hóa ñược số 8(1000) và 9(1001).


Chương IV: Mạch Logic số


147

b) Mạch giải mã (Decoder)
Ngược với mạch mã hóa, mạch giải mã là mạch tổ hợp ñổi
thông tin nhị phân với n ngõ nhập thành 2
n
ngõ xuất. Nếu ngõ nhập
có một số tổ hợp không dùng thì số ngõ ra có thể ít hơn 2
n
. Khi ñó
mạch giải mã gọi là mạch giải mã n-m, với
n
m 2≤ .

ðể ñơn giản ta xét mạch giải mã 2-4 với sơ ñồ khối và
bảng chân trị mạch giải mã nhị phân 2

4 như hình 4.21.


Hình 4.21. Decoder 2

4

Từ bảng chân trị ta có phương trình logic tối giản cho mạch:
ABy
BAy
BAy
BAy
=
=
=
=
3
2
1
0

Sơ ñồ mạch của DECODER 2

4 như hình 4.22.
Mạch giải mã ñược ñóng gói thành các vi mạch và ñược
bán ra trên thị trường thường có dạng 4-16,3-8 và 2-4 kép (tức hai
bộ giải mã ñược ñóng chung vào trong một vi mạch ñơn).Ngoài ra
còn phổ biến bộ giải mã 4-10 dùng giải mã số nhị phân sang hệ
thập phân. Ngoài các ngõ nhập và xuất dữ liệu thường còn có một
ngõ ñiều khiển hoạt ñộng của mạch. Ngõ này thường ký hiệu là E,
khi E = 1, cho phép mạch hoạt ñộng và khi E = 0 thì không cho
phép mạch hoạt ñộng.
Chương IV: Mạch Logic số


148

U1
AND2
1
2
3
U2
AND2
1
2
3
U3
AND2
1
2
3
U4
AND2
1
2
3
U5
INV
U6
INV
AB
y0
y1
y2
y3

Hình 4.22. Sơ ñồ mạch Decoder 2

4

Mạch giải mã với cổng NAND
Một số mạch giải mã ñược tạo từ cổng NAND thay vì cổng
AND. Nó tạo ra ngõ xuất theo dạng ñảo lại. Hình 4.23 là mạch giải
mã 2

4 với cổng NAND với một ñường vào ñiều khiển E. Tương
ứng với nó là Bảng chân trị sau:
1
1
1
1
1
1
1
1
x
x
x
x
1
1
0
0
1
1

1
1
1
1
1
1
1
1
0
0
1
1
0
0
1
1
1
1
0
0
1
1
0
0
1
1
1
1
0
0

1
1
1
1
0
0
0
0
1
1
1
1
1
1
0
0
0
0
0
0
0
0
D3
D3
D2
D2
D1
D1
D0
D0

A0
A0
A1
A1
E
E
1
1
1
1
1
1
1
1
x
x
x
x
1
1
0
0
1
1
1
1
1
1
1
1

1
1
0
0
1
1
0
0
1
1
1
1
0
0
1
1
0
0
1
1
1
1
0
0
1
1
1
1
0
0

0
0
1
1
1
1
1
1
0
0
0
0
0
0
0
0
D3
D3
D2
D2
D1
D1
D0
D0
A0
A0
A1
A1
E
E

Chương IV: Mạch Logic số


149



Hình 4.23. Mạch giải mã với cổng NAND
Mạch này họat ñộng khi tín hiệu ñiều khiển E = 0 và ngõ ra
sẽ có giá trị 0 tương ứng với số nhị phân ở các ngõ vào. Khi E = 1
thì không cho phép mạch hoạt ñộng tức là không phụ thuộc vào các
giá trị ñầu vào, ñầu ra luôn bằng 1.
Các mạch giải mã ngoài thị trường thường ñược ñóng gói
và có ký hiệu như hình 4.24. ðó là một mạch giả mã 2

4 dùng
cổng AND và với một ñường ñiều khiển E cho phép mạch hoạt
ñộng khi E =1 và không hoạt ñộng khi E = 0.

U4
INV
U4
INV
U4
INV
U10
NAND3
U11
NAND3

U12
NAND3
U13
NAND3
A0
A1
E
D0
D1
D2
D3
Chương IV: Mạch Logic số


150


Mở rộng mạch giải mã
Trong một số trường hợp cần mạch giải mã với một kính cỡ
lớn mà ta lại chỉ có mạch với kích thước nhỏ hơn thì ta có thể ghép
hai hoặc nhiều hơn các mạch ñang có ñể tạo một mạch mã hóa lớn
hơn. Ví dụ ta có thể tạo mạch giải mã 3

8 từ hai mạch giải mã
2

4 (hình 4.25). Trong trường hợp này ta ñã tận dụng ngõ vào
ñiều khiển E ñể làm ngõ nhập thứ 3.

DECODER

2x4

2
0

2
1

E
D
0
D
1
D
2
D
3
Hình 4.24. Ký hiệu Decoder 2

4
2x4

decode
2
0

2
1

E

2x4

de
code
2
0

2
1

E

A
0

A
1

A
2

D
0

D
1

D
2
D
3

D
4

D
5

D
6
D
7

Hình 4.25. Mạch giải mã 3

8
Chương IV: Mạch Logic số


151


CÂU HỎI VÀ BÀI TẬP CHƯƠNG IV


1. Lập bảng chân trị và vẽ sơ ñồ mạch cho hàm 4 biến sau:
a) x = AB+A(C+D)

b) y = (A+BC)(D+AB)
c) z =
)( DACBA ++


2. Rút gọn các hàm sau dùng các ñịnh lý của Boolean algebra
a) x =
BCDAACD +

b) y = AB + A(
DCCD +
)
c) z =
))((
DCBADACB ++


3. Dùng ñịnh lý De Morgan, rút gọn biểu thức sau cho ñến khi chỉ
còn biến ñơn ñảo (một gạch trên)
z =
)).(( DBCA ++

4. Một nhà luận lý học lái xe vào một tiệm bán ñồ ăn, ngồi trong xe
ông nói: “Làm ơn cho tôi một bánh Hambuger
hoặc
xúc xích
và

khoai tây chiên”. Tiếc rằng người bán hàng còn chưa học hết lớp 6
và không biết (và không muốn biết) trong hai từ logic “hoặc” và

“và” thì từ nào ñược ưu tiên. Anh ta cho rằng trong trường hợp này
diễn giải thế nào cũng ñược. Trong trường hợp nào dưới ñây là diễn
ñạt ñúng ñơn ñặt hàng:
a) Chỉ Hambuger
b) Chỉ xúc xích
c) Chỉ khoai tây chiên
d) Xúc xích và khoai tây chiên
e) Hambuger và khoai tây chiên
f) Xúc xích và hambuger
Chương IV: Mạch Logic số


152

g) Tất cả 3 thứ
h) Không có gì – nhà luận lý bị ñói bụng vì quá thông minh
5. Một nhà truyền giáo lạc ñường tại ngã rẽ ba ở chặng dừng Nam
California. Ông ta biết hai toán ñi xe máy ở khu vực này, một toán
luôn nói thật và một toán luôn nói dối. Ông ta muốn biết ñường nào
ñi tới Disneyland thì ông ta phải ñặt câu hỏi như thế nào ?
6. ðể làm một thiết bị ñiều khiển báo ñộng trong xe hơi, người ta
thiết kế 1 mạch báo ñộng như sau:

Tín hiệu:
-

DRV (driver) ở mức cao khi tài xế ngồi vào ghế lái và ở
mức thấp khi không ngồi vào;
-

Bộ phận ñánh lửa: 1 – bật, 0 – tắt;
-

BELT ở mức cao khi tài xế cài dây an toàn và ở mức
thấp khi không cài dây an toàn.
Hãy thiết kế mạch logic với 3 ñầu vào (DRV, bộ phận ñánh
lửa, BELT),1 ñầu ra (báo ñộng), sao cho bộ phận báo ñộng sẽ hoạt
ñộng (báo ñộng = 1) khi tồn tại một trong 2 trạng thái sau:
-

Tài xế chưa ngồi vào xe trong lúc bộ phận ñánh lửa bật,
-

Tài xế ñã ngồi vào xe nhưng chưa cài dây an toàn trong
lúc bộ phận ñánh lửa bật
Lập bảng chân trị của hàm ra.

7.ðơn giản các hàm sau dùng bản ñồ Karnaugh
a)
∑
=
)6,4,3,2,0(),,(
CBAf

b)
∑
=
)15,11,7,5,4,2,1,0(),,,(
DCBAf

Mạch
Logic
DRV
Bộ phận ñánh lửa
BELT
Báo ñộng

Chương IV: Mạch Logic số


153

c)
∑
= )15,14,13,11,7,3(),,,(
4321
XXXXf

d) Cực tiểu các hàm trên ở dạng tích các tổng
8. Dùng bản ñồ Karnaugh rút gọn hàm
a)
∑
=
)13,11,10,9,8,6,2,0(),,,(
DCBAf
.
b)
∑

= )13,11,10,9,8,7,6,4,3,2,1,0(),,,( DCBAf

c)
( , , , ) (0,2,3,4,6,7,9,12,13)
f A B C D =
∏

d)
( , , , ) (0,2,8,9,10,11,13,14)
f A B C D =
∏

9. Cho hàm bool
f(A, B, C, D) = ∑(0, 1, 2, 6, 8, 9, 11, 14, 15) +d(3,10), Dùng bản
ñồ Karnaugh ñể :
a.

Xác ñịnh dạng chuẩn tổng các tích của hàm f (gọi là
hàm g).
b.

Xác ñịnh dạng chuẩn tích các tổng của hàm f (gọi là
hàm h).
c.

So sánh hai hàm g và h.
d.

Vẽ sơ ñồ mạch hàm g mà chỉ sử dụng cổng NAND.
10. Cho hàm bool

f(A, B, C, D) = ∑(3, 4, 5, 7, 10, 12, 13) + d(8, 9, 11), Dùng bản ñồ
Karnaugh ñể :
a.

Xác ñịnh dạng chuẩn tổng các tích của hàm f (gọi là
hàm g).
b.

Xác ñịnh dạng chuẩn tích các tổng của hàm f (gọi là
hàm h).
c.

So sánh hai hàm g và h.
d.

Vẽ sơ ñồ mạch hàm g mà chỉ sử dụng cổng NOR.
11. Cho hàm bool
f(A, B, C, D) = ∏ (0, 1, 2, 6, 8, 9, 11, 14, 15) +D(3,10), Dùng bản
ñồ Karnaugh ñể :
e.

Xác ñịnh dạng chuẩn tổng các tích của hàm f (gọi là
hàm g).
Chương IV: Mạch Logic số


154

f.

Xác ñịnh dạng chuẩn tích các tổng của hàm f (gọi là
hàm h).
g.

So sánh hai hàm g và h.
h.

Vẽ sơ ñồ mạch hàm g mà chỉ sử dụng cổng NAND.
12. ðơn giản hàm Logic 4 biến
a)
BCBACACBABCDADCABDCBAf +++++=
),,,(

b)
)).().((
).).().().((),,,(
DBBACB
CBDCBADCADCBADCBAf
+++
+++++++++=
13. Mạch so sánh hai số 2 bit là mạch gồm có 4 ñầu vào x
0
, x
1
,
y
0
,y
1
và 2 ñầu ra R

x
,R
y
. Trong ñó, (x
0
,x
1
) là 2 bit của số thứ nhất và
(y
0
, y
1
) là hai bit của số thứ 2. ðầu ra R
x
có trị 1 khi x
1
x
0
> y
1
y
0

(ngược lại có trị 0) và ñầu ra R
y
có trị 1 khi y
1
y
0
> x

1
x
0
(ngược lại
có trị 0)
a. Lập bảng chân trị cho mạch so sánh nói trên, từ ñó suy ra
biểu thức chưa ñơn giản của R
x
và R
y

b.
Dùng bảng ñồ Karnaugh ñể ñơn giản biểu thức của R
x
và R
y

c.
Vẽ mạch
14. Vẽ sơ ñồ mạch giải mã 2-4 chỉ dùng các cổng NOR bao gồm
ngõ cho phép/không cho phép hoạt ñộng E.
15. Xây dựng lược ñồ khối mạch dồn kênh 16-1 bằng lược ñồ khối
của hai mạch dồn 8-1 và một mạch dồn 2-1.
16. Thiết kế mạch dồn kênh 16-1 bằng 5 mạch dồn kênh 4-1. Các
mạch dồn kênh dùng dưới dạng sơ ñồ khối.
Chương V: Mạch tuần tự


155

Chương V: Mạch tuần tự


Trong chương trước chúng ta ñã xem xét các mạch tổ hợp
mà các ngõ ra tại một thời ñiểm chỉ phụ thuộc vào duy nhất các giá
trị ñầu vào tại thời ñiểm ñó. Tuy nhiên phần lớn các mạch số ñều
hoạt ñộng mà ở một thời ñiểm nhất ñịnh các ngõ ra sẽ phụ thuộc
không những vào các ngõ vào ở thời ñiểm ñó mà cón phụ thuộc
vào ngõ ra ở thời ñiểm trước ñó, hay nói cách khác một số ngõ ra
của một mạch lại là chính ngõ vào của mạch ñó. Những mạch như
vậy chủ yếu là các thành phần lưu trữ mà ta gọi là mạch tuần tự.
Chúng ta cũng biết rằng hầu hết các thiết bị số ngày nay ñều có các
thành phần lưu trữ, do ñó trước khi tìm hiểu về bộ nhớ máy tính ta
cần tìm hiểu về mạch tuần tự. Kiểu mạch tuần tự thông dụng thuộc
loại ñồng bộ. Mạch tuần tự ñồng bộ sử dụng các tín hiệu ảnh hưởng
ñến các thành phần lưu trữ chỉ tại các khoảng thời gian rời rạc.
5.1. Xung ñồng hồ
Trong nhiều mạch số, thứ tự diễn ra biến cố là vấn ñề rất
quan trọng. ðôi khi biến cố này phải ñi trước biến cố kia, thỉnh
thỏang hai biến cố phải diễn ra ñồng thời. Nhằm cho phép nhà thiết
kế ñạt ñược quan hệ ñịnh thời gian cần thiết, nhiều mạch số sử
dụng một ngõ vào cho xung ñồng hồ. Khi ñó, ñồng hồ (clock) là
mạch phát xung với ñộ rộng xung và thời khoảng chính xác giữa
các xung liên tiếp. Thời khoảng giữa các biến tương ứng của hai
xung liên tiếp là thời gian chu kỳ ñồng hồ (clock cycle time).
Trong máy tính, nhiều biến cố xảy ra trong suốt chu kỳ
ñồng hồ. Giả sử biến cố phải diễn ra theo thứ tự cụ thế, thì cần chia
chu kỳ ñồng hồ thành những chu kỳ con. Cách ñơn giản nhất ñể tạo
ra các chu kỳ ñồng hồ khác nhau là từ ñồng hồ chính gắn thêm vao

một bộ làm trễ (Delay) tín hiệu như trong hình 5.1.
Chương V: Mạch tuần tự


156


Hình 5.1. ðồng hồ và các xung nó tạo ra
Trong hình 5.1 a) là ðồng hồ (clock) hay bộ phát tần
(impulse generator), nhờ có bộ làm trễ Delay mà ta có 2 tín hiệu
xung C
1
và C
2
khác nhau, từ ñó tạo ra 4 thời ñiểm khác nhau là:
1. Biên lên của C
1

2. Biên xuống của C
1

3. Biên lên của C
2

4. Biên xuống của C
2

Ta ñã biết rằng các mạch số hoạt ñộng ở các mức cao và
thấp, do ñó các thời ñiểm khác nhau có thể ñược gắn với các biên
của xung ñồng hồ. Từ ñó ta có thể ñiều khiển ñược tại thời ñiểm

nào thì cho phép hay kích thích mạch nào ñó hoạt ñộng, và tại thời
ñiểm nào thì không.
5.2. Mạch Lật (chốt – latch)
Mạch lật hay một số sách gọi là chốt, là dạng mạch tuần tự
ñơn giản nhất có chức năng lưu trữ một bit nhị phân. Nó có hai ngõ
ra, một cho trị bình thường và một cho trị bù. Mạch lật ñồng bộ duy
trì trạng thái nhị phân cho ñến khi có một xung ñồng hồ ñiều khiển
làm ñổi trạng thái. Sự khác nhau giữa các loại mạch lật ở chỗ số
ngõ vào chúng có và cách thức các ngõ vào tác ñộng ñến trạng thái
nhị phân. Các loại mạch lật thông dụng nhất như trình bày dưới
ñây.


Delay

C
1
C
2
a)

b)

Chương V: Mạch tuần tự


157

5.2.1. Mạch lật SR (SR-latch)
ðể tạo ra bộ nhớ 1 bit cần có một mạch ñiện có khả năng

lưu trữ một giá trị nào ñó ñược nhập vào. Một mạch như vậy có thể
ñược xây dựng từ cổng NAND hoặc NOR mà ta gọi là mạch lật.
Mạch lật ñầu tiên ñưa ra xem xét là mạch lật SR. ðầu tiên ta xét
mạch lật SR không ñồng bộ hay không dùng xung ñồng hồ ñiều
khiển. Ký hiệu mạch lật SR không ñồng bộ ( không dùng xung
ñồng hồ) dùng cổng NOR như ở hình 5.2 (a) và hình 5.2 (b) là sơ
ñồ mạch tương ứng của nó.
Nó có 2 ngõ vào, S (Setting- ñặt) và R (Resetting - Khởi
ñộng). Nó có một ngõ ra Q và ñôi khi có ngõ ra bù, ký hiệu bằng
một vòng tròn nhỏ. ðầu ra Q từ cổng NOR thứ nhất (ký hiệu U4)
sẽ lại ñược cho vào ngõ nhập của cổng NOR thứ hai(ký hiệu U3)
và ngược lại ñầu ra
Q
từ U3 sẽ lại ñược cho vào ngõ nhập của
cổng NOR (cổng U4).


a)
U3
NOR2
1
2
3
U4
NOR2
1
2
3
_
Q

Q
S
R

b)
Hình 5.2. Mạch lật SR không ñồng bộ
Ta thử xem hoạt ñộng của mạch như sau:
– Giải sử
Q ñang ở trạng thái 0 (Q=0,
Q
=1), cho tín hiệu
vào
S=R=0, như vậy ñầu ra của U3 sẽ là:

100 =+=+= SQQ
,
và ñầu ra của U4 sẽ là :
S

Q

Q
R

Chương V: Mạch tuần tự


158

001 =+=+= RQQ
=> Q không ñổi
– Giải sử Q ñang ở trạng thái 1 (Q=1,
Q
=0), cho tín hiệu
vào S=R=0, như vậy ñầu ra của U3 sẽ là:

001 =+=+= SQQ
,
và ñầu ra của U4 sẽ là :

100 =+=+= RQQ
=>Q không ñổi
Như vậy trong trường hợp S=R=0 thì giá trị ñầu ra của
mạch là không thay ñổi và mạch ñóng vai trò như một bộ nhớ
một bit.
Lập luận tương tự như trường hợp trên, ta có các trường
hợp sau :
– Cho S=0, R=1. Nếu Q=0 thì dẫn tới trong trạng thái kế
tiếp Q=0, còn nếu Q=1 thì dẫn tới trạng thái kế Q=0 =>
Q
luôn bằng 0 mà không phụ thuộc vào trạng thái Q trước ñó.
Trạng thái này dùng ñể nhập giá trị 0 vào ô nhớ.
– Cho S=1, R=0. Nếu Q=0 thì dẫn tới trong trạng thái kế
tiếp Q=1, còn nếu Q=1 thì dẫn tới trạng thái kế Q=1 =>
Q
luôn bằng 1 mà không phụ thuộc vào trạng thái Q trước ñó.
Trạng thái này dùng ñể nhập giá trị 1 vào ô nhớ
– Trong trường hợp S=R=1thì trạng thái của mạch không
xác ñịnh, do ñó tổ hợp này bi cấm sử dụng trong các mạch

SR.
=> Hoạt ñông của mạch lật SR ñược thể hiện qua bảng trạng thái
5.1.
S R Q(t+1)
0 0 Q(t) No change
0 1 0 Clear to 0
1 0 1 Set to 1
1 1 X Indeterminate
Bảng 5.1. Bảng trạng thái của mạch lật SR
Chương V: Mạch tuần tự


159

ðối với mỗi mạch lật thì bao giờ cũng có 2 loại, không
ñồng bộ và mạch lật ñồng bộ, nhưng trên thực tế thì người ta chủ
yếu dùng mạch ñồng bộ, do ñó ở ñây chúng ta cũng sẽ tìm hiểu kỹ
hơn về loại này. Mạch lật SR ñồng bộ (dùng xung ñồng hồ) như ở
hình 5.3 (a), hình 5.3 (b) là sơ ñồ mạch của mạch lật này. Nó có ba
ngõ vào, S (Setting- ñặt), R (Resetting - Khởi ñộng) và C (Clock-
ñồng hồ). Nó có một ngõ ra Q và ñôi khi có ngõ ra bù, ký hiệu
bằng một vòng tròn nhỏ.




a)
U2
AND 2
1

2
3
U4
NOR2
1
2
3
U3
NOR2
1
2
3
U1
AND 2
1
2
3
S
R
C
_
Q
Q

b)
Hình 5.3. Mạch lật SR
Hoạt ñộng mạch lật SR như sau: Nếu không có tín hiệu
nhập ñồng hồ C (C=0), ngõ ra của mạch không thể thay ñổi bất
chấp trị của R và S vì ñầu ra của 2 cổng U1 và U2 luôn bằng 0 ( 0
AND số bất kỳ = 0). Chỉ khi tín hiệu ñồng hồ C=1, ngõ ra mới bị

ảnh hưởng theo trị của ngõ vào S và R. Nếu S=1, R=0, Q chuyển
sang 1. Nếu S=0, R=1 Q chuyển sang 0. Nếu S và R là 0 khi ñồng
hồ chuyển, ngõ ra không ñổi. Khi cả S và R là 1, ngõ ra không xác
ñịnh, có thể là 0 hoặc 1 tùy thuộc vào khoảng thời gian trì hoãn
trong mạch. Hay nói cách khác khi C luôn bằng 1 thì mạch lật SR
ñồng bộ (hình 5.3) hoạt ñộng như mạch lật SR không ñồng bộ
(hình 5.2) ở trên.

S

C

Q

Q
R

Chương V: Mạch tuần tự


160

5.2.2. Mạch lật D
Mạch lật D (Data) là loại mạch lật ñơn giản nhất, nó chỉ hơi
khác mạch lật SR. Mạch lật SR ñược ñổi sang mạch lật D bằng
cách ñưa vào một cổng ñảo giữa S và R và dùng ký hiệu D cho ngõ
vào duy nhất (xem hình 5.4 b). Khi D=1, ngõ ra là 1, khi D=0, ngõ
ra là 0.
Hình 5.4(a) cho ta thấy qui ước ký hiệu và bảng ñặc tính
của mạch lật D. Hình 5.4(b) là sơ ñồ của mạch lật này. Chú ý là

trạng thái kế Q(t+1) ñược xác ñịnh từ ngõ vào D. Mối quan hệ có
thể biểu diễn bằng phương trình ñặc tính : Q(t+1) = D. ðiều này có
nghĩa ngõ ra Q của mạch lật nhận trị từ ngõ vào D khi tín hiệu ñồng
hồ bằng 1.

D
C
Q
Q
1 Set to 11
0 Clear to 00
Q(t+1)D
1 Set to 11
0 Clear to 00
Q(t+1)D

a)
U3
NOR 2
1
2
3
U4
NOR 2
1
2
3
U2
AND2
1

2
3
U1
AND2
1
2
3
U5
NOT
12
D
Q
_
Q
C

b)
Hình 5.4. Mạch lật D
Lưu ý là không có ñiều kiện nhập ñể giữ trạng thái của
mạch lật D. Tuy mạch lật D thuận tiện là chỉ có một ngõ vào nhưng
bất tiện là không có ñiều kiện không ñổi Q(t+1) = Q(t). ðiều kiện
không ñổi có thể lấy bằng cách vô hiệu tín hiệu ñồng hồ hoặc cho
Chương V: Mạch tuần tự


161

ngõ ra trở lại ngõ vào, lúc ñó xung ñồng hồ sẽ giữ trạng thái mạch
lật không ñổi.
5.2.3. Mạch lật JK

Một mạch lật khác thường hay ñược sử dụng là mạch lật
JK, là một cải tiến của mạch lật SR trong ñó ñiều kiện không xác
ñịnh của SR ñược ñịnh nghĩa trong JK. Ngõ vào J, K hoạt ñộng
giống như S, R ñể ñặt và xóa mạch lật. Khi J và K ñều bằng 1, khi
ñồng hồ C = 1 sẽ chuyển ngõ ra mạch lật sang trại thái bù.
Ký hiệu và bảng ñặc tính mạch lật JK ở hình 5.5. J tương
ñương với S trong SR và K tương ñương với R.
J
C
Q
Q
K
Complement11
1 Set to 101
0 Clear to 010
Q(t) No change00
Q(t+1)KJ
Complement11
1 Set to 101
0 Clear to 010
Q(t) No change00
Q(t+1)KJ
)(tQ

Hình 5.5. Mạch lật JK
ðiểm khác biệt lớn nhất ở ñây là thay vì không xác ñịnh,
mạch lật JK có ñiều kiện bù Q(t+1) khi J=K=1. Trong một mạch số
thì tồn tại một trạng thái không xác ñịnh là ñiều không mong muốn,
chính do ñiều ñó mà mạch lật JK ñược sử dụng nhiều hơn.
5.2.4. Mạch lật T

Mạch lật cuối cùng là kế thừa của mạch lật JK bằng cách
kết nối hai ngõ vào với nhau thành một ngõ vào T. Hình 5.6, là ký
hiệu và bảng trạng thái mạch. Xuất phát từ mạch lật JK với hai ngõ
vào ñược kết nối thành một ngõ vào T. Vì vậy mạch lật T chỉ có hai
ñiều kiện. Khi T=0 (J=K=0) , với mọi giá trị của C không thay ñổi
trạng thái của mạch lật. Khi T=1 (J=K=1), và khi C =1 sẽ làm bù
trạng thái mạch lật. Các ñiều kiện này có thể biểu diễn bằng
phương trình thuộc tính : Q(t+1) = Q(t)
⊕
T.
Chương V: Mạch tuần tự


162

T
C
Q
Q
Complement1
Q(t) No change0
Q(t+1)T
Complement1
Q(t) No change0
Q(t+1)T
)(tQ

Hình 5.6. Mạch lật T
5.3. Mạch lật lề (Flip-flop)
Các loại mạch lật nói trên thực sự chỉ là một trong hai loại

mạch lật lề. ðây là loại mạch lật thông dụng nhất ñể ñồng bộ việc
thay ñổi trạng thái trong một chuyển tiếp xung ñồng hồ. Trong loại
mạch lật này, các chuyển tiếp xuất xảy ra tại một mức xung ñồng
hồ xác ñịnh. Khi mức nhập xung vượt quá ngưỡng này, các ngõ
nhập bị khóa lại sao cho ñến khi xung ñồng hồ trở về 0 và một
xung khác ñến. Một số mạch lật lề tạo chuyển tiếp ở lề lên của tín
hiệu ñồng hồ (chuyển tiếp lề dương – positive-edge transition) và
một số khác tạo chuyển tiếp ở lề xuống của tín hiệu ñồng hồ
(chuyển tiếp lề âm – negative-edge transition)
ðiểm khác biệt giữa các mạch lật và mạch lật lề là ở chỗ
mạch lật kích thích bằng mức (level triggered), còn mạch lật lề
kích thích bằng biên (edge triggered). Ngoài ra ở mạch lật lề còn
có một ký hiệu mũi tên trước chữ C biểu thị một ngõ nhập ñộng
(xem hình 5.7. Ký hiệu chỉ báo ñộng cho biết mạch lật lề thay ñổi
trạng thái với một chuyển tiếp dương (từ 0 sang 1) của tín hiệu
ñồng hồ ở ngõ nhập.
Hình 5.7 cho thấy tín hiệu xung ñồng hồ trong mạch lật D lề
dương. Trị ở ngõ nhập D chuyển sang ngõ xuất Q khi ñồng hồ tạo
chuyển tiếp dương. Ngõ xuất không thể thay ñổi khi ñồng hồ ở
mức 1, mức 0 hoặc trong chuyển tiếp từ mức 1 xuống 0. Chuyển
tiếp ñồng hồ dương có hiệu lực bao gồm một thời gian tối thiểu gọi
là thời ñịnh (setup time) trong ñó ngõ nhập D phải duy trì một hằng
trị trước khi chuyển tiếp và một thời gian hữu hạn gọi là thời lưu
(hold time) trong ñó ngõ nhập D không ñược thay ñổi sau chuyển
Chương V: Mạch tuần tự


163

tiếp dương. Chuyển tiếp dương có hiệu lực thường là một phần rất

nhỏ trong tổng chu kỳ xung ñồng hồ.

D
C
Q
Q
D
C
Q
Q



Hình 5.7. Flip-flop D với chuyển tiếp dương
Thường ñối với các flip-flop ngoài cách dùng bảng trạng
thái người ta còn hay dùng biểu ñồ trạng thái như trong hình 5.8 (a)
và ñồ thị miêu tả hoạt ñộng của mạch ở dạng tín hiệu ở hình 5.8(b).

a)

b)
Hình 5.8. Biểu ñồ trạng thái và ñồ thị của flip-flop D
Biểu ñồ trạng thái (hình 5.8a) cho ta cái nhìn khái quát và
dễ hiểu hơn của việc chuyển ñổi các trạng thái mạch. Khi ñang ở
trạng thái 0 (vòng tròn có số 0), nếu D=0 thì trạng thái không ñổi
(mũi tên quay trở lại chính nó); khi D=1 thì trạng thái chuyển qua
Clock

Chuy
ển tiếp lề

dương

Output
cannot
change
Chương V: Mạch tuần tự


164

trạng thái mới 1 (vòng tròn có số 1). Tương tự như vậy khi ñang ở
trạng thái 1, nếu D=1 thì không ñổi, nếu D=0 thì chuyển trạng thái.
ðồ thị biểu diễn ở hình 5.8b cũng cho ta thấy các thay ñổi này.
Trong trường hợp mạch lật lề D ñược kích hoạt ở chuyển
tiếp âm ta có ký hiệu như hình 5.8. Ký hiệu chỉ khác chỗ ngõ vào
của clock có thêm một ô tròn. Trong trường hợp này ñầu ra của
mạch chỉ thay ñổi ở chuyển tiếp từ 1 xuống 0.

Hình 5.8. Flip-flop D với chuyển tiếp âm
Bảng kích thích
ðể thiết kế mạch tuần tự chúng ta thường biết việc chuyển
tiếp từ trạng thái này sang một trạng thái khác và muốn tìm các
ñiều kiện nhập của mạch lật ñể tạo ra chuyển tiếp ñó. Như vậy, ñể
mô tả hoạt ñộng của các mạch lật lề chúng ta cần một bảng liệt kê
các tổ hợp nhập cần có ñể tạo ra một thay ñổi trạng thái yêu cầu.
Bảng này ta gọi là bảng kích thích mạch lật lề.
Trong bảng 5.2. cho ta thấy hoạt ñộng của bốn loại mạch lật
lề D, SR, JK và T. Mỗi bảng gồm các cột :
–
Q(t) – cho giá trị mạch ở thời ñiểm t

– Q(t+1) – cho giá trị mạch ở thời ñiểm sau ñó t+1
– Các cột cho mỗi ngõ vào.
Bảng này cho thấy ứng với các ngõ vào trạng thái của mạch
sẽ ñược chuyển tiếp ra sao. Có bốn khả năng chuyển tiếp từ trạng
thái hiện hành Q(t) sang trạng thái kế Q(t+1). Các ñiều kiện nhập
cho mỗi một chuyển tiếp này xuất phát từ thông tin trong bảng ñặc
tính. Ký hiệu x trong bảng biểu diễn một ñiều kiện không cần
D

C

Q

Q
Chương V: Mạch tuần tự


165

(don’t care condition) hoặc tùy chọn; tức là 0 hoặc 1 ñều không ảnh
hưởng.

Mạch lật SR Mạch lật D
Q(t)

Q(t+1)

S

R

Q(t)

Q(t+1)

D

0 0 0

x 0 0 0
0 1 1

0 0 1 1
1 0 0

1 1 0 0
1 1 x

0 1 1 1

Mạch lật JK Mạch lật T
Q(t)

Q(t+1)

J

K

Q(t)

Q(t+1)

T

0 0 0

x 0 0 0
0 1 1

x 0 1 1
1 0 x

1 1 0 1
1 1 x

0 1 1 0
Bảng 5.2 Bảng kích thích của bốn mạch lật lề
Lý do có ñiều kiện không cần trong bảng kích thích vì có
hai cách lấy chuyển tiếp. Ví dụ, trong mạch lật JK, một chuyển tiếp
từ trạng thái hiện hành 0 sang trạng thái kế 0 có thể nhận ñược
bằng cách cho J=K=0 (không ñổi) hoặc J=0, K=1 ñể xóa mạch lật
(dù ñã xóa rồi). Trong cả hai trường hợp J phải là 0, nhưng K là 0 ở
trường hợp một và 1 ở trường hợp hai. Vì chuyển tiếp yêu cầu xuất
hiện trong cả hai trường hợp, chúng ta ghi K là x.
5.4. Mạch tuần tự.
Sơ ñồ khối mạch tuần tự ñược minh họa có ñồng hồ ñược
minh họa như trong hình 5.9. Từ sơ ñồ ta thấy mạch tuần tự là một
kết nối các mạch lật với một mạch tổ hợp khác, mà mạch tổ hợp
này lại ñược tạo ra từ các cổng cơ bản. Bản thân các cổng tạo thành

mạch tổ hợp, nhưng khi gộp vào các mạch lập toàn bộ mạch ñược
sắp vào loại mạch tuần tự. Nó gồm một mạch tổ hợp và một số
mạch lật có ñồng hồ. Như trong lược ñồ, khối mạch tổ hợp nhận
Chương V: Mạch tuần tự


166

các tín hiệu nhị phân từ các ngõ nhập ngoài và từ các ngõ ra của
mạch lật. Ngõ ra mạch tổ hợp ñi ra ngoài (gọi là xuất ngoài) và ñi
vào mạch lật.
Các cổng trong mạch tổ hợp xác ñịnh trị nhị phân lưu vào
mạch lật sau mỗi chuyển tiếp ñồng hồ. ðến phiên các ngõ ra của
mạch lật ñược ñưa vào mạch tổ hợp và xác ñịnh hành vi của mạch.
Hơn nữa, trạng thái kế của mạch lật cũng là hàm của trạng thái hiện
tại và các ngõ nhập ngoài. Như vậy mạch tuần tự ñược xác ñịnh bởi
các ngõ nhập ngoài, các ngõ xuất ngoài và trạng thái nhị phân của
mạch lật.
Combinational
circuit
Flip-flops
Clock
Input
Output
Combinational
circuit
Flip-flops
Clock
Input
Output

Hình 5.9. Sơ ñồ khối mạch tuần tự
Qui trình thiết kế mạch tuần tự ñược thể hiện qua các bước sau:
Bước 1: Chuyển ñặc tả mạch sang lược ñồ trạng thái
Bước 2: lược ñồ trạng thái => bảng trạng thái
Bước 3: Từ bảng trạng thái viết hàm cho các ngõ nhập của
Flip-flops
Bước 4: vẽ sơ ñồ mạch
ðể hiểu rõ mạch tuần tự và cách thiết kế nó, ta sẽ bắt ñầu
bằng việc xem xét một ví dụ ñơn giản sau
Ví dụ: Thiết kế mạch tuần tự dùng mạch lật SR. Khi ngõ nhập
x=0, trạng thái mạch lật lề không thay ñổi, ngõ xuất y=0. Khi x=1,
dãy trạng thái là 11,10,01,00 và lặp lại còn ngõ xuất y sẽ có giá trị
là 1 khi số bit trạng thái mạch lật lề bằng 1 là lẻ, các trường hợp
còn lại thì bằng 0.
Giải:
Bước 1: