KỸ THUẬT THIẾT KẾ MẠCH SỐ ĐẢM BẢO TÍNH TƯƠNG THÍCH ĐIỆN TỪ

ĐẠI HỌC ĐÀ NẴNG
TRƯỜNG ĐẠI HỌC BÁCH KHOA
TIỂU LUẬN MÔN HỌC
TƯƠNG THÍCH ĐIỆN TỪ
ĐỀ TÀI
KỸ THUẬT THIẾT KẾ MẠCH SỐ
ĐẢM BẢO TÍNH TƯƠNG THÍCH ĐIỆN TỪ
Giảng viên hướng dẫn : PGS.TS. Tăng Tấn Chiến
Học viên thực hiện : Dương Ngọc Pháp
Lớp : K25.KĐT.ĐN (2012 – 2014)
Chuyên ngành : Kỹ thuật điện tử
ĐÀ NẴNG - 11/2013
MỤC LỤC
MỤC LỤC 1
MỞ ĐẦU 2
Chương 1 TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ 3
1.1Đặc tính tín hiệu xung 3
1.2Nguồn cung cấp 6
1.3Sự truyền xung nhịp 7
1.4Đóng gói vi mạch số 8
Chương 2 THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ 10
2.1Phát xạ từ mạch số 10
2.1.1Differential mode (kiểu sai phân) 10
2.1.2Common mode (kiểu đồng nhất) 10
2.1.3Antenna mode (kiểu phát ăng ten) 11
2.2Các kỹ thuật thiết kế hạn chế phát xạ điện từ 11
2.2.1Cách ly mạch số 11
2.2.2Bộ tản nhiệt đất 13
Chương 3 THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ 16
3.1Các đường giao thoa điện từ 16
3.2Bộ định thời Watchdog 19

3.3 Kỹ thuật phần mềm hỗ trợ phần cứng 20
KẾT LUẬN 21
TÀI LIỆU THAM KHẢO 22
MỞ ĐẦU
Trong kỹ thuật thiết kế mạch điện tử, vấn đề tương thích điện từ được đặc biệt
chú trọng nhằm đảm bảo cho các phần tử mạch hoạt động đúng, hạn chế sự giao thoa
gây suy giảm, sai lệch tín hiệu. Đặc biệt trong các mạch điện tử số là nơi phát sinh ra
nhiễu điện từ rất lớn. Tín hiệu lan truyền chủ yếu trong mạch và tại các chân vi mạch
là song vuông tần số cao, theo phép biến đổi Fourier, là tín hiệu tổ hợp của nhiều thành
phần tần số khác sau và được phân bố khắp nơi trong hệ thống, nên khả năng gây
nhiễu điện từ là rất lớn. Nội dung của tiểu luận này sẽ tập trung nghiên cứu hoạt động
của mạch điện tử số, đặc biệt là các vi mạch tích hợp, nhằm đưa ra các giải pháp thiết
kế để hạn chế các phần tử mạch phát xạ điện từ, và miễn nhiễm điện từ giữa các phần
tử với nhau, qua đó đảm bảo tính tương thích điện từ cho cả hệ thống.
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
Chương 1 TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
Chương này sẽ trình bày tổng quan về đặc tính xung vuông và giản đồ xung
hoạt động của các vi mạch số. Các nguồn có thể phát sinh sóng RF gây giao thoa điện
từ. Ảnh hưởng của tần số xung nhịp hoạt động và kỹ thuật đóng gói của vi mạch với
phát sinh nhiễu điện từ.
1.1 Đặc tính tín hiệu xung
Khi chọn các linh kiện điện tử số cho từng ứng dụng, những người thiết kế
thường chỉ quan tâm vào ứng dụng và tốc độ của linh kiện, trên cơ sở lựa chọn về thời
gian trễ lan truyền nội của các cổng logic thông qua tài liệu kỹ thuật của nhà sản xuất,
mà ít quan tâm đến thời gian cạnh lên và xuống của tín hiệu xung.
Khi tốc độ hoạt động của các vi mạch tăng (tín hiệu lan truyền nhanh hơn) thì
cũng làm tăng dòng điện ghép (kiểu DM: kiểu so lệch) gây nhiễu xuyên giữa các tín
hiệu. Tốc độ hoạt động có quan hệ nghịch với giao thoa điện từ (EMI), các họ logic có
thời gian chuyển mạch ngắn (tần số xung nhịp cao) thường sinh ra EMI lớn. Vì vậy
các họ logic có tốc độ chậm được chọn để thỏa mãn yêu cầu về EMI. Hình 1.1 sẽ mô

tả giản đồ xung với mối quan hệ giữa thời gian sườn xung và thời gian lan truyền tín
hiệu trên đường truyền.
Hình 1.1: Tốc độ chuyển mạch so với thời gian trễ lan truyền
Qua đó cho thấy tốc độ hoạt động là quan trọng khi thời gian chuyển mạch
(cạnh lên và xuống) là đủ nhanh, nghĩa là sự thay đổi trạng thái tín hiệu xảy ra với thời
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
gian nhỏ hơn thời gian cho phép nó duy trì trên đường mạch in (hoặc đường dây). Và
thời gian chuyển mạch là điểm quan trọng hơn so với tần số xung nhịp trong việc xem
xét vấn đề tương thích điện từ.
Các họ logic khác nhau (CMOS, TTL, ECL,…) sẽ mang những đặc điểm khác
nhau về công suất vào, kiểu đóng gói, mức điện áp, và thời gian chuyển mạch. Đặc
điểm quan trọng của các linh kiện logic là giản đồ xung nội của các cổng.
Bên cạnh đó, một thông số đặc biệt quan trọng mà thường không được chỉ rõ
bởi nhà sản xuất, đó là công suất “đỉnh” làm tăng sự xâm nhập dòng vào tại chân
nguồn của vi mạch. Nguyên nhân gây ra bởi sự tăng dòng điện ghép, quá nhiệt linh
kiện, hoặc sự thay đổi tải… Các dòng này với nhiều mức khác nhau sẽ ảnh hưởng đến
dòng tín hiệu trên đường truyền.
Như vậy, để đảm bảo tín hiệu trên đường truyền, giảm nhiễu giao thoa điện từ
EMI, thì các họ logic có tốc độ chậm sẽ được lựa chọn (ví dụ họ logic TTL: dòng
74LS), khi đó sẽ ít quan tâm đến việc thực hiện mạch in và vấn đề ảnh hưởng bởi công
suất đỉnh. Tuy nhiên, các sản phẩm công nghệ cao, tốc độ cao ngày nay có thời gian
chuyển trạng thái vào khoảng 1.5 -5 ns, ví dụ như 74ACT, 74F và 74HCT. Và các vi
mạch thỏa mãn phát xạ điện từ nhỏ sẽ được lựa chọn trong các ứng dụng. Một điều
chú ý trong việc lựa chọn các họ logic phù hợp, là không sử dụng các linh kiện có tốc
độ cao hơn so với yêu cầu thực sự.
Nếu yêu cầu các họ logic có tốc độ cao, người thiết kế phải chú ý đến việc ghép
nối linh kiện, thực hiện mạch in và xử lý tín hiệu xung nhịp. Tốc độ chuyển mạch tăng
làm tăng dòng điện ghép, nhiễu xuyên, và phản hồi tín hiệu. Tuy nhiên những vấn đề
này là độc lập với thời gian lan truyền của tín hiệu, bởi vì các linh kiện có tốc độ
chuyển mạch cao hơn so với thời gian lan truyền tín hiệu (thời gian tồn tại xung trên

đường truyền). Các nhà sản xuất khác nhau sẽ có các linh kiện với các tốc độ chuyển
mạch khác nhau. Mỗi sản phẩm được ra đời sẽ có các thông số về thời gian chuyển
mạch (lớn nhất và trung bình) của tín hiệu xung nhịp và tại các chân ngoại vi I/O và
đặc tính EMI của các họ logic khác nhau như được mô tả ở bảng 1.1.
Bảng 1.1 Thông số các họ logic
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
Viêc lựa chọn các họ logic có tốc độ thấp được chỉ rõ ở mối quan hệ giữa miền
thời gian và miền tần số. Phân tích Fourier của tín hiệu tại sườn từ miền thời gian sẽ
thu được một băng thông phổ năng lượng RF là cao hơn với các họ logic có tốc độ
càng cao.
Ngoài ra còn có các đặc tính được lựa chọn đối với các họ logic khác nhau như
ở bảng 1.2. Ở đây quan tâm đến trở kháng đầu ra của các chân ngoại vi, R
o
, là thành
phần giới hạn dòng đầu ra. Điều này sẽ quyết định khả năng cấp dòng tối đa cho tải,
tương đương với sự cộng hưởng ở một tần số cụ thể. Thâm chí khi đầu ra ngắn mạch
(tại thời điểm chuyển đổi trạng thái) cũng không thể sinh ra dòng điện lớn hơn V/R
o
.
Bảng 1.2 Lựa chọn các đặc tính của các họ logic
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
1.2 Nguồn cung cấp
Nguồn cấp điện chuyển tải dòng điện vào chân nguồn của linh kiện logic là
thành phần chính sinh ra nhiễu trên bảng mạch, hoặc là trên đường nguồn hoặc là trên
nền đất (điện áp tham chiếu 0V). Sự chuyển tải dòng điện là nguồn chính sinh ra dòng
so lệch, vì thế phát sinh năng lượng vô tuyến RF.
Ví dụ ở bảng 1.1 tại thời gian chuyển mạch, với các linh kiện có tốc độ chuyển
mạch cao, làm phát sinh nhiễu điện từ lớn. Giao thoa điện từ EMI tăng tỷ lệ thuận với
tần số xung nhịp (tỷ lệ với f với EMI dẫn, nhiễu xuyên và tỷ lệ với f
2

với phát xạ điện
từ).
Nguồn cung cấp chuyển tải một dòng điện khá lớn trong quá trình chuyển
mạch. Dòng này không có quan hệ với dòng điện tạo mức “1” hoặc “0” ở đầu ra cồng
logic. Trong các linh kiện công nghệ TTL và CMOS, sự tăng dòng được sinh ra bởi sự
xếp chồng dòng dẫn của các transistor điều khiển đầu ra. Trong thời gian xảy ra
chuyển mạch giữa mức cao “1” và mức thấp “0”, cả hai transistor đều ở chế độ dẫn
bão hòa, có một dòng điện ngắn mạch chuyển dịch giữa nguồn và đất. Dòng điện này
lớn có thể đánh thủng transistor. Vì vậy cần thiết phải có một điện trở hạn dòng để bảo
vệ ngắn mạch chống phá hủy transistor.
Để hạn chế dòng ngắn mạch đầu ra, nhà sản xuất bổ sung một diode Schottky
để tránh transistor đầu ra rơi vào vùng bão hòa. Một kỹ thuật khác là thay đổi tốc độ
chuyển mạch đầu ra bằng việc thay thế transistor lớn bằng các transistor nhỏ hơn.
Điện áp RF và điện dung ký sinh có thể tồn tại trong suốt thời gian chuyển đổi
mức cao và thấp.
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
Dòng điện cần để chuyển đổi trạng thái logic từ thấp lên cao hoặc từ cao xuống
thấp lớn hơn nhiều so với dòng tĩnh. Dòng tải được tính theo công thức:
Với C là điện dung tổng của tải kết hợp với điện dung đường mạch với đất. Với
các bảng mạch in 1 lớp, C là 0.1 đến 0.3 pF/cm. Với bảng mạch nhiều lớp, C là 0.3
đến 2pF/cm, và điện dung đầu vào được chỉ ra ở bảng 1.2.
Ví dụ, nếu điện áp nguồn cung cấp là 3.5V, thời gian chuyển mạch là 2ns, với
chiều dài đường mạch là 7 cm trên bảng mạch 1 lớp, với cổng 5 đầu ra, thì dòng điện
cung cấp ra tải là:
Một vấn đề quan tâm khác đến việc phát xạ điện từ EMI là do sự khác nhau của
các linh kiện tích cực giữa các nhà sản xuất khác nhau. Mặt dù linh kiện số với hình
dạng, kích thước, và chức năng tương tự nhau, nhưng sự khác nhau ở đặc tính thiết kế.
Không phải tất cả các nhà sản xuất đều thiết kế theo cùng một cách, và linh kiện được
thiết kế khác nhau sẽ được giả định là cùng chức năng và khả năng tương thích điện
từ, đặc biệt các mô hình được sử dụng cho mục đích mô phỏng.

1.3 Sự truyền xung nhịp
Với các sản phẩm công nghệ ngày càng cao thì càng yêu cầu tốc độ xung nhịp
ngày càng tăng. Độ lệch xung được tính là thời gian chênh lệch khi chuyển đổi tín hiệu
xung từ đầu vào đến đầu ra, là yếu tố quan trọng để giới hạn tốc độ xung nhịp. Việc
giảm độ lệch xung của hệ thống sẽ cải thiện hiệu suất hoạt động mà ko cần phải dựa
vào tốc độ xung nhịp của cổng logic, ví dụ như các vi mạch ECL hoặc GaAs.
Độ trễ lan truyền của ngoại vi không tỷ lệ với tần số làm việc. Khi chu kỳ xung
nhịp giảm thì có ít thời gian để thực hiện chức năng cụ thể với nhiều cổng logic được
kích khởi. Đây thường là nhiệm vụ khó khăn. Lựa chọn khả thi là sử dụng các nguồn
xung nhịp đặc biệt để hạn chế các nguồn xung không chắc chắn.
Hình 1.2 biểu diễn sự lệch xung giữa tín hiệu vào và ra.
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
Hình 1.2: Độ lệch xung
1.4 Đóng gói vi mạch số
Vấn đề quan tâm được đưa ra là việc đặt vị trí các linh kiện trong bảng mạch
với các đường mạch in kết nối giữa chúng, cấu trúc bus, và các tụ ghép. Một thông số
mà thường ko được quan tâm bởi các nhà thiết kế mạch là cách linh kiện số được đóng
gói (lớp đế bảo vệ là silic, nhựa hay là gốm). Các kỹ sư thiết kế thường mặc định rằng
thiết bị được lựa chọn chỉ theo chức năng và giá thành. Trong thực tế, kỹ thuật đóng
gói vi mạch ảnh hưởng lớn đến việc gây ra nhiều hay ít các dòng RF.
Cảm kháng ứng với các đầu ngoại vi của các phần tử thường tạo ra các vấn đề,
trong đó được quan tâm nhất là cảm kháng do độ dài đường dây. Cảm kháng này cho
phép các hoạt động bất thường xảy ra. Vấn đề quan tâm là vùng nối đất và việc phát
sinh các vòng lặp. Các đường nối đất đưa đến sự ổn định, các vòng lặp có thể gây phát
xạ sóng RF dựa trên kích thước vật lý tồn tại giữa nguồn và tải, như được minh họa ở
hình 1.3.
CHƯƠNG 1: TỔNG QUAN ĐẶC TÍNH CỦA VI MẠCH SỐ
Hình 1.3: Vòng lặp giữa các thành phần mạch
Xét về cảm kháng đường dây thì kiểu đóng góp theo chuẩn TTL Dual-in-line
(DIP) là hạn chế nhất bởi việc bố trí các chân nguồn và đất ở hướng đối diện nhau.

Hình 1.4: Kiểu đóng gói DIP với vòng lặp phát sinh RF
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Chương 2 THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Trong chương sẽ trình bày các kiểu ghép nối giữa các phần tử mạch số. Việc
đưa ra các nguyên nhận gây phát xạ điện từ mạch số sẽ có các kỹ thuật thiết kế tương
ứng để hạn chế: gồm các kỹ thuật ghép nối phần tử, ghép nối tương thích nguồn cung
cấp, tản nhiệt ghép nối đất…)
2.1Phát xạ từ mạch số
Các kiểu ghép nối giữa các phần tử mạch số, được phân biệt bởi chiều của dòng
điện liên kết giữa các phần tử.
2.1.1 Differential mode (kiểu sai phân)
Quan tâm đến hai đặc điểm của việc kết nối các thành phần bởi cáp. Cáp truyền
tỉa dòng tín hiệu theo kiểu sai phân (truyền đi và dẫn về) trên hai đường dây đặt gần
nhau. Một vùng phát xạ được ghép với hệ thống và giao thoa kiểu sai phân giữa hai
đường dây, tương tự dòng điện sai phân sẽ dẫn trong vùng phát xạ. Mặt tham chiếu đất
không kết nối với thành phần nào.
Hình 2.1: Ghép kiểu sai phân
2.1.2 Common mode (kiểu đồng nhất)
Đường dây cáp còn mang dòng điện theo kiểu đồng nhất, nghĩa là các đường
truyền theo cùng một hướng trên các dây cáp. Chúng có thể được tạo ra bởi sự ghép
các thành phần ngoài với vòng lặp được hình thành bởi cáp, mặt phẳng đất và trở
kháng nối giữa linh kiện với đất, và có thể sinh ra dòng sai phân mà các thành phần
này nhạy cảm. Ngoài ra chúng còn tạo ra bởi điện áp nhiễu giữa điểm tham chiếu đất
và các cáp nối, làm phát sinh phát xạ điện từ.
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Hình 2.2: Ghép kiểu đồng nhất
2.1.3 Antenna mode (kiểu phát ăng ten)
Dòng điện theo kiểu phát ăng ten được dẫn cùng hướng trong đường cáp và mặt
tham chiếu đất. Chúng không phát sinh do nhiễu nội nhưng sẽ có mặt trong toàn hệ
thống, bao gồm cả mặt phẳng đất, tiếp xúc với trường bên ngoài.

Hình 2.2: Kiểu phát ăng ten
2.2Các kỹ thuật thiết kế hạn chế phát xạ điện từ
2.2.1 Cách ly mạch số
Không có vấn đề gì về chất lượng mối nối với nguồn và đất, ở đây đưa ra một
trở kháng mà sẽ sinh ra nhiễu chuyển mạch từ dòng chuyển mạch từ chân nguồn Vcc,
như ở hình dưới.
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Hình 2.3: Các vị trí ghép tụ
Mục đích của việc ghép các tụ giữa chân Vcc và chân đất nhằm duy trì một trở
kháng động từ các chân nguồn riêng lẻ xuống đất. Việc này sẽ làm giảm tối đa sự sụt
áp khi có sự thay đổi lớn và nhanh của dòng chuyển mạch, và quan trọng hơn là tối
thiểu kích thước đường dẫn mang dòng thay đổi nhanh, di/dt cao.
Vị trí đặt là rất quan trọng, các tụ điện được đặt gần với mạch mà nó thực hiện
việc ghép. “Gần” ở đây là nhỏ hơn ½ inch cho các cổng tốc độ cao AS-TTL, AC hoặc
ECL, đặc biệt các linh kiện có dòng cao như các bus tín hiệu, nếu tất cả các đầu ra của
bộ đệm 8 đường là dòng cao và trạng thái thay đổi từ #FFH xuống #00H hoặc ngược
lại, dòng xung có thể vượt quá 1 ampe qua chân nguồn. Cho các linh kiện dòng thấp
như họ CMOS 4000B yêu cầu thoải mái hơn, nhưng một linh kiện ASIC điển hình
hoặc FPGA ở tốc độ hàng trăm MHz cần một tụ tiếp giáp tại mỗi chân chip, thuận tiện
nhất là gắn ở phía đối diện của bảng mạch in dưới chân chip.
Ngoài các tụ ghép được sử dụng riêng cho việc cách ly nguồn và đất, trong các
thiết kế mạch đa lớp hiệu suất cao, thì vị trí của các tụ được đặt tại các chân giao tiếp
ngoại vi của các vi mạch như hình 2.4. Khi xảy ra hoạt động chuyển mạch tại các chân
này, theo biến đổi Fourier đã phân tích ở trên, thì sẽ xuất hiện các tín hiệu tần số cao,
băng thông rộng. Vì vậy, tụ điện sẽ kết hợp với điện cảm đường dây dẫn như một
mạch lọc trở kháng thấp để giảm thiểu sự phát xạ tần số cao.
Hình 2.4: Tụ ghép đầu ra ngoại vi
Để đảm bảo mỗi mối ghép sẽ tạo ra một trở kháng thấp đặc biệt cho các tín hiệu
cao tần thì kích thường của các mặt có quan hệ quan trọng với bước song. Vì thông
thường hoạt động trong vùng vài trăm MHz cho các loại bảng mạch, các tụ điện hoạt

động ở chế độ tự cộng hưởng, và góp vào việc tính cảm kháng nhỏ của đường song
song. Nó sẽ có điện kháng nhỏ nhất tại tần số cộng hưởng, được xác định bởi công
thức xác định độ tự cảm:
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
F
res
= 1/( )
Với L
m
là tổng cảm kháng của linh kiện và của đường mạch in tại các chân
ngoại vi so với các mặt nền. Cho ví dụ, một tụ điện 2200pF với 1.5nH tổng cảm kháng
sẽ có tần số cộng hưởng là 88MHz.
2.2.2 Bộ tản nhiệt đất
Tản nhiệt nối đất được tìm thấy trong một số ứng dụng với các dòng chip VLSI
có tần số xung nhịp nội vào khoảng 75MHz và cao hơn. Các dòng chip này yêu cầu
việc ghép tần số cao và nối đất hơn các dòng khác.
Công nghệ mới cho phép tích hợp hàng triệu transistor trên một đơn vị diện tích
nhỏ. Vì vậy, khi hoạt động, một số linh kiện sẽ yêu cầu cung cấp và tiêu tán một công
suất cao, khoảng 15 Watt hoặc hơn. Lúc này yêu cầu việc tản nhiệt để giữ ổn định
nhiệt độ hoạt động cho linh kiện, hạn chế phát xạ các tín hiệu điện từ không mong
muốn. Vì các bộ xử lý công suất cao, tốc độ cao được thực hiện trong nhiều thiết kế,
các kỹ thuật thiết kế đặc biệt được yêu cầu cho việc hạn chế giao thoa điện từ EMI và
giảm nhiệt cho các linh kiện.
Các thiết bị tản nhiệt thường được cách ly về điện với các linh kiện thông qua
các kết nối cách điện, dẫn nhiệt tốt như ở hình 2.5. Nhưng lúc này sẽ tồn tại các thành
phần điện kháng và cảm kháng không mong muốn như ở hình 2.6.
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Hình 2.5: tản nhiệt nối đất
Hình 2.6: Hoạt động tản nhiệt nối đất
Các tụ ghép sẽ hạn dòng RF kiểu ghép sai phân giữa nguồn, đất và các chân tín

hiệu. Khi linh kiện hoạt động ở hiệu suất cao (chuyển mạch đồng thời) thì thiết bị tản
nhiệt sẽ hạn chế việc phát xạ một dòng ghép sai phân tần số cao giữa bề mặt và linh
kiện. Và việc đặt thiết bị tản nhiệt nối đất lên trên linh kiện sẽ tạo ra một điện áp tham
chiếu 0V gần bề mặt linh kiện hơn lớp đất trên mạch in. Khi đó sẽ thắt chặt ghép kiểu
đồng nhất giữa bề mặt linh kiện với thiết bị tản nhiệt hơn là giữa linh kiện với lớp đất.
Vi mạch cấu trúc tập lệnh rút gọn (RISC) hay vi mạch VLSI thông thường có
một tần số tự cộng hưởng cao do nhà sản xuất và tần số xung nhịp nội. Vì vậy, các vi
mạch VLSI thường phát xạ điện từ RF nhiều hơn so với các phần tử khác vì vậy cần
có các kỹ thuật hạn chế phát xạ RF được quan tâm thiết kế bởi nhà sản xuất.
Việc sử dụng tản nhiệt nối đất sẽ giải quyết được các vấn đề quan trọng chính:
- Giảm nhiệt cho vi mạch trong quá trình hoạt động.
- Chống lại việc phát xạ sóng điện từ được sinh ra bởi các dao động nội ra
không gian tự do và gây ảnh hưởng đến các thành phần khác.
- Tụ điện cách ly kiểu đồng nhất sẽ loại bỏ việc phát sinh dòng RF kiểu đồng
nhất được tạo ra trực tiếp từ lớp bề mặt linh kiện, từ mặt đế hay bên trong
gói bởi việc ghép nối với đất.
CHƯƠNG 2: THIẾT KẾ MẠCH SỐ HẠN CHẾ PHÁT XẠ ĐIỆN TỪ
Trong việc thực hiện tản nhiệt nối đất thì tất cả các kết nối phải đảm bảo giao
tiếp với đất – mức tham chiếu 0V – chung quanh linh kiện ít nhất là ¼ inch (0.125
cm). Tại mỗi kết nối việc cần thiết phải đặt hai cặp điện dung song song, xen kẽ giữa
các điểm nối đất: 0.1 với 0.001 và 0.01 với 100 . Phổ phát xạ RF từ các vi
mạch RISC thường vượt quá 1 GHz. Các vi mạch RISC và VLSI thường yêu cầu
nhiều điểm nối đất xung quanh bốn góc hơn so với các linh kiện khác, kết hợp với
thiết bị tản nhiệt nối đất để hạn chế phổ phát xạ nhiễu điện từ EMI.
CHƯƠNG 3: THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
Chương 3 THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
Chương này sẽ trình bày các đường giao thoa điện từ trong mạch số. Kỹ thuật
ghép nối các phần tử với nhau, đảm bảo tương thích và toàn vẹn tín hiệu. Ngoài ra còn
có một số kỹ thuật phần mềm để tối ưu phần cứng, hạn chế nhiễu điện từ.
Các bộ vi xử lý là các máy tính thu nhỏ, các mạch số được xây dựng từ các vi

mạch này dễ bị ảnh hưởng bởi sự thay đổi nhanh của tín hiệu, dễ gây ra các tính toán
sai lệch. Vì vậy yêu cầu phải có thành phần hạn chế sự ảnh hưởng điện từ từ các phần
tử bên ngoài lên các vi mạch số.
3.1Các đường giao thoa điện từ
Hầu hết các can thiệp điện từ trong các mạch số đều tham chiếu về điện thế đất,
cho dù đó là kiểu đồng nhất RF hay là quá độ tín hiệu, và gây ảnh hưởng đến các nút
nhạy nhiễu. Điều này xảy ra do có một trở kháng cao khi chuyển từ kiểu đồng nhất
sang kiểu sai phân do việc bố trí đường mạch in. Giao thoa kiểu sai phân sẽ không lan
truyền từ bên ngoài vào mạch theo các giao diện ngoại vi. Vì vậy, đầu tiên cần tập
trung vào việc bố trí đường mạch in để giảm thiểu việc chuyển đổi từ kiểu đồng nhất
sang kiểu sai phân, sử dụng các đường nối đất thích hợp; thứ hai thực hiện các thiết kế
cơ khí để tránh dòng giao thoa với đường nối đất từ các mạch logic. Đặt các bộ lọc tại
các ngoại vi hoặc cách ly để đảm bảo một dòng dẫn an toàn đối với các giao thoa tín
hiệu.
Một mạch số điển hình thường bao gồm các khối mạch: nguồn cấp điện, giao
tiếp điều khiển, bảng mạch xử lý, các kết nối bên trong và bên ngoài có thể hoạt động
ở tần số cao ở trường hợp quá độ như bố trí trong hình vẽ 3.1.
Hình 3.1: Cấu trúc mạch số tần số cao: quá độ
CHƯƠNG 3: THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
Tại các đường mạch tham chiếu đất 0V sẽ xuất hiện mạng lớn các điện cảm kết
hợp với các điện dung của đường dây. Nếu có một nền 0V bao phủ thì cảm kháng
đường dây sẽ thấp, tuy nhiên tổng dung kháng sẽ cao hơn. Một dòng quá độ kiểu đồng
nhất xuất hiện ở nguồn cung cấp có thể đi qua đường nối đất 0V, tạo ra một sự thay
đổi đột ngột đi qua bất kỳ hay tất cả các đường mạch như ở hình 3.1:
- Đi qua cuộn sơ cấp và thứ cấp của nguồn đến đất 0V hoặc đi qua các thành
phần mạch rồi đi về đất.
- Giống như ở trên, nhưng đi đến các ngoại vi.
- Đi trực tiếp xuống đất, sau đó vượt qua các điện dung ghép và đến các ngoại
vi.
Ngoài ra, một sự phóng điện có thể xảy ra tại bất kỳ tiếp xúc nào của các thiết

bị. Các trường hợp xảy ra như được mô tả ở hình 3.2 là tại các kết nối điều khiển (bàn
phím), các cáp nối bên ngoài và các đầu kim loại có thể xâm nhập. Sự phóng điện cho
các đối tượng dẫn điện gần đó sinh ra dòng điện quá độ cao và được dẫn vào các thiết
bị bởi các đường dẫn hoặc các ghép trở kháng chung.
Hình 3.2: Cấu trúc mạch số tần số cao: phóng điện
Như vậy các kỹ thuật nhằm hạn chế sự quá độ và phóng điện tương tự với việc
hạn chế sự phát xạ RF, và các thành phần được sử dụng giống nhau cho cùng mục
đích. Yêu cầu đặt ra là có thành phần hấp thụ hoặc chuyển tiếp các dòng quá độ và
dòng sinh ra do phóng điện trực tiếp xuống đất như hình 3.3.
CHƯƠNG 3: THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
Hình 3.3: Bảo vệ dòng quá độ và dòng phóng điện
Để hạn chế ảnh hưởng của sự phóng điện là phải có một bề mặt cách cách ly,
nghĩa là che chắn xung quanh mạch số bằng các hợp chất cách điện. Trong kỹ thuật
thiết kế đường mạch, để hạn chế dòng quá độ, cần đảm bảo khoảng cách giữa các
đường mạch in ít nhất là 2mm và khoảng 6mm với các bề mặt bên ngoài. Ngoài ra cần
thực hiện các kỹ thuật:
- Đặt các giao diện ngoại vi gần với nhau.
- Lọc tất cả các tín hiệu tại các giao tiếp ngoại vi.
- Cách ly các giao tiếp nhạy điện bằng các ghép nối ferrit, quang…
- Sử dụng cáp nối đất với các giao diện phát xạ.
- Bọc chắn cách ly với các điểm bức xạ điện từ bên ngoài.
Ví dụ về cách ly và đường mạch in với các bàn phím như ở hình 3.4.
Hình 3.4: Cách ly đất với màn bàn phím
CHƯƠNG 3: THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
3.2Bộ định thời Watchdog
Sử dụng bộ định thời WD để khắc phục sự mất kiểm soát chương trình, đảm
bảo độ tin cậy của sản phẩm, hạn chế các điểm vượt ngưỡng biên độ gây ra do lặp
chương trình trong các mạch lập trình cứng.
Kỹ thuật thiết kế mạch có thể hạn chế tối đa biên độ tín hiệu gây nhiễn và kiểm
soát thành phần ảnh hưởng làm sai lệch hoạt động của các mạch vi xử lý. Tuy nhiên,

do sự trùng hợp ngẫu nhiên của các tín hiệu có biên độ cao tại một số thời điểm có thể
gây sai lệch tín hiệu trong việc chuyển tiếp tín hiệu. Một giải pháp an toàn nữa để đảm
bảo sự tin cậy của bộ vi xử lý là dựa trên việc chấp nhận rằng chương trình phần mềm
sẽ thường xuyên bị gây lỗi, và sẽ cung cấp một công cụ có thể tự động khôi phục lại
hoạt động của chương trình, đó là bộ định thời Watchdog.
Nguyên tắc hoạt động dựa trên việc chương trình điều khiển sẽ rơi vào vòng lặp
vô tận vô nghĩa khi vi mạch bị gây nhiễu bởi các giao thoa điện từ. Lúc đó bộ định
thời sẽ không được kích hoạt theo chu kỳ cài đặt, và sẽ yêu cầu vi xử lý thực hiện một
thao tác cụ thể, đơn giản bất kể chương trình đang được phục vụ, để thiết lập lại địa
chỉ chương trình. Hoạt động này được mô tả ở sơ đồ hình 3.5 và giản đồ xung kích
hoạt định thời được mô tải ở hình 3.6.
Hình 3.5: Hoạt động của bộ định thời Watchdog
CHƯƠNG 3: THIẾT KẾ MẠCH SỐ MIỄN NHIỄM ĐIỆN TỪ
Hình 3.6: Giản đồ xung hoạt động của bộ định thời Watchdog
3.3 Kỹ thuật phần mềm hỗ trợ phần cứng
Một số các kỹ thuật hạn chế sự can thiệp còn có thể được thực hiện bởi phần
mềm nhằm xác định dữ liệu và sửa lỗi hiệu quả. Việc sử dụng phần mềm linh hoạt sẽ
làm giảm và đơn giản phần cứng, góp phần làm giảm sự ảnh hưởng điện tử của các
phần tử mạch số. Một số kỹ thuật phần mềm nhằm nâng cao khả năng miễn nhiễm
điện từ là:
- Kiểm tra kiểu và phạm vi của tất cả dữ liệu đầu vào.
- Lấy dữ liệu đầu vào nhiều lần để xác nhận độ tin cậy của tín hiệu.
- Kết hợp kiểm tra tính chẵn lẻ và tính tổng trong kỹ thuật truyền số liệu.
- Bảo vệ các khối dữ liệu trong các bộ nhớ ổn định với thuật toán có khả năng
dò tìm và hiệu chỉnh lỗi.
- Dựa vào mức thay vì vào các tín hiệu ngắt cạnh.
- Định kỳ tái tạo giao diện lập trình chip.
Khi có lỗi xảy ra, thường rất khó để xác định lỗi thật sự. Kết nối với bộ thử
nghiệm trên mạch đang hoạt động không được khuyến khích vì gây ảnh hưởng đến các
khớp nối. Thông thường sẽ dùng khả năng suy luận để chuẩn đoán tình trạng hệ thống

khi không can thiệp được vào các giao I/O hoặc các đường bus. Nếu có một số chân
I/O dành riêng cho việc kiểm tra thì sẽ dễ dàng hơn. Hoặc lựa chọn việc sử dụng bộ
nhớ không bay hơi để có thể lưu trữ các chuẩn đoán, nhằm phục hồi lại chương trình
sau khi bị tác động sai lệch. Việc bảo vệ các bộ nhớ không sử dụng được mô tả như ở
hình 3.7 bằng cách sử dụng các lệnh NOP.
Hình 3.7: Bảo vệ bộ nhớ rỗi với lệnh NOPs
KẾT LUẬN
KẾT LUẬN
Tiểu luận trình bày các đặc điểm liên quan đến mạch điện tử số, đặc biệt là các
đặc tính xung của các vi mạch, nơi xử lý trung tâm và chịu ảnh hưởng lớn bởi các
nguồn nhiễu điện từ. Trong tiểu luận trình bày các kiểu ghép giữa các phần tử mạch số
trên cơ sở chiều dòng điện sinh ra trên các đường mạch và các thiết kế tương ứng đảm
bảo tương thích điện từ. Các nguồn giao thoa điện từ chủ yếu liên quan tới mạch điện
tử số gồm phát xạ điện từ và hấp thụ điện từ. Các kỹ thuật chính nhằm hạn chế phát xạ
điện từ ở các kiểu ghép được trình bày gồm kỹ thuật cách ly mạch số và ghép nối tản
nhiệt đất. Các kỹ thuật thiết kế miễn nhiễm điện từ gồm kỹ thuật hạn chế các đường
giao thoa điện từ có sử dụng bọc chắn cho mạch điện tử số, sử dụng bộ định thời
Watchdog và điều chỉnh phần mềm hỗ trợ chức năng phần cứng. Các kỹ thuật cơ bản
được nghiên cứu để đảm bảo tính tương thích điện từ của mạch điện tử số.
TÀI LIỆU THAM KHẢO
TÀI LIỆU THAM KHẢO
[1]. Tăng Tấn Chiến, “Tương thích điện từ”, NXB Giáo dục VN, 2010.
[2]. Tim Williams, “EMC for Product Designers”, 4
th
Edition, 2007.
[3]. Mark I Montrose, “EMC and the printed circuit board”, 1997.
[4]. Kraig Mitzner, “Complete PCB Design Using OrCad Capture and Layout”,
Elsevier, 2007.
[5]. Texas Instruments, “Printed Circuit Board Layout for Improved EMC”,
October 1996.

[6]. Martin O'Hara, “EMC at Component and PCB Level”,Newnes 1998.