Tiểu luận Thiết kế mạch tích hợp NỀN TẢNG XÂY DỰNG CHÍNH CHO SÓNG MILIMET THIẾT KẾ VI MẠCH ĐƯỜNG CƠ SỞ

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 1


NỀN TẢNG XÂY DỰNG CHÍNH CHO SÓNG
MILIMET THIẾT KẾ VI MẠCH ĐƯỜNG CƠ SỞ

Tóm tắt

Trong công việc này, những khái niệm thu mới và xây dựng những khối hợp nhất,
mạch cấp, những tiêu chuẩn cho thông tin vô tuyến sóng milimet tương lai được giới thiệu. Bắt
đầu từ những thiết bị thụ động và tích cực, những sự cân bằng giữa công nghệ, hiệu năng và
mạch những sự lựa chọn của những mạch đầu cuối RF sóng milimet được bàn luận. Nói riêng,
tiêu thụ điện, tiếng ồn và những sự cân bằng trực tính trong những máy khuếch đại tiếng ồn nhỏ,
những máy trộn, những bộ chia tần số và những bộ dao động được xem xét. Những khái niệm
được dẫn xuất ra được ứng dụng vào một lớp lớn của những tiêu chuẩn những thông tin vô tuyến
mà là dải băng tần rộng trong thiên nhiên ở RF và / hoặc yêu cầu một dải băng tần rộng IF

1.Giới thiệu
Sự tăng trưởng nhanh của những thông tin vô tuyến, cho những mạng cục bộ (WLANs)
và những mạng vùng cá nhân không dây (WPANs) , đã gây ra sự quan tâm trong việc sử dụng
RF mạch tổ hợp silic cho thao tác trong những dải sóng milimet [3-4]. Sự ấn định của 5 GHz dải
thông lớn xung quanh 60 GHz đã tạo ra những cơ hội mới cho công nghệ đầu cuối 60GHz.
Trong khi sự mất mát đường dẫn qua cao trong dải tần số này vì sự hấp thụ oxi và các vật cản
như những tường của những tòa nhà ngăn cản các thông tin liên lạc tầm xa, tốc độ gigabit /giây
điểm tới - điểm liên kết hoặc mạng nội bộ không dây tầm ngắn thực sự được hưởng lợi từ sự suy
giảm này; nó giảm thiểu sự can thiệp với các hệ thống khác, cho phép sử dụng lại tần số cũng
như cung cấp nhiều sự bảo mật hơn. Những khả năng khác trong dải tần số sóng milimet là
những ứng dụng tự động. Chẳng hạn như những hệ thống ra-da (77/79 GHz) tầm xa để tránh va
chạm, bảo mật (94GHz) và truyền thông băng rộng cực trong dải tần số 120GHz. Chúng ta đang

đẩy mạnh đối với tần số cao hơn như là một nhu cầu cho công suất không dây. Đây là một hệ
quả của định luật Moore cho mạng không dây.
Mặc dù hoạt động trong các dải tần số này đã từng là dành riêng cho lĩnh vực thiết bị bán
dẫn III-V-hợp chất vì độ di động điện tử cấp cao hơn của họ. Sự cố điện áp cao hơn và chất nền
cách điện bán (10

-10

Ωcm), Silic CMOS lợi ích từ quá trình phát triển nhanh công nghệ và sự
giảm chi phí tại hợp thành một thể thống nhất cao. Hiện thời f

và f

diễu hành bởi 90 nm. LP
thế hệ NMOS bóng bán dẫn, theo thứ tự là 120 GHz/280GHz tương ứng và các thiết bị hoạt
động có khả năng đạt được công suất 8dB trong băng tần 60GHz. Các nút công nghệ khác, chẳng
hạn như công nghệ 65nm và 45nm, có hiệu suất RF thậm chí tốt hơn với mức tiêu thụ ít điện
năng hơn. Chúng ta hiện thời đang phải đối mặt một sự thúc đẩy công nghệ và kết quả của nó là
những thiết bị nhanh hơn và nhanh hơn. Các thành phần thụ động (cuộn cảm, đường dây và tụ
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 2

điện bằng kim loại - kim loại) cũng có thể mở rộng quy mô và họ có thể bổ sung cho các hoạt
động của thiết bị hoạt động bằng cách ví dụ như: tạo ra được một băng thông nhỏ thông qua các
tải cộng hưởng. Sự kết hợp chưa từng có và sự hiện diện của các lĩnh vực ứng dụng sóng milimet
được ưu đãi rõ ràng cho hoạt động tiếp tục nghiên cứu .
Nhân tố căn bản của những thiết bị thu phát sóng milimet ở đường gốc CMOS liên quan
đến sự hợp nhất và sự giảm chi phí. Hơn nữa, thông lượng cao (> 4Gb / s) phổ biến cho một số
truyền dữ liệu bùng nổ đòi hỏi phải xử lý tín hiệu kỹ thuật số tốc độ cao. Điều này có thể đạt

được chỉ trong quá trình cơ bản nhanh nhất CMOS.
Có nhiều thách thức cho các nhà thiết kế CMOS trong sóng milimet các băng tần. Trước
hết, do sự mất mát con đường cao của kênh không dây 60GHz, kết hợp với tiếng ồn hạn chế và
khả năng xử lý điện năng của công nghệ CMOS thông thường ở tần số này. Làm cho thông tin
liên lạc - SNR cao trong dải tần 60 GHz vô cùng khó khăn. Thứ hai, một quá trình CMOS đặt ra
nhiều thách thức thiết kế cho hoạt động tại tần số sóng mm, do có sự xuất hiện việc tổn hao trong
các chất nền. Thứ ba, ảnh hưởng của những phần tử thụ động cho CMOS thiết bị phần tử nhỏ
hơn micrômet sâu trong vùng tần số cao dẫn đến MOSFET mô hình không chính xác.
Trong các phần sau, chúng tôi đang giải quyết các thiết kế của chính một số xây dựng các
khối thu phát sóng milimet trong một cơ sở CMOS LP quá trình cung cấp 1.2V. Kết quả đo được
chứng minh các thủ tục thiết kế và các mô hình phân tích trong suốt vật liệu.

2. Các thành phần thụ động và tích cực

Để đạt được tăng cao cũng như sự ổn định và cô lập đảo ngược ở 60GHz, một giai đoạn
bộ khuếch đại được chọn là các khối xây dựng cơ bản mạch cho giảm thiểu tiếng ồn bộ khuếch
đại và khuếch đại công suất. Đối với khuếch đại công suất, Bộ khuếch đại cấu hình cũng có thể
thư giãn căng thẳng điện áp trên mỗi bóng bán dẫn cá nhân rằng có thể dẫn đến sự cố và thất bại.
Các phép đo của giai đoạn bộ khuếch đại dựa trên hai kỹ thuật khác nhau tương phản - đưa vào,
trình bày trong Hình 1. đầu tiên phương pháp dựa trên một cấu trúc ngắn mở tải với một thiết bị
bộ khuếch đại như tải. Các thứ hai kỹ thuật tương phản - đưa vào dựa trên các thông số ABCD
và chính xác đo lường của trái phiếu các miếng đệm và cơ cấu đường dây truyền tải. Kết quả là,
ABCD ma trận của DUT được chiết xuất. Các kết quả đo (Hình 2) gần như tương tự cho S11,
S12, S22 và khác nhau với 1dB cho tham số S21.
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 3

Hình.1 Mô tả thiết bị bộ khuếch đại hai tầng

Chúng tôi xem xét phương pháp đầu tiên đáng tin cậy hơn do số lượng ít hơn của tính toán cần
thiết để trích xuất S-những thông số của DUT. Mặc dù chất nền silic tổn hao, các yếu tố thụ động
với chất lượng tốt vẫn còn khả thi. So với xoắn ốc cuộn cảm ở tần số sóng mm, đòi hỏi kiến thức
chi tiết về chất nền và phân tích của dòng xoáy, đường dây truyền tải được tốt hơn phù hợp thực
hiện các điện cảm nhỏ trong băng tần số này.
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 4



Hình 2. Thiết bị bộ khuếch đại hai tầng : Đo kết quả

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 5



Hình 3. Màng mỏng, Trên mạch vi xử lý, Đường dây truyền tải điện có thể chế tạo được bằng
cách sử dụng công nghệ in bảng mạch phù hợp với phía bên những bản mạch.
Trong thiết kế đề xuất, Đường dây dòng bao gồm M1 làm mặt bằng phẳng và M6 là
đường tín hiệu, Được sử dụng trong các mạng lưới phù hợp và mạch cộng hưởng (xem hình 3).
Khoảng cách rộng giữa tín hiệu và M6 đường mặt đất, ủng hộ các hành vi đường dây truyền tải
điện có thể chế tạo bằng các sử dụng công nghệ in bảng mạch thay vì đặc tính CPW của nó. Để
bị cô lập tốt hơn giữa các đường lân cận, dải đất (M6), được coi là cả hai bên của đường tín hiệu.
D khoảng cách từ đường tín hiệu mặt đất hàng đầu là lớn hơn nhiều so h khoảng cách đến mặt
đất dưới. Trong cấu trúc này, M6 đường mặt đất hàng đầu kết nối với M1 quá nhiều qua tất cả

các ngăn xếp kim loại. Điều này sau đó có thể cung cấp một mặt phẳng nằm ngang được xác
định và cung cấp một mật độ kim loại hợp lý có thể đáp ứng các quy tắc thiết kế cho sản xuất.
Quá trình sử dụng các tính năng mạ vàng/bạc vào đồng cho 6 lớp kim loại (5 mỏng + 1 dày) và
thấp k (<3.0) liên kim loại điện môi giữa các lớp kim loại mỏng.
Đối với tương phản-đưa vào, kỹ thuật L-2L được sử dụng. Hình 4 cho thấy đo điện cảm
của đường dây truyền tải là một chức năng của chiều dài.
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 6


Hình 4. Kết quả đo loại đường dây truyền tải điện có thể chế tạo bằng cách sử dụng công nghệ in
bảng mạch.


Hình 5. Me6-Me5 Phép đo tụ điện

Việc mất đưa vào đo được của đường dây là 0,065 NP / mm tại 60 GHZ. cho tách và
cộng hưởng, Me6-Me5 tụ điện được đề xuất. Một ô đơn vị tắt về 10fF được sử dụng để tạo ra các
giá trị điện dung lớn hơn như mong đợi, tổng điện dung và ký sinh trùng, cũng như, quy mô khá
tuyến tính với số lượng tế bào (xem hình.5 ). Một kích thước thiết kế thêm là sự hiện diện của
các lớp ALUCAP trên đầu trang của tụ điện
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 7


3.I / Q Bộ chuyển đổi xuống

Một hệ thống băng thông rộng không dây có khả năng cung cấp dung lượng 10x và hoạt động ở

tần số 10 lần mang vô tuyến không dây hiện hành sẽ yêu cầu một thay đổi cơ bản trong thiết
kế mạch CMOS và cách tiếp cận mới mạch / thiết kế hệ thống. Có thể cho rằng, các kiến
trúc khác nhau áp dụng cho một mm sóng nhận. Để minh họa các vấn đề có thể xảy
ra, một I /Q xuống-máy đổi điện cho điểm thấp nhất-IF/gần giống điểm thấp nhất -
IF nhận sẽ được thảo luận trong phần tiếp theo.


Hình 6. I/Q Xuống – Máy đổi điện

Theo dự kiến, mô phỏng Vuông góc xuống chuyển đổi từ (hình .6) đòi hỏi một vuông
góc 60GHz dao động và hai máy trộn hài hòa. Thế hệ của các tín hiệu vuông góc với nhiều
pha bộ lọc hoặc phân chia tần số 2 với một chia tần số tĩnh được loại trừ sau khi một phân
tích chuyên sâu. Trong trường hợp đầu tiên, mức độ trở kháng thấp, để chống lại các hiệu ứng ký
sinh trùng. Vì vậy, trở kháng đầu ra thấp đệm là cần thiết, làm cho giải pháp này là khó
khăn hoặc quá đói. Một tĩnh chia tần số làm việc tại 120GHz là một lần nữa bị loại trừ do thời
gian vận chuyển thấp cần thiết trong các thiết bị hoạt động ở tốc độ đó. Như chúng ta sẽ thấy, tần
số ngăn hoạt động tại 60GHz nào được nêu ra trong một giai đoạn nghiên cứu. Vì vậy, toàn bộ
khái niệm nên được nghĩ ra sau khi giải quyết các vấn đề thế hệ LO. Điều này sẽ được giải thích
trong các chương kế tiếp.
3.1/ Bộ khuếch đại thấp, tiếng ồn
Đối với các lợi ích điện lớn, một thiết kế đa giai đoạn là bắt buộc. Một hai giai đoạn
cascode LNA được trình bày trong (hình 7). Hai giai đoạn giống hệt nhau và có 50Ω đầu vào /
đầu ra. Mặc dù cấu hình cổng thông thường cung cấp một băng thông rộng phù hợp với đầu vào,
xem xét tiếng ồn tương đối lớn hơn và tăng điện năng thấp hơn, điều này cấu trúc liên kết loại trừ
khả năng là giai đoạn đầu vào. Cảm thoái hóa, phổ biến trong một-GHz thiết kế thấp, làm giảm
hiệu lực độ hỗ dẫn và do đó, điện tăng. Trong cách tiếp cận của chúng tôi, các bóng bán dẫn
cascode cung cấp sự cô lập đảo ngược và đảm bảo vô điều kiện ổn định. Phù hợp với đầu vào
được thực hiện với một m bị đẩy xuống đất với một 5pFL1 truyền phù hợp với chiều dài 155 tụ
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 8

điện. Sản lượng cộng hưởng bao gồm đường dây truyền tải L3 với một. phù hợp với sản lượng
chia điện dung (C1 và C2) cho 50 IBIAS thiên vị hiện tại kiểm soát các điểm hoạt động của các
giai đoạn cascode. Khi CMOS kích thước quy mô xuống, sức đề kháng cửa khẩu (RG) thiết lập
thấp hơn bị ràng buộc của tiếng ồn tối thiểu con số. Tăng cường các yếu tố xếp là một cách hiệu
quả để giảm tiếng ồn.Tuy nhiên, khi các yếu tố gấp vượt quá giá trị là 40, tiếng ồn từ RG đóng
góp không đáng kể đến tổng số tiếng ồn. Cực giới thiệu bởi cascade bóng bán dẫn phụ thuộc vào
độ hỗ dẫn M2 (M4) và nhiễm vào trong điện dung tại các nút cascode. Như một hệ quả, ở tần số
cao, giảm được năng lượng và đóng góp tiếng ồn của các bóng bán dẫn cascade nâng cao. Vì
vậy, tiếng ồn đầu vào gọi của một giai đoạn cascode sẽ tăng đáng kể. Một bóng bán dẫn cascode
lớn có thể được tha thứ nếu một giai điệu điện dẫn ra điện dung tại nút cascode. m chiều dài
hành vi Đường dây truyền tải 174µm như một cuộn dây, cải thiện kết hợp giữa các giai đoạn,
bằng cách điều chỉnh đi hiệu quả của việc điện dung ký sinh tại nút nguồn. Điều này làm tăng độ
lợi của sân khấu bằng cách gần 20%. Trong giai đoạn cascode truyền thống, sự đóng góp tiếng
ồn của M2 tăng từ 1% ở phạm vi thấp GHz đến 32%, 60GHz. Khi các cộng hưởng điện dẫn được
sử dụng, đóng góp tiếng ồn của các thiết bị cascode được giảm xuống còn 4,6% tại 60GHz. LNA
CMOS với giai đoạn tăng liên thúc đẩy đã được thực hiện trong một quá trình kỹ thuật số CMOS
90-nm.


hình .7. Hai giai đoạn cascode LNA được đẩy mạnh

Tiêu thụ điện năng của LNA hai giai đoạn 10%) và diện tích tổng cộng làvới tăng tăng là
10mW từ một nguồn cung cấp 1.2V (±10%) và tổng cộng diện tích bề mặt 0.856mm

. (Hình
8) cho thấy cách chụp vi ảnh con chip. Có được sức mạnh đovà con số tiếng ồn của các LNA
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 9

được trình bày trong (Hình 9). Con số tiếng ồn (NF)gần 5dB ở băng tần 59-61GHz. Trong cùng
một băng tần số, có được sức mạnh là tốt hơn so với 19dB.



Chip Area=0.856


hình .8. Hai giai đoạn cascode LNA: hình ảnh vi mạch

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 10


Hình .9. Hai giai đoạn cascode LNA: đo lường kết quả

3.2. Điều hòa / bộ trộn hài bậc 3

Giảm bớt - chuyển đổi I / Q trộn được sử dụng trong các dịch con đường nhận đến 60
GHz RF tín hiệu, khuếch đại của LNA, không trung gian tần số. Trong thiết kế bộ trộn tổng thể,
tăng sức mạnh, tính tuyến tính, đơn biên (SSB) con số tiếng ồn và điện năng tiêu thụ là các thông
số thiết kế quan trọng. Những thông số này là không dễ dàng để đạt được cùng một lúc, đặc biệt
là ở 60 GHz. Thông thường, một bộ trộn Gilbert tăng gấp đôi cân bằng được sử dụng như một
công cụ chuyển đổi xuống, cho nó tạo ra biến dạng thậm chí đặt hàng ít hơn và đã cách ly tốt
LO-IF. Tuy nhiên, trong thiết kế một kết thúc của chúng tôi, nó là khá khó khăn để tạo ra sự khác
biệt giữa tín hiệu đầu vào để trộn mà không có giai đoạn không phù hợp, có thể dẫn đến biến
dạng thậm chí đặt hàng. Ngoài ra, đối với một tản quyền lực nhất định, một máy trộn cân bằng

duy nhất có đầu vào ít hơn gọi tiếng ồn hơn so với một cân bằng tăng gấp đôi.
Vì vậy, một máy trộn cân bằng được sử dụng trong công việc này. Hòa trộn cân bằng đơn
lẻ từ Fig.10 có thể hoạt động trong chế độ hòa hoặc tiểu-hòa (xem hình .11) tùy thuộc vào giai
đoạn của LO tín hiệu có mặt tại các cửa của các cặp chuyển đổi. M1 bóng bán dẫn đại diện dẫn
lẫn nhau đầu vào, chuyển đổi tín hiệu điện áp đầu vào RF vào một dòng tín hiệu. Điện trở được
sử dụng như tải đầu ra cho zero-IF/near zero-IF chuyển đổi.
Hai bóng bán dẫn trên hoạt động trong cấu hình khác biệt giữa và được điều khiển bởi
các tín hiệu LO chuyển đổi các bóng bán dẫn từ thấp tới cao gm. Theo đó, hiện tại từ dẫn lẫn
nhau được gửi đến khác biệt giữa các ngành và chuyển đổi tần số mong muốn. Cách kết nối dẫn
lẫn nhau, cốt lõi chuyển mạch và điện trở tải, gây khó khăn cho giữ tất cả các bóng bán dẫn trong
khu vực bão hòa của họ ở cấp điện áp 1.2V.

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 11



Hình 10. Bộ trộn điều hòa đơn ổn định

Trong số các sự điều biến qua lại gây ra bởi phi tuyến, các sản phẩm thứ hai và thứ ba để
sự điều biến qua lại là mối quan tâm của chúng tôi, họ có thể tạo ra sideproducts trong dải gốc IF
hoặc tại. Việc đạt được chuyển đổi có thể được tạm ước tính họ có thể tạo ra được chuyển đổi
của độ hỗ dẫn và trở kháng đầu ra. Nếu tín hiệu LO chuyển đổi được đưa ra bởi một làn sóng
vuông lý tưởng với biên độ 1, bỏ qua các điều kiện để cao hơn và hiện tại lên chuyển đổi biên ở
đầu ra, chúng tôi nhận được chuyển đổi điện áp:


=







(1)

feedthrough LO tín hiệu ở đầu ra:



=






(

) (2)

Do đó, tuyến tính tốt hơn và đạt được cao hơn có thể đạt được bằng cách tăng dòng thiên vị của
transconductor. Giá phải trả là sự gia tăng quyền lực tiêu thụ. Hơn nữa, một dòng điện lớn thông
qua các cặp chuyển đổi gây ra các vấn đề về khoảng không điện áp và đòi hỏi phải có một điện
áp LO ổ đĩa lớn hơn. Một có thể giải pháp là hiện chảy máu. Để giảm bớt sự đóng góp tiếng ồn
từ các chảy máu đường dẫn, một điện trở thay vì sử dụng thiết bị hoạt động tạo ra sự chảy máu
hiện hành. Chảy máu hiện tại cho phép kiểm soát độc lập của dòng DC cặp chuyển đổi giảm
cống hiện tại của các thiết bị chuyển mạch mà không có transconductor hiệu suất suy thoái. Điều
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 12

này dẫn đến một chuyển đổi cao hơn đạt được bằng cách sử dụng điện trở tải cao hơn. Tuy
nhiên, phương pháp này làm giảm transconductance của các thiết bị chuyển mạch, tăng trở
kháng tại nguồn thiết bị đầu cuối của các thiết bị chuyển mạch. Điều này gây ra RF dòng chảy
hiện tại vào các vật ký sinh tụ điện tại nút nguồn. Kết hợp những lợi thế của hai giải pháp này,
một điện dẫn vào nút nguồn được sử dụng để cộng hưởng với điện dung ký sinh,cho phép nhất
hiện nay được sản xuất bởi M1 chảy các thiết bị chuyển mạch. Một tăng chuyển đổi năng lượng
của 4dB và con số tiếng ồn của 8.6dB là có thể với điều này cấu hình. Các mạch tương tự có thể
được vận hành trong một chế độ sub-hài hòa như được đề xuất bởi hình .11. Đối với sự hiểu biết
tốt hơn, trong bốn giai đoạn LO ở 30GHz (WRF / 2) là phác thảo. Hãy cho chúng tôi giả định
rằng các bóng bán dẫn chuyển đổi M2 M5 bật / tắt hoàn toàn bởi các tín hiệu LO. Các dòng
chảy trong chuyển đổi cặp được cho bởi:



Theo dự kiến, hai dòng này trong giai đoạn chống và rõ ràng, LO thứ hai hài hòa sẽ kết
hợp với tín hiệu RF để sinh ra nhịp-tiếng tại IF. So với hòa trộn một máy trộn hài hòa phụ có vấn
đề tự trộn nhỏ, nhưng nó có được chuyển đổi thấp hơn và kém hơn con số nhiễu.

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 13



Hình 11.Phụ điều hòa bộ trộn cân bằng đơn

3.3.Tần số dải phân cách

Trong một hệ thống điều chỉnh tần số giai đoạn đầu tiên của chia tần số là một thành
phần quan trọng do yêu cầu của tần số cao, băng thông rộng và độ nhạy đầu vào cao. Các tần số
cao thường được sử dụng chia kiến trúc tĩnh, Máy phay và sự phun bị khóa. Mặc dù, hai cấu
hình sau có thể đạt được tần số cao với mức tiêu thụ điện năng thấp, họ vốn thu hẹp băng tần. Vì
vậy, họ không phải là hoàn toàn phù hợp cho các băng thông 7GHz yêu cầu trên toàn thế giới
cho các băng tần 60GHz. Trong so sánh tần số tĩnh, chia băng thông rộng nhưng tiêu thụ nhiều
năng lượng hơn. Trong phần này chúng tôi trình bày một chia tần số tĩnh được cải thiện với hoạt
động băng thông rộng. Như một phím cho phép thành phần, một điện dẫn nhỏ gọn, ngăn xếp, đã
được sử dụng trong các chốt và bộ đệm đầu ra. Các bộ đệm đầu ra, đế trên máy nhân đôi fT được
bao gồm cho các mục đích đo lường.
Sơ đồ khối của một chia 2:1 tần số thông thường tĩnh được hiển thị trong (hình .12). Nó
bao gồm hai tầng (tổng thể và các phần phụ) D-chốt. ngược -pha xung đồng hồ ổ D-chốt và hoạt
động phân chia đạt được bằng cách kết nối các nô lệ đảo ngược kết quả đầu ra để làm chủ chốt
đầu vào D Mỗi chốt D dựa trên logic MOS chế độ hiện hành (MCML) và bao gồm các bóng
bán dẫn dữ liệu: M1,M2 và các bóng bán dẫn chốt: M3, M4 như thể hiện trong hình .13. Logic
MCML đặc trưng bởi các biến động điện áp nhỏ, do đó tốc độ chuyển đổi cao, liên tục tiêu thụ
điện năng và khả năng miễn dịch tiếng ồn do để hoàn thành sự khác biệt giữa kiến trúc. Tần số
hoạt động tối đa của chia phụ thuộc vào tốc độ của CML chốt, mà lần lượt được giới hạn bởi
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 14

công nghệ, ký sinh trùng điện dung của các thiết bị và bố trí gắn vào. Trong thiết kế này, hiệu lực
của sau hai đã được giảm thiểu bằng cách tối ưu hóa mạch chốt-D và tối ưu bố trí của các chia.
So sánh thiết kế trước đó được công bố, có sử dụng kích thước tương tự cho các dữ liệu và các
bóng bán dẫn chốt, thiết kế này có khác nhau kích thước cho cùng, như phác thảo trong hình.13


Hình 12. Bộ chia tần số tĩnh với bộ đệm đầu ra

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 15



Hình 13.MCML D-Chốt cho bộ chia tĩnh

Những phản hồi tích cực giữa M3 và M4 ngụ ý rằng chỉ có một dòng nhỏ là yêu cầu của
phần chốt để có một quyết định khó khăn giữa các mức cao và thấp của đầu ra. Tham số mô
phỏng cho thấy chiều rộng tối ưu của các bóng bán dẫn M3 và M4 là 5 / 8 lần chiều rộng của M1
(M2). Ngoài ra, các bóng bán dẫn chốt nhỏ hơn cung cấp ít điện dung vật ký sinh tại các nút đầu
ra của M1 và M2 và do đó tăng cường tốc độ chuyển đổi của truyền điện tích giữa chúng. Khi
các bóng bán dẫn chốt không yêu cầu hiện tại giống như các bóng bán dẫn dữ liệu, lựa chọn các
kích thước khác nhau cho các bóng bán dẫn M6 và M7 điều khiển phân phối hiện tại. Các bóng
bán dẫn thứ hai được thêm vào để duy trì cấu trúc khác biệt cho các đầu vào đồng hồ và tránh bất
kỳ sự mất cân bằng. Việc tiêu thụ hiện tại trong các dữ liệu và các bóng bán dẫn chốt là 12mA và
9mA. Các kích thước tối ưu cho bóng bán dẫn M6 và M7 được thể hiện trong hình.13. mạch mắc
rẽ cuộn cảm L1, trong loạt với điện trở RL, bao gồm hoạt động băng thông rộng.
Điện dẫn mạch mắc rẽ đạt đỉnh (L1) được thực thi trong một cấu trúc khác biệt với điểm
trung tâm kết nối với VDD và giá trị của nó là 125pH. Một yếu tố chất lượng cao Q không phải
là các điện trở tải kết nối trong loạt với điện dẫn xác định Q. Bằng cách thực hiện nó như là một
điện dẫn xếp chồng lên nhau bằng cách sử dụng bốn lớp kim loại hàng đầu có hiệu lực, các khu
vực của điện dẫn được giảm thiểu. Kim loại 1 được sử dụng như một cấu trúc xương cá bên dưới
điện dẫn cho cách ly tốt hơn.
điện dung. Hai lớp liên tiếp (ví dụ như M6 và M5) được thay thế bằng một chiều rộng bằng kim
loại do đó, điện dung vật ký sinh chỉ hiện diện giữa các lớp, ngay cả (M6, M4) và các lớp lẻ (M5,
M3). Các kim loại điện dung chất nền cũng được giới hạn M3. Giả sử chiều dài kim loại của mỗi
lượt một nửa của điện dẫn là L1, L2, l2n, chiều rộng bằng kim loại như W, kim loại kim loại
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 16

điện dung chồng chéo lên nhau như CMM (k) và kim loại điện dung chất nền Cm-s (k) tổng điện
dung vật ký sinh theo ước tính của mô hình điện dung phân phối bằng cách sử dụng (5) và (6):



Trong nhiều trường hợp, sản lượng bộ đệm quá tải các mạch quan trọng, làm giảm hiệu
suất của họ. Điều này đúng trong trường hợp chia tần số, do đó, việc thiết kế của bộ đệm đầu ra
nỗ lực để giảm thiểu tải điện dung tại các nút đầu ra của chốt. Nó bao gồm một giai đoạn khác
biệt, sửa đổi vào một giai đoạn nhân đôi fT bằng cách thêm các bóng bán dẫn M2 và M3 như
được trình bày trong hình.14. Thiết lập này khoảng nửa điện dung Công ty Cgs so với một giai
đoạn khác biệt giữa (giữ độ hỗ dẫn không đổi) và cũng làm tăng băng thông thống nhất lợi của
bộ đệm. Mạch mắc rẽ nhỏ gọn đạt đỉnh điện dẫn được thiết kế cho các chốt-D được sử dụng lại
trong bộ đệm mà không gia tăng đáng kể trong khu vực.
Một thiết kế khác biệt này được áp dụng trong cả hai chốt-D và bộ đệm đầu ra, bố trí
được giữ như đối xứng càng tốt. Các kết quả đầu ra vuông góc sử dụng dòng 50_transmission
các tấm lót trái phiếu. Bốn RF đầu ra và hai miếng đệm đầu vào RF cho các phép đo. Do những
hạn chế bệ trái phiếu khu vực chip là 0.9x 0.7mm2. Tuy nhiên, khu vực hoạt động là ít hơn một
nửa giá trị trên. Hiển vi chip được hiển thị trong hình.15. Chia được đo trên vi mạch với đầu dò
khác biệt giữa tần số cao (GSGSG). 180 ° lai ghép cung cấp cho các giai đoạn đầu vào đồng hồ
yêu cầu chống. Độ nhạy đầu vào đo như là một hàm của tần số được hiển thị trong Hình.16.

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 17

Hình 14. Bộ đệm đầu ra
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 18



Hình 15. Bộ đệm đầu ra

Độ nhạy đầu vào cao nhất được đo ở 22GHz và tối đa tần số hoạt động của dải phân
35.5GHz. Tần số tối đa phân chia đạt được một tiêu thụ điện năng của chốt-D 14.4mW mỗi từ
một 1.2V cung cấp điện. Mỗi bộ đệm đầu ra tiêu thụ 9.6mW và sức mạnh tổng tiêu hao là
48mW. hình.17 cho thấy quang phổ đầu ra đo tại tối đa tần số hoạt động, sản lượng điện của-
40dBm bao gồm các thiệt hại từ các dây cáp và ° 180 bộ nối lai (gần như 30dB). đo được giai
đoạn tiếng ồn của chia -107.7dBc/Hz tại 1MHz bù đắp từ vật đỡ trong khi tiếng ồn giai đoạn đầu
vào của máy phát điện là -102.5dBc/Hz tại tăng gấp đôi tần số và vận chuyển cùng một năng
lượng.
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 19


Hình 16.Bộ đo các phép chia tĩnh: bộ nhạy cảm đường cong
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 20

Hình 17. Bộ đo các phép chia tĩnh: bộ nhạy cảm đường cong:đầu ra quang phổ

Dải phân tần số hoạt động tĩnh tại 60GHz vẫn chưa xa tầm với. khác có thể giải pháp
phun khóa dải phân cách. Các vấn đề liên quan đến vốn có phạm vi đồng bộ hóa nhỏ làm cho
khóa ngăn tiêm ít hấp dẫn đối với VCO thể điều hướng trong một phạm vi 5-7GHz khoảng
60GHz như yêu cầu của tiêu chuẩn hóa trường hợp. Với những factoids, cùng với tiểu hài hòa
hoạt động của máy trộn của hình.11 chúng tôi kết luận rằng kiến trúc dựa trên một VCO tần số
thấp hơn là một giải pháp tốt hơn.
3.4. 60GHz phép cầu phương VCO

Các nguyên tắc của bộ dao động phép cầu phương là dựa trên ghép nối hai LC Colpitts
phần. Theo tiêu chí Barkhaussen giai đoạn thay đổi về vòng lặp phải 2p bằng hoặc nhiều của nó.
Các khớp nối qua giới thiệu một sự lệch pha p, do đó, giai đoạn chuyển đổi của hai phần phải
bằng p. Do đó, nếu hai phần giống hệt nhau, nên dao động vuông góc.
Khi chức năng chuyển giao của một bộ phận H (JW) là đối xứng xung quanh của nó tối
đa, các mô hình lý thuyết mang lại hai giải pháp có thể xảy ra equi-cho dao động tần số. Tuy
nhiên, điều này không đúng trong thực hiện thực tế. Sơ đồ mạch của VCO được phác họa trong
hình.18. Một sự khác biệt giữa Colpitts LC phần với các bộ đệm đầu ra qua cùng là giai đoạn cơ
bản của tổng số VCO giải pháp. Thêm một giao nhau-ghép nối tăng cường thông tin phản hồi
tích cực xung quanh Colpitts phần cung cấp một cơ chế đệm để khai thác năng lượng từ VCO cốt
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 21

lõi. Các tần số dao động có thể được thay đổi từ iTune và / hoặc VBULK. Ký hiệu wc tần số
Colpitts được đưa ra bởi:
ω

≅



∗
∗
()
(7)



Hình 18.Phép cầu phương VCO : Sơ đồ mạch

Ký hiệu tần số cho tình trạng này k = 0 và hai tần số khoảng cách bằng nhau khoảng wo.
Khi hồ là tổn hao (Gp_0), tần số dao động thực sự cho k = 0 khác với tần số Colppits như:

ω

≅ω


1 −





(



)
(8)

Hai tần số ω

và ω

có thể được tìm thấy từ :
ω
,
= ω

∗1 ±




(



)




 (9)

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 22

Hình 19.Phép cầu phương VCO: Nguyên tắc hoạt động
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 23



Hình 20.Phép cầu phương VCO: hình ảnh vi mạch

Trường hợp này được mô tả trong Hình .19. Rõ ràng, w xảy ra do các vòng lặp lớn hơn
lợi tại w2. Bằng việc thay đổi các yếu tố k ghép nối, tần số dao động của mạch dao động có thể
được điều chỉnh như ɷ

⋲(ɷ

,ɷ

). VCO này wasimplemented CMOS090 LP và tiêu thụ
44mA từ cung cấp 1.2V. Figure25 cho thấy một khu vực hoạt động của 495 × 216µm

.Rõ ràng,
chip là pad hạn chế, khu vực chip tổng số (với tấm lót liên kết và bao gồm cả các bộ đệm đầu ra)
1100 × 904µm

. Đặc điểm điều chỉnh của VCO (điện áp số lượng lớn khác nhau VBULK) được
trình bày trong hình.21, phạm vi điều chỉnh tổng 2GHz.
Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 24

Hình 21. Vuông góc VCO: Điều chỉnh đặc tính tốt-thô

Thiết kế mạch tích hợp

Học viên : Cao Hữu Vinh Trang 25




Hình 22.Vuông góc VCO : Giai đoạn nhiễu @ 2GHz (sau khi giảm trộn)

Cơ chế điều chỉnh hoạt động như một "gear-box" bởi bước thô với VT kiểm soát thông
qua các khoảng tiền phạt được tạo ra bởi iTune. Đối với mục đích đo lường, sản lượng VCO
giảm pha trộn 2GHz với một bộ trộn ngoài và giai đoạntiếng ồn được đo bằng cách sử dụng máy
phân tích quang phổ tiếng ồn đo lường pha thiết lập. Kết quả được trình bày trong hình.22, nó
cho thấy một tiếng ồn giai đoạn của -138.5dBc/Hz 2GHz.

3.5.Hoàn thành I / Q xuống chuyển đổi
Đối với I / Q xuống chuyển đổi từ hình.6 chúng ta cần một bộ đệm IF. các bộ đệm
không nên làm suy giảm tuyến tính của chuỗi số. Các bộ đệm IF từ hình.23
sử dụng một nguồn đi theo siêu tuyến tính theo dõi điện áp đầu vào thiết bị đầu cuối và
một loạt kháng 20W cho một trở kháng tổng sản lượng 50W.