Tiểu luận kiến trúc máy tính "Tìm hiểu và nghiên cứu hệ thống bus trong máy tính"

TRƯỜNG ĐH HỒNG ĐỨC
KHOA CNTT&TT










BÀI TIỂU LUẬN

HỌC PHẦN KIẾN TRÚC MÁY TÍNH

Đề tài:
“Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính”




SVTH : Bùi Hữu Giáp
Lớp : Đại học tin – K15
MSV : 1261030003

Thanh Hóa, 11/2013



TRƯỜNG ĐH HỒNG ĐỨC
KHOA CNTT&TT








BÀI TIỂU LUẬN

HỌC PHẦN KIẾN TRÚC MÁY TÍNH

Đề tài:
“Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính”





SVTH : Bùi Hữu Giáp
Lớp : Đại học tin – K15
MSV : 1261030003

GVHD : Lê Thị Đình




Thanh Hóa, 11/2013



LỜI CẢM ƠN

Trong quá trình học tập tại trường, em đã được học hỏi và tiếp thu nhiều kiến
thức chuyên ngành nhằm nâng cao vốn hiểu biết và là hành trang quí báu giúp chúng
em vững bước vào đời. Em xin gửi lời cảm ơn chân thành đến quý thầy cô đã giảng
dạy chúng em trong suốt thời gian qua, khoa Công Nghệ Thông Tin và truyền thông
cũng như tất cả quý thầy cô trong trường Đại học Hồng Đức. Đặc biệt em xin chân
thành cảm ơn cô Lê Thị Đình - người đã tận tình hướng dẫn em trong suốt thời gian
thực hiện đề tài này.
Tuy nhiên, dù rất cố gắng nhưng do thời gian có hạn nên chắc rằng bài tiểu luận
của em khó tránh khỏi những thiếu sót. Em rất mong nhận được sự thông cảm và đóng
góp ý kiến của quý thầy cô và các bạn đểbài tiểu luận của em được hoàn chỉnh hơn.
Em xin chân thành cảm ơn!


Thanh Hóa, 11/2013
Sinh viên thực hiện

Bùi Hữu Giáp
i

MỤC LỤC

CÁC HÌNH VẼ ĐƯỢC SỬ DỤNG ii
PHẦN I: MỞ ĐẦU 1
1.1. Lí do chọn đề tài 1
1.2. Mục tiêu và nhiệm vụ của đề tài 1
1.2.1. Mục tiêu đề tài 1
1.2.2. Nhiệm vụ đề tài 2
1.3. Khách thể, đối tượng và phạm vi nghiên cứu 2
1.3.1. Khách thể nghiên cứu 2
1.3.2. Đối tượng và phạm vi nghiên cứu 2
1.4. Các phương pháp nghiên cứu 2
PHẦN II: NỘI DUNG 3
2.1. Khái niệm Bus. 3
2.2. Lịch sử phát triển. 3
1.2.1. Thế hệ đầu tiên. 3
1.2.2. Thế hệ thứ hai. 4
2.2.1. Thế hệ thứ ba. 4
2.3. Chức năng và các thông số của Bus. 4
2.4. Hệ thống Bus trong máy tính. 6
2.4.1. Bus trong vi xử lí và Bus bộ vi xử lí (Back Side Bus - BSB). 6
2.4.2. Bus hệ thống (Font Side Bus - FSB). 7
2.4.3. Bus vào ra (Bus mở rộng). 7
2.5. Cơ chế hoạt động. 7
2.5.1. Nghi thức Bus (Bus protocol). 7
2.5.2. Bus Driver và Bus Receiver. 8
2.5.3. Trọng tài Bus (Bus arbitration). 8
5.3.1. Xử lí ngắt 11
2.6. Phân loại Bus. 12
2.6.1. Bus đồng bộ (Synchronous Bus) 12

2.6.2. Bus không đồng bộ (Asynchronous Bus). 15
2.7. Một số cấu trúc Bus và một số chuẩn Bus mở rộng. 17
2.7.1. Bus PC/XT. 17
2.7.2. Bus ISA (Industry Standard Architecture). 17
2.7.3. Bus EISA (Extended ISA). 18
2.7.4. Bus MCA (Micro Channel Architecture). 18
2.7.5. Bus PCI (Peripheral Component Interconnect). 19
2.7.6. Bus VL (VESA local Bus). 19
2.7.7. Bus nối tiếp đa năng USB (Universal Serial Bus). 19
2.7.8. Bus FireWire. 20
PHẦN III: KẾT LUẬN 22
3.1. Đánh giá 22
3.2. Đề xuất 23
TÀI LIỆU THAM KHẢO 24


ii

CÁC HÌNH VẼ ĐƯỢC SỬ DỤNG


Hình 1.Cách bố trí chipset điển hình. 6
Hình 2. Back side Bus. 6
Hình 3. Bus hệ thống. 7
Hình 4. Trọng tài Bus tập trung có một mức, mắc nối tiếp. 9
Hình 5.Trọng tài Bus tập trung 1 mức mắc nối tiếp. 9
Hình 6. Trọng tài Bus không tập trung trong MultiBus. 10
Hình 7. Bus PC/XT. 17
Hình 8.Bus ISA. 18
Hình 9. Bus EISA. 18

Hình 10. Bus MCA. 18
Hình 11. Bus PCI. 19
Hình 12.Bus VL. 19
Hình 13. Bus nối tiếp đa năng USB. 19
Hình 14. Bus FireWire. 21


Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
1
GVHD: Lê Thị Đình


PHẦN I: MỞ ĐẦU

1.1. Lí do chọn đề tài
Ngày nay, máy tính điện tử đã trở thành một vật dụng không thể thiếu trong
mọi lĩnh vực đời sống, mang lại hiệu quả to lớn về thời gian, nhân lực và tiền
bạc cho con người. Mỗi chiếc máy tính đều được tạo nên từ rất nhiều thành
phần, thiết bị và linh kiện khác nhau, hoạt động với những nguyên lí hết sức tinh
vi và phức tạp; có sự phối hợp nhịp nhàng, hoạt động ăn khớp giữa các thành
phần để tạo nên một thể thống nhất.
Một thành phần cũng rất quan trọng nhưng thường ít được quan tâm và biết
đến nhất trong chiếc máy tính đó chính là hệ thống Bus. Bus đóng vai trò là cầu
nối, đảm bảo sự giao tiếp, liên lạc giữ các thành phần trong máy tính với nhau.
Cũng giống như hệ thống mạch máu trong cơ thể con người vận chuyển máu đi
khắp cơ thể, Bus giúp truyền tín hiệu giữa các khối trong CPU với nhau, giữa
CPU với các thành phần bên trong của máy tính, giữa các thành phần bên trong

của máy tính với nhau, giữa các thiết bị ngoại vi với CPU và giữa các thiết bị
ngoại vi với các thành phần bên trong khác của máy tính.
Để mang lại cho các bạn những hiểu biết sâu hơn về hệ thống Bus trong
máy tính, cũng như hiểu được tầm quan trọng của hệ thống Bus đối với chiếc
máy tính mà tôi đã quyết định lựa chọn đề tài “Tìm hiểu và nghiên cứu hệ thống
Bus trong máy vi tính”. Để hiểu và nắm vững hơn về hệ thống Bus trong máy
tính, mời các bạn tìm hiểu phần nội dung đề tài.
1.2. Mục tiêu và nhiệm vụ của đề tài
1.2.1. Mục tiêu đề tài
Đề tài sẽ nghiên cứu các vấn đề liên quan đến hệ thống Bus trong máy tính
- hệ thống phụ chuyển dữ liệu giữa các thành phần bên trong máy tính, hoặc
giữa máy tính với các thiết bị ngoại vi. Đề tài sẽ cung cấp cho các bạn những
kiến thức sâu hơn về hệ thống Bus bao gồm: khái niệm, các thông số của Bus,
cơ chế hoạt động, phân loại….
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
2
GVHD: Lê Thị Đình


1.2.2. Nhiệm vụ đề tài
- Hiểu và nắm vững lịch sử phát triển hệ thống Bus trong máy tính.
- Hiểu và nắm vững chức năng và thông số của Bus.
- Hiểu và nắm vững cơ chế hoạt động của Bus.
- Hiểu và nắm vững cách phân loại Bus.
- Hiểu và nắm vững một số cấu trúc và chuẩn Bus mở rộng.
1.3. Khách thể, đối tượng và phạm vi nghiên cứu
1.3.1. Khách thể nghiên cứu

Mang lại cho tất cả mọi người có thêm hiểu biết về hệ thống Bus trong máy
tính, cũng như hiểu được tầm quan trọng của hệ thống Bus đối với chiếc máy
tính.

1.3.2.
Đối tượng và phạm vi nghiên cứu

Hệ thống Bus trong máy tính thuộc phòng thực hành của trường đại học
Hồng Đức.
1.4. Các phương pháp nghiên cứu
- Phương pháp thu thập tài liệu: thu thập tài liệu từ những bài báo khoa
học, các trang web tin học và một số ebook về đề tài nghiên cứu, giáo trình và
các tài liệu học tập khác.
- Phương pháp phân tích và tổng hợp tài liệu: từ những tài liệu đã thu thập,
tiến hành tìm hiểu, phân tích và tồng hợp nội dung liên quan đến đề tài.
- Phương pháp chuyên gia: trong quá trình nghiên cứu có sự góp ý, điều
chinh từ giáo viên hướng dẫn.
- Phương pháp phân tích và tổng hợp kinh nghiệm: sau quá trình tìm hiểu
và đúc kết kinh nghiệm, tiến hành tổng hợp và hoàn thiện đề tài.



Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
3
GVHD: Lê Thị Đình

PHẦN II: NỘI DUNG

2.1. Khái niệm Bus.
Mục đích chính của Bus là lưu thông, vận chuyển tín hiệu, dữ liệu. Trong
máy tính, người ta coi Bus như kênh, tuyến - đường dẫn nội bộ để truyền tín
hiệu giữa bộ Vi xử lý và các bộ phận khác, hoặc thiết bị này và các thiết bị khác
trong hệ thống máy tính.
Nói tóm lại, Bus là tập hợp các đường kết nối để vận chuyển thông tin từ
thành phần này đến thành phần khác trong 1 hệ thống, ở đây hệ thống được nói
đến là hệ thống máy tính.
2.2. Lịch sử phát triển.
1.2.1. Thế hệ đầu tiên.
Trong những máy tính đầu tiên Bus là bó dây gắn vào bộ nhớ máy tính và
thiết bị ngoại vi. Anecdotally gọi là "thân cây số", chúng được đặt tên theo các
Bus cung cấp điện, hoặc các Busbar. Hầu như luôn luôn có một Bus cho bộ nhớ,
và một hoặc nhiều Bus riêng biệt cho thiết bị ngoại vi. Chúng được truy cập
bằng cách hướng dẫn riêng biệt, với định thời và các giao thức hoàn toàn khác
nhau.
Một trong những biến chứng đầu tiên là việc sử dụng các ngắt. Các chương
trình máy tính đầu tiên thực hiện việc nhập/xuất bằng cách chờ đợi trong một
vòng lặp cho đến khi các thiết bị ngoại vi sẵn sàng. Đây là một sự lãng phí thời
gian cho các chương trình có các nhiệm vụ khác để làm. Ngoài ra, nếu chương
trình đã cố gắng thực hiện những nhiệm vụ khác, nó có thể mất quá nhiều thời
gian cho chương trình để kiểm tra một lần nữa, dẫn đến mất dữ liệu. Kỹ sư do
đó bố trí cho các thiết bị ngoại vi làm gián đoạn các CPU. Các ngắt phải được
ưu tiên, bởi vì CPU chỉ có thể thực thi mã cho một thiết bị ngoại vi tại một thời
điểm, và một số thiết bị quan trọng thời gian hơn những thiết bị khác khác.
Hệ thống cao cấp đã giới thiệu ý tưởng của bộ điều khiển kênh, mà chủ yếu
là máy tính nhỏ dành riêng cho bàn giao các đầu vào và đầu ra của một Bus.
IBM đã giới thiệu chúng trên IBM 709 năm 1958, và chúng đã trở thành một

Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
4
GVHD: Lê Thị Đình


tính năng phổ biến của các nền tảng của họ. Các nhà cung cấp hiệu suất cao
khác như Control Data Corporation thực hiện thiết kế tương tự. Nhìn chung, các
bộ điều khiển kênh sẽ làm hết sức mình để chạy tất cả các hoạt động Bus trong
nội bộ, di chuyển dữ liệu khi CPU đã được biết đến là bận rộn ở những nơi khác
nếu có thể, và chỉ sử dụng ngắt khi cần thiết. Điều này giảm tải CPU đi rất
nhiều, và cung cấp hiệu suất hệ thống tổng thể tốt hơn.
1.2.2. Thế hệ thứ hai.
Các hệ thống Bus thế hệ thứ hai như loại Bus NuBus mang đến một số vấn
đề. Các hệ thống này tách máy tính làm 2 "bên", một bên là CPU và bộ nhớ, bên
còn lại là các hệ thống thiết bị khác nhau. Bus điều khiển nhận dữ liệu từ một
bên CPU và chuyển đến bên kia nơi chứa các thiết bị ngoại vi, vì vậy chuyển
gánh nặng giao thức truyền thông tin từ chính CPU. Điều này cho phép bên
chứa CPU và bộ nhớ tách riêng biệt với các thiết bị Bus. Các thiết bị Bus có thể
liên lạc với nhau mà không sự can thiệp của CPU.
2.2.1. Thế hệ thứ ba.
Các Bus Thế hệ thứ ba được nổi lên ở thị trường vào khoảng năm 2001,
bao gồm HyperTransport và InfiniBand. Các Bus này có khuynh hướng rất linh
hoạt trong các điều kiện kết nối vật lý, cho phép chúng dùng như là các Bus nội
(Bus trong) cũng như kết nối nhiều máy tính với nhau. Điều này dẫn đến các vấn
đề phức tạp khi các Bus này đáp ứng và phục vụ các yêu cầu khác nhau, với
nhiều công việc trong các hệ thống liên quan đến thiết kế phần mềm, trái ngược
với phần cứng. Tóm lại, các Bus thế hệ thứ ba giống như một mạng máy

tính hơn là khái niệm Bus nguyên thủy, với một giao thức cao hơn nhu cầu so
với các hệ thống ban đầu, trong khi cũng cho phép nhiều thiết bị sử dụng Bus
cùng một thời điểm.
Các Bus như Wishbone (Bus máy tính) được phát triển bởi các phần cứng
mã mở nhằm nỗ lực loại bỏ các hạn chế về mặt pháp lý cũng như các bằng sáng
chế từ việc chế tạo máy tính.
2.3. Chức năng và các thông số của Bus.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
5
GVHD: Lê Thị Đình


Một trong những hoạt động và chức năng cơ bản của máy tính đó là truyền
số liệu (data transfer). Sự hoạt động của máy tính do bộ vi xử lí điều khiển. Bộ
vi xử lí và các chíp hỗ trợ khác đến lượt mình cũng thường xuyên phải truyền số
liệu giữa các bộ phận trong và ngoài chúng với nhau.
Vì có rất nhiều bộ phận, khối riêng rẽ trong bản thân các chip và đường
truyền số liệu rất đa dạng, nên một cách hợp lí ta không thể thực hiện các đường
nối giữa các phận, khối từng đôi một với nhau mà ta nối chung tất cả các lối vào
ra của các khối riêng rẻ với nhau lên một hệ thống các đường dẫn chung; hệ
thống này được gọi là Bus.
Các bộ phận, khối được nối lên Bus phải thỏa mãn một số yêu cầu là có khả
năng được cắt ra hoặc nối trở lại theo các lệnh điều khiển. Lúc một output được
cắt ra khỏi Bus, nó ở trạng thái trở kháng cao (High impedance – Hi-Z).
Quy tắc nghiêm ngặt của truyền số liệu là trong mỗi thời điểm, có một và
chỉ một output được cấp số liệu trên Bus. Do đó trong mỗi thời điểm, một output
thường phải đồng thời cấp số liệu cho nhiều input, cho nên nó cần phải có khả

năng phát ra (source) ở mức logic cao hoặc nuốt vào (sink) ở mức logic thấp,
một dòng điện lên tới vài chục mA cấp cho các input đó, đóng vai trò tải của
output.
Các thông số của Bus bao gồm:
- Trở kháng của Bus (KΩ): là điện trở thuần của Bus. Thường thì Bus có
điện trở thuần khoảng vài KΩ là thỏa mãn yêu cầu của output.
- Dung kháng của Bus (pF): là đại lượng đặc trưng cho mức độ cản trở tăng
tốc độ biến thiên của các mức điện áp trên Bus. Dung kháng của Bus gây khó
khăn cho các thiết bị output, do đó dung kháng được xem là thông số đặc trưng
của Bus.
- Độ rộng Bus (Bit): Là số bit dữ liệu tối có thể truyền qua Bus trong 1 chu
kỳ dữ liệu của Bus. Hay là số bit dữ liệu tối đa trong 1 lần truyền.
- Tốc độ của Bus (MHz): Là tốc độ truyền dữ liệu tối đa của Bus.
- Chu kỳ dữ liệu xung nhịp: Là số chu kỳ xung clock cần thiết để truyền 1
chu kỳ dữ liệu.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
6
GVHD: Lê Thị Đình


- Băng thông (MBps): Là số bit dữ liệu tối đa truyền trên một đơn vị thời
gian (sec).
Băngthông[MB/s] =
TốcđộBus
[
MHz
]

xSốbytetrongmộtlầntruyềntải
Chukìdữliệutheoxungnhịp

2.4. Hệ thống Bus trong máy tính.
Trong hệ thống Bus của
máy tính thì CPU là Bus mater
nắm quyền điều hành toàn bộ
hệ thống Bus. Tuy nhiên, không
chỉ CPU nắm quyền điều hành
hệ thống Bus mà có lúc CPU
cũng phải nhường quyền điều
khiển Bus cho các chíp I/0
(Chipset).
Chipset có nhiệm vụ cho
phép hoặc không cho phép thiết
bị hay thành phần nào của hệ
thống sử dụng Bus để trao đổi
dữ liệu. Trong một thời điểm
thì Bus chỉ được sử dụng để truyền dữ liệu duy nhất giữa 2 thành phần do
chipset điều khiển.
2.4.1. Bus trong vi xử lí và Bus bộ vi xử lí (Back Side Bus - BSB).
Trong các bộ vi xử lí có một hệ thống các Bus
dùng để truyền số liệu, lệnh, các tín hiệu điều
khiển,…giữa các khối lệnh bên trong của nó, hệ
thống Bus này được gọi là Bus trong vi xử lí. Các
đường Bus này được điều khiển bởi khối điều khiển
tùy thuộc vào nội dung lệnh được giải mã hoặc theo
các điều khiển ngắt bên ngoài đưa vào vi xử lí.
Hình 1. Cách bố trí chipset điển hình.
Hình 2.Back side Bus.

Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
7
GVHD: Lê Thị Đình


Chúng hoạt động theo nhịp của một clock bên trong vi xử lí.
Bus bộ vi xử lí là đường truyền giữa CPU và chipset, Bus này thường dùng
để truyền dữ liệu giữa CPU với Bus hệ thống chính hoặc giữa CPU với cache
ngoài (thường là L2). BSB bao gồm Bus dữ liệu, Bus địa chỉ và Bus điều khiển,
hoạt động ở tốc độ cơ sở của CPU chạy ngoại trú. Vì mục đích của BSB để gửi
và nhận thông tin từ CPU với tốc độ nhanh nhất có thể, nên BSB hoạt động
nhanh hơn bất cứ Bus nào khác trong hệ thống.
2.4.2. Bus hệ thống (Font Side Bus - FSB).
Là hệ thống Bus trao đổi dữ liệu giữa vi sử lí
với bộ nhớ chính và các ổ đĩa Tuy nhiên các thiết
bị này thường là không được trao đổi trực tiếp với
bộ vi xử lý mà phải thông qua bộ nhớ đệm do sự
chệnh lệch tốc độ giữa các thiết bị này và bộ vi xử
lí là quá lớn. Độ rộng Bus dữ liệu ở đây luôn bằng
độ rộng Bus của bộ vi xử lí.
2.4.3. Bus vào ra (Bus mở rộng).
Các Bus này dùng để trao đổi với thiết bị ngoại vi, có tốc độ rất hạn chế. Độ
rộng Bus có thể thay đổi.
Giao tiếp này có thể là song song hoặc nối tiếp.
Riêng giao tiếp nối tiếp ta cần phải có bộ chuyển đổi song song sang nối
tiếp và nối tiếp sang song song.
Các Bus này phải có các chuẩn nhất định.

2.5. Cơ chế hoạt động.
2.5.1. Nghi thức Bus (Bus protocol).
Khi thiết kế các bộ vi xử lý, có thể tuỳ ý lựa chọn loại Bus bên trong vi xử
lý, còn với các Bus liên hệ với bên ngoài cần phải xác định rõ các quy tắc làm
việc cũng như các đặc điểm kỹ thuật về điện và cơ khí để người thiết kế Main
Board có thể ghép nối vi xử lý với các thiết bị khác. nói cách khác, các Bus này
phải tuân theo một chuẩn nhất định. Tập các quy tắc của chuẩn còn được gọi là
nghi thức Bus (Bus protocol).
Hình 3. Bus hệ thống.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
8
GVHD: Lê Thị Đình


2.5.2. Bus Driver và Bus Receiver.
Nhiều thiết bị nối ghép và trao đổi thông tin với nhau qua các Bus điều
khiển, Bus địa chỉ và Bus dữ liệu.
Khi một thiết bị muốn trao đổi thông tin với thiết bị khác, đầu tiên nó cần
phải chuyển địa chỉ để phân biệt thiết bị bởi vì mỗi thiết bị bao giờ cũng có một
địa chỉ duy nhất. Đồng thời nó cũng gửi đi một tín hiệu ghi hoặc đọc để xác định
hành động.
Thiết bị chủ (master)là thiết bị khởi đầu và điều khiển việc trao đổi thông
tin còn thiết bị đáp lại gọi là thiết bị tớ (slave), trong hệ thống thường thì CPU
hoặc Chipset là master còn lại là slave.
Các thiết bị master được nối với Bus thông qua một chip được gọi là Bus
driver. Về căn bản, Bus driver đóng vai trò là bộ khuếch đại tín hiệu số, đảm
bảo cho tín hiệu được phát ra từ các thiết bị master đủ mạnh để truyền tới các

thiết bị slave. Tương tự, các thiết bị slave được nối với Bus thông qua một chip
được gọi là Bus receiver. Đối với một số thiết bị có thể khi thì đóng vai trò là
master, khi thì đóng vai trò là slave, người ta sử dụng một chip kết hợp được gọi
là transceiver. Chip này đóng vai trò ghép nối và thường là các thiết bị có ba
trạng thái, có thể cho phép trạng thái thứ ba – hở mạch (thả nổi).
2.5.3. Trọng tài Bus (Bus arbitration).
Trong hệ thống máy tính không phải chỉ có CPU làm Bus master, thực tế
các chip I/O cũng có lúc phải làm chủ Bus để có thể đọc hoặc ghi vào bộ nhớ và
để gọi ngắt; các bộ đồng xử lý cũng có thể làm chủ Bus. Như vậy cần phải giải
quyết vấn đề tranh chấp khi có từ hai thiết bị trở lên đồng thời muốn làm chủ
Bus. Để giải quyết vấn đề này cần có một cơ chế trọng tài để tránh sự xung đột.
Cơ chế trọng tài có thể là tập trung hoặc không tập trung.
5.3.1. Trọng tài Bus tập trung.
Hình 4 là một ví dụ đơn giản về trọng tài Bus tập trung. Ở đây, một trọng
tài Bus duy nhất sẽ quyết định thiết bị nào được là chủ Bus tiếp theo. Nhiều bộ
vi xử lí có đơn vị trọng tài Bus được thiết kế ngay trong chip, trong một số máy
tính mini, đơn vị trọng tài Bus nằm ngoài CPU.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
9
GVHD: Lê Thị Đình


Theo cơ chế này, trọng tài chỉ có thể biết là có yêu cầu chiếm dụng Bus hay
không, chứ không biết có bao nhiêu đơn vị muốn chiếm Bus. Khi trọng tài Bus
nhận được một yêu cầu, nó sẽ phát ra một tín hiệu cho phép trên đường dây Bus
grant (cho dùng Bus). Đường dây này nối qua tất cả các thiết bị vào/ ra theo kiểu
nối tiếp.

Khi thiết bị nằm gần trọng tài nhất nhận được tín hiệu cho phép, nó sẽ kiểm
tra xem có phải chính nó đã phát yêu cầu chiếm Bus không? Nếu đúng thì nó sẽ
chiếm lấy Bus và không truyền tiếp tín hiệu cho phép trên đường dây. Nếu nó
kiểm tra thấy không phải là yêu cầu của mình thì tiếp tục truyền tín hiệu cho
phép tới thiết bị kế tiếp trên đường dây.
Một số loại Bus có nhiều mức độ ưu tiên, với mỗi mức ưu tiên có một
đường dây yêu cầu Bus và một đường dây cho chiếm Bus. Hình 5 là một ví dụ
về Bus có hai mức (các Bus trong thực tế thường có 4, 8 hay 16 mức). Mỗi thiết
bị trong hệ thống máy tính nối với một trong các mức yêu cầu Bus, các thiết bị
thường được sử dụng hơn được gắn với đường dây có mức ưu tiên cao hơn.
Hình 4.Trọng tài Bus tập trung có một mức, mắc nối tiếp.
Hình 5.
Trọng tài Bus tập trung 1 mức mắc nối tiếp.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
10
GVHD: Lê Thị Đình


Nếu có một số thiết bị ở các mức ưu tiên khác nhau cùng yêu cầu, trọng tài
Bus sẽ chỉ phát tín hiệu cho phép đối với yêu cầu có mức ưu tiên cao nhất.
Trong số các thiết bị có cùng mức ưu tiên, thiết bị gần trọng tài Bus hơn sẽ có
quyền ưu tiên cao hơn.
Một số trọng tài Bus có đường dây thứ ba nối tới các thiết bị để các thiết bị
xác nhận việc nhận được tín hiệu cho phép và chiếm dụng Bus, gọi là đường dây
biên nhận acknowledgement (ACK). Ngay sau khi một thiết bị phát tín hiệu tích
cực trên đường dây ACK, trọng Bus có thể đảo tín hiệu trên các đường dây trên
các đường dây yêu cầu Bus và cho phép dùng Bus thành mức không tích cực.

Kết quả là các thiết bị khác có thể đòi hỏi chiếm dụng Bus trong khi thiết bị đầu
tiên đang dùng Bus. Khi kết thúc phiên làm việc hiện thời, Bus master kế tiếp sẽ
được lựa chọn. Cách làm việc như vậy làm tăng hiệu quả sử dụng Bus, nhưng
cần thêm một đường truyền tín hiệu ACK và cấu trúc của các thiết bị cũng phức
tạp hơn. Các chip của Motorola sử dụng các Bus loại này.
5.3.2. Trọng tài Bus không tập trung.
Trong cơ chế trọng tài Bus không tập trung, không cần sử dụng một đơn vị
riêng làm trọng tài Bus, nhờ vậy giảm được giá thành phần cứng. Trong một số
loại máy tính khác nhau, người ta đã sử dụng một vài kiểu trọng tài Bus theo cơ
chế này.
Trọng tài Bus không tập trong trong multiBus
Hình 6.Trọng tài Bus không tập trung trong MultiBus.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
11
GVHD: Lê Thị Đình


Trong MultiBus, người ta cho phép có thể lựa chọn cơ chế trọng tài Bus
không tập trung hoặc không tập trung, cơ chế trọng tài Bus không tập trung
được thực hiện theo sơ đồ trên hình 6.
Trọng tài Bus không tập trung trong MultiBus
Người ta chỉ sử dụng 3 đường dây, không phụ thuộc vào số lượng thiết bị
nối với Bus. Bao gồm:
+ Yêu cầu chiếm dụng Bus (Bus request).
+ Trạng thái Bus (Bus Busy), được Bus master đặt ở mức tích cực.
+ Trọng tài Bus, được mắc nối tiếp qua các thiết bị.
Khi không có thiết bị nào yêu cầu chiếm Bus, đường dây trọng tài Bus

truyền mức tích cực tới tất cả các thiết bị. Khi một đơn vị nào đó muốn chiếm
dụng Bus, đầu tiên nó kiểm tra Bus có rỗi không và kiểm tra đầu vào của đường
trọng tài Bus, nếu thấy có điện áp IN = 5V thì nó có thể xin Bus bằng cách đưa
tín hiệu yêu cầu Bus (Request) và xoá tín hiệu OUT, tức là đặt OUT = 0V. Do
đó các thiết bị ưu tiên thấp hơn sẽ không xin được Bus. Lúc này nó trở thành
Bus master.
5.3.1. Xử lí ngắt
Một chức năng quan trọng của Bus là xử lý ngắt. Khi CPU ra lệnh cho một
thiết bị trong máy tính thực hiện việc đọc, ghi hay xử lý tin, nó thường chờ đợi
tín hiệu ngắt do thiết bị I/O phát ra khi hoàn thành công việc được CPU yêu cầu.
Khi nhận được tín hiệu ngắt, CPU đáp ứng ngay, đó có thể là việc nhận dữ liệu
do thiết bị I/O chuyển về, cũng có thể là việc tiếp tục gửi dữ liệu tới thiết bị I/O
hoặc CPU sử dụng Bus cho một thao tác khác Như vậy chính ngắt phát ra tín
hiệu yêu cầu Bus.
Vì có thể có nhiều thiết bị ngoại vi cùng phát tín hiệu ngắt, cho nên cũng
cần có một cơ chế trọng tài giống như đối với các Bus thông thường. Giải pháp
thường dùng là gán các mức độ ưu tiên cho các thiết bị và sử dụng một trọng tài
tập trung để trao quyền ưu tiên cho các thiết bị và sử dụng một trongh tài tập
trung để trao quyền ưu tiên cho các thiết bị quan trọng thường xuyên được sử
dụng.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
12
GVHD: Lê Thị Đình


2.6. Phân loại Bus.
Người ta thường phân loại Bus theo ba cách:

- Theo tổ chức phần cứng: phần loại dựa trên tổ chức phần cứng mà
Bus làm việc. Nói chung là các Bus có tổ chức phần cứng khác nhau
không tương thích với nhau.
- Theo loại tín hiệu truyền trên Bus: tùy thuộc vào tín hiệu được truyền
trên Bus là tín hiệu địa chỉ, dữ liệu hay tín hiệu điều khiển mà người ta
phân ra các loại Bus tương ứng là Bus địa chỉ, Bus dữ liệu hay là Bus
điều khiển.
- Theo giao thức truyền thông: tùy thuộc vào Bus hoạt động có cần
xung đồng bộ (Bus clocking) hay không mà người ta phân ra Bus đồng
bộ (cần có xung đồng bộ mới có thể hoạt động được) và Bus không
đồng bộ (có thể hoạt động được mà không cần có xung đồng bộ).
Để phối hợp hoạt động giữa các bộ phận khác nhau của hệ thống, các Bus
phải tuân theo một loạt các tiêu chuẩn về tín hiệu và định thời. Thuật ngữ Giao
thức Bus muốn đề cập tới các tiêu chuẩn này. Có hai giao thức Bus chính là:
đồng bộ và không đòng bộ.
2.6.1. Bus đồng bộ (Synchronous Bus).
Bus đồng bộ có một đường dây điều khiển bởi một bô dao động thạch anh,
tín hiệu trên đường dây này có dạng sóng vuông, với tần số thường nằm trong
khoảng 5MHz - 50 MHz. Mọi hoạt động Bus xảy ra trong một số nguyên lần
chu kỳ này và được gọi là chu kỳ Bus.
Giản đồ thời gian của một Bus đồng bộ với tần số đồng hồ là 4MHz, như
vậy chu kỳ Bus là 250nS.
- T1 bắt đầu bằng sườn lên của tín hiệu đồng hồ , trong một phần thời
gian của T1, MPU đặt địa chỉ của byte cần đọc lên Bus địa chỉ. Sau khi tín hiệu
địa chỉ được thiết lập giá trị mới, MPU đặt các tín hiệu  và tích cực.
Tín hiệu  (memory request, truy cập bộ nhớ) chứ không phải thiết bị I/O;
còn tín hiệu (Read) chọn Read.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính

SVTH: Bùi Hữu Giáp
13
GVHD: Lê Thị Đình


- T2 là thời gian cần thiết để bộ nhớ giải mã địa chỉ và đưa dữ liệu lên Bus
dữ liệu.
- T3 tại sườn xung xuống của T3, MPU nhận dữ liệu trên Bus dữ liệu, chứa
vào thanh ghi bên trong MPU và chốt dữ liệu. Sau đó MPU đảo các tín hiệu
 và .
Như vậy đã kết thúc một thao tác đọc, tại chu kỳ máy tiếp theo MPU có thể
thực hiện một thao tác khác.
- T
AD
: theo giản đồ thời gian, T
AD
≤110ns, đây là thông số do nhà sản xuất
đảm bảo, MPU sẽ đưa ra tín hiệu địa chỉ không chậm hơn 110ns tính từ thời
điểm giữa sườn lên của T1.
- T
DS
: Giá trị nhỏ nhất là 50ns, thông số này cho phép dữ liệu được đưa ra
ổn định trên Bus dữ liệu ít nhất là 50ns trước thời điểm giữa sườn xuống của T3.
Yêu cầu về thời gian này đảm bảo cho MPU đọc dữ liệu liệu tin cậy.
Khoảng thời gian bắt buộc đối với T
AD
và T
DS
cũng nói lên rằng, trong
trường hợp xấu nhất, bộ nhớ chỉ có 250 + 250+ 125 - 110 - 50 = 465ns tính từ

thời điểm có tín hiệu địa chỉ cho tới khi nó đưa dữ liệu ra Bus địa chỉ. Nếu bộ
nhớ không đáp ứng đủ nhanh, nó cần phải phát tín hiệu xin chờ trước
sườn xuống của T2. Thao tác này đưa thêm vào một trạng thái chờ (wait state),
khi bộ nhớ đã đưa ra dữ liệu ổn định, nó sẽ đảo tín hiệu  thành WAIT.
- T
ML
: Đảm bảo rằng tín hiệu địa chỉ sẽ được thiết lập trước tín hiệu
ít nhất là 60ns. Khoảng thời gian này là quan trọng nếu tín hiệu 
điều khiển sự tạo ra tín hiệu chọn chip CS, bởi vì một số chip nhớ đòi hỏi phải
nhận được tín hiệu địa chỉ trước tín hiệu chọn chip. Như vậy không thể chọn
chip nhớ với thời gian thiết lập là 75ns.
- T
M
, T
RL
: Các giá trị bắt buộc đối với 2 đại lượng này có ý nghĩa là cả hai
tín hiệu  và sẽ là tích cực trong khoảng thời gian 85ns tính từ thời
điểm xuống của xung đồng hồ T1. Trong trường hợp xấu nhất, chip nhớ chỉ có
250 + 250 - 85- 50 = 365ns sau khi hai tín hiệu trên là tích cực để đưa dữ liệu ra
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
14
GVHD: Lê Thị Đình


Bus. Sự bắt buộc về thời gian này bổ sung thêm sự bắt buộc thời gian với tín
hiệu đồng hồ.
- T

MH
, T
RH
: Hai đại lượng này cho biết cần có bao nhiêu thời gian để các tín
hiệu và  sẽ được đảo sau khi dữ liệu đã được MPU đọc vào.
- T
DH
: Cho biết bộ nhớ cần phải lưu dữ liệu bao lâu trên Bus sau khi tín
hiệu  đã đảo.
Block Transfer, truyền tải khối dữ liệu.
Ngoài các chu kỳ đọc/ghi, một số Bus đồng bộ còn hỗ trợ truyền dữ liệu
theo khối. Khi một thao tác đọc/ghi bắt đầu, Bus master báo cho slave biết có
bao nhiêu byte cần truyền đi, sau đó slave sẽ liên tục đưa ra mỗi chu kỳ một
byte, cho đến khi đủ số byte được thông báo. Như vậy, khi đọc dữ liệu theo
khối, n byte dữ liệu cần n+2 chu kỳ, thay cho 3n chu kỳ như trước.
Cách khác làm cho Bus truyền dữ liệu nhanh hơn là làm cho các chu kỳ
ngắn lại. Trong ví dụ trên, mỗi byte được truyền đi trong 750ns, vậy Bus có dải
thông là 1.33MBs. Nếu xung đồng hồ là 8MHz, thời gian một chu kỳ chỉ còn
một nửa, giải thông sẽ là 2.67MBs.
Tuy vậy việc giảm chu kỳ Bus dẫn đến các khó khăn về mặt kỹ thuật, các
bit tín hiệu truyền trên các đường dây khác nhau trong Bus không phải luôn có
cùng vận tốc, dẫn đến một hiệu ứng, gọi là Bus skew.
Khi nghiên cứu về Bus cần phải quan tâm đến vấn đề tín hiệu tích cực nên
là mức thấp hay mức cao. Điều này tuỳ thuộc vào người thiết kế Bus xác định
mức nào là thuận lợi hơn.
Ký
hiệu
Tham số Min

Max

T
AD

Thời gian trễ của tín hiệu địa chỉ 110
T
ML

Thời gian địa chỉ ổn định trước tín hiệu


60
T
M

Thời gian trễ của

so với sườn xuống của tín
hiệu đồng hồ T1
85
T
RL

Thời gian trễ của

so với sườn xuống của tín hiệu
85
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính

SVTH: Bùi Hữu Giáp
15
GVHD: Lê Thị Đình


đồng hồ T1
T
DS

Thời gian thiết lập dữ liệu trước sườn xuống của tín
hiệu đồng hồ T3
50
T
MH

Thời gian trễ

của so với sườn xuống của tín
hiệu đồng hồ T3
85
T
RH

Thời gian trễ của

so với sườn xuống của tín hiệu
đồng hồ T3
85
T
DH

Thời gian lưu trữ dữ liệu từ lúc đảo tín hiệu 0
Bảng 1.Giá trị của một số thông số thời gian.
2.6.2. Bus không đồng bộ (Asynchronous Bus).
Bus không đồng bộ không sử dụng một xung đồng hồ định nhịp. Chu kỳ
của nó có thể kéo dài tuỳ ý và có thể khác nhau đối với các cặp thiết bị trao đổi
tin khác nhau.
Làm việc với Bus đồng bộ dễ dàng hơn do nó được định thời một cách gián
đoạn, tuy vậy chính đặc điểm này cũng dẫn đến nhược điểm. Thứ nhất là: mọi
công việc được tiến hành trong những khoảng thời gian là bội số nhịp đồng hồ
Bus, nếu một thao tác nào đó của CPU hay bộ nhớ có thể hoàn thành trong 3,2
chu kỳ thì nó sẽ phải kéo dài thành 4 chu kỳ. Điều hạn chế lớn nữa là đã chọn
chu kỳ Bus và đã xây dựng bộ nhớ, I/O Card cho Bus này thì khó có thể tận
dụng được được những tiến bộ của công nghệ. Chẳng hạn sau khi đã xây dựng
Bus với sự định thời như trên, công nghệ mới đưa ra các chip CPU và chip nhớ
có thời gian chu kỳ là 100ns (thay cho 250ns như cũ), chúng vẫn cứ phải chạy
với tốc độ thấp như các CPU và chip nhớ loại cũ, bởi vì nghi thức Bus đòi hỏi
chip nhớ phải đưa ra dữ liệu và ổn định dữ liệu ngay trước thời điểm ứng với
sườn xuống của T3. Nếu có nhiều thiết bị khác nhau nối với một Bus, trong đó
có một số thiết bị có thể hoạt động nhanh hơn các thiết bị khác thì cần phải đặt
Bus hoạt động phù hợp với thiết bị chậm nhất.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
16
GVHD: Lê Thị Đình


Bus không đồng bộ ra đời nhằm khắc phục các nhược điểm của Bus đồng

bộ. Minh hoạ sự hoạt động của Bus không đồng bộ, trong đó master yêu cầu đọc
bộ nhớ.
Trước hết master cần phát ra địa chỉ nhớ mà nó muốn truy cập, sau đó phát
tín hiệu  tích cực để báo rằng nó muốn truy cập bộ nhớ chứ không phải
cổng I/O. Tín hiệu này là cần thiết vì bộ nhớ và các cổng I/O đều có thể dùng
chung một miền địa chỉ. Tiếp theo master phải phát tín hiệu tích cực để bên
slave biết rằng master sẽ thực hiện thao tác đọc chứ không phải là thao tác ghi.
Các tín hiệu  và được đưa ra sau tín hiệu định địa chỉ bao lâu tuỳ
thuộc vào tốc độ của master. Sau khi hai tín hiệu này đã ổn định, master sẽ phát
tín hiệu đặc biệt, là  (Master SYNchronization) ở mức tích cực để báo cho
slave biết rằng các tín hiệu cần thiết đã sẵn sàng trên Bus, slave có thể nhận lấy.
Khi slave nhận các tín hiệu này, nó sẽ thực hiện công việc với tốc độ nhanh nhất
có thể được (nhanh chóng đưa dữ liệu của ô nhớ yêu cầu lên Bus dữ liệu). Khi
hoàn thành, slave sẽ phát tín hiệu (Slave SYNchronization) tích cực.
Khi master nhận được tín hiệu tích cực, nó biết rằng dữ liệu của
slave đã sẵn sàng và thực hiện việc chốt dữ liệu, sau đó đảo các đường địa chỉ
cũng như các tín hiệu và và .
Khi slave nhận được sự đảo tín hiệu thành không tích cực, nó biết
rằng một chu kỳ đã kết thúc và đảo tín hiệu . Bây giờ Bus lại trở lại trạng
thái ban đầu, mọi tín hiệu đều là không tích cực, tất cả sẵn sàng chờ Bus master
mới.
Việc đưa  lên mức tích cực dẫn đến việc truyền dữ liệu ra Bus dữ
liệu và đồng thời cũng dẫn đến việc slave phát ra tín hiệu tích cực. Đến
lượt mình, tín hiệu lại gây ra sự đảo mức của các đường địa chỉ, 
và và . Cuối cùng sự đảo mức của lại gây ra sự đảo mức tín
hiệu và kết thúc một chu kỳ đọc.
Full handshake.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính

SVTH: Bùi Hữu Giáp
17
GVHD: Lê Thị Đình


Tập các tín hiệu phối hợp với nhau như vậy được gọi là Full handshake, nó
chủ yếu gồm có 4 sự kiện sau:
1.  được đặt lên mức tích cực.
2.  được đặt tích cực để đáp lại tín hiệu .
3. được đảo để đáp lại tín hiệu .
4. được đảo để đáp lại tín hiệu thành không tích cực.
Ta có thể nhận thấy Full handshake là quan hệ nhân quả, độc lập với thời
gian. Nếu một cặp master-slave nào đó hoạt động chậm hoặc thời gian bị kéo dài
thì cặp master-slave kế tiếp không hề bị ảnh hưởng.
Tuy ưu điểm của Bus không đồng bộ rất rõ ràng, nhưng trong thực tế phần
lớn các Bus đang được sử dụng là loại Bus đồng bộ. Lý do căn bản là các hệ
thống sử dụng Bus đồng bộ là dễ thiết kế hơn. CPU chỉ cần chuyển các mức tín
hiệu cần thiết sang trạng thái tích cực là các chip nhớ đáp ứng ngay, không cần
tín hiệu phản hồi. Chỉ cần các chip được chọn phù hợp thì mọi hoạt động đều
trôi chảy.
2.7. Một số cấu trúc Bus và một số chuẩn Bus mở rộng.
2.7.1. Bus PC/XT.
Là Bus ra đời phục vụ cho VXL 8086 và cơ
sở là máy tính PC XT.
- Hoạt động ở tần số 4,47 MHz.
- Độ rộng bit dữ liệu là 8 bit.
- Băng thông tối đa là 8,83MBps.
- Có 20 đường địa chỉ quản lý 1MB bộ nhớ.
- Khe cắm có 2 hàng chân gồm 62 tiếp điểm.
2.7.2. Bus ISA (Industry Standard Architecture).

Đầu tiên, ISA bus 8bit (còn gọi là PC bus) được thiết kế cho mainboard của
máy tính XT/8088, với đặc tính sau:
- Độ rộng bus dữ liệu 8 bit.
- Làm việc với tần số 4.77MHz (bằng tần số xung clock của bộ vi xử
lý).
Hình 7.Bus PC/XT.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
18
GVHD: Lê Thị Đình


- Tốc độ truyền dữ liệu giữa CPU và các
thiết bị ngoại vi là lMBps.
- Khe mở rộng ISA gồm 62 chân (31
chân trên mỗi cạnh) gồm 3 đưòng dây
đất, 5 đường dây nguồn, hai mươi
đường dây địa chỉ, 8 đường dây dữ liệu
(8bit), 10 đưòng dây tín hiệu ngắt và 16
đường dây tín hiệu điều khiển. Card mở
rộng cũng được thiết kế tương thích
gồm 62 chân.
Sau đó bus ISA được cải tiến để phù hợp với yêu cầu của máy tính
AT/80286:
- Độ rộng bus dữ liệu 16 bit.
- Tần số làm việc: 8MHz.
- Tốc độ truyền dừ liệu: 5MBps
- Khe cắm gồm hai đoạn tách rời nhau: một đoạn 62 chân như bus XT

và một đoạn 36 chân nhằm cung cấp thêm 8bit cho bus dữ liệu, 5
đường dây tín hiệu ngắt, 4 đôi yêu cầu và báo nhận DMA, 4 đường
địa chỉ và một số đường điều khiển khác. Như vậy, khe cắm này gồm
98 chân, vẫn tương thích với bus XT cũ .
2.7.3. Bus EISA (Extended ISA).
Đây là chuẩn mở rộng của ISA.
- Hoạt động ở tần số 8,83 MHz.
- Độ rộng bit dữ liệu là 32.
- Băng thông tối đa là khoảng 33,32 MBps.
- Có 24 đường địa và 8 đường mở rộng đến
4GB bộ nhớ.
EISA tương thích hoàn toàn cho ISA.
2.7.4. Bus MCA (Micro Channel Architecture).
Chuẩn đầu tiên được IBM công bố vào thang
4 năm 1987, không tương thích với Bus ISA.
- Có thể hoạt động với 32 bit dữ liệu.
- Tần số hoạt động 10 MHz.
- Băng thông đạt 20 MBps.
Hình 8.Bus ISA.
Hình 9.Bus EISA.
Hình 10.Bus MCA.
Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
19
GVHD: Lê Thị Đình


2.7.5. Bus PCI (Peripheral Component Interconnect).

Là loại Bus có tốc độ tương đối cao và phổ
biến thay thế cho ISA và EISA. Và là Bus cục bộ:
- Hoạt động ở tần số 33 MHz, sau đó được
nâng cấp lên 66 MHz (phiên bản PCI 2.1).
- Độ rộng bit dữ liệu là 32 và 64bit.
- Băng thông tối đa là khoảng 66 MBps.
- Bus này kết nối với Bus vi xử lí thông qua 1
chip cầu nối đặc biệt là cầu PCI.
- Cho phép thiết kế tối đa 5 cổng mở rộng. Thông thường có 3 đến 4 khe
cắm trên bản mạch chính là: card màn hình, điều khiển ổ đĩa, cầu chuyển sang
ISA và các mạch khác.
2.7.6. Bus VL (VESA local Bus).
Bus VL cũng giống như PCI nhưng Bus VL
hoạt động ở tần số 50MHz cho nên băng thông cực
đại có thể lên tới 107Mbps.
Về cơ bản băng thông của Bus VL và PCI cao
lý do là phụ thuộc xung nhịp của vi xử lí nên tránh
được hiện tượng thắt cổ chai”.
2.7.7. Bus nối tiếp đa năng USB (Universal Serial Bus).
Là công nghệ mới nhưng được phát triển
nhanh chóng và đã trở thành chuẩn giao tiếp ngoại
vi thông dụng nhất hiện nay. Là một giao diện
mạnh, đơn giản và đễ sử dụng, có thể kết nối được
127 thiết bị theo kiểu nối tiếp.
Ở chuẩn USB 2.0:
- Băng thông tối đa đạt 480Mbps, vẫn là
chuẩn USB thông dụng nhất hiện nay.
Hình 11.Bus PCI.
Hình 12. Bus VL.
Hình 13.Bus nối tiếp đa năng USB.

Tìm hiểu và nghiên cứu hệ thống Bus trong máy tính


SVTH: Bùi Hữu Giáp
20
GVHD: Lê Thị Đình


- Cáp USB gồm 2 sợi nguồn (+5V & dây chung GND) cùng một cặp
gồm 2 sợi dây xoắn để mang dữ liệu.
- Một Cable USB có thể dài 5m, nếu dùng USB Hub có cấp nguồn
riêng biệt có thể kéo dài 30m.
Và mới đây là chuẩn USB 3.0:
- Được mệnh danh là “siêu tốc độ” với tốc độ nhanh gấp 10 lần chuẩn
USB 2.0, đạt gần 5Ghz.
- Không giống với USB 2.0 dữ liệu chỉ có thể truyền một hướng tại
một thời điểm xác định thì USB 3.0 lại có khả năng đọc ghi dữ liệu
đồng thời. Để làm được kiểu này, nhà sản xuất đã thêm 4 kết nối mới
(2 để truyền và 2 để nhận dữ liệu) nâng tổng số kết nối lên 8 (so với
4 của USB 2.0).
- USB 3.0 được thiết kế với hiệu suất cải thiện hơn so với người tiền
nhiệm của nó. Khi bắt đầu dòng điện chỉ tăng từ 500 tới 900 mA.
Điều này giúp làm tăng tính ổn định, cho phép máy tính của bạn và
USB hub có thể kết nối tới nhiều thiết bị ngoại vi hơn.
- Có khả năng tương thích ngược với chuẩn USB 2.0. Nếu buộc phải
hoạt động với một thiết bị 2.0 tốc độ truyền tải sẽ đạt tốc độ tối đa
mà chuẩn 2.0 cho phép.
Và mới đây nhất, ngày 2/8/2013, tổ chức USB 3.0 Promoter Group đã phê
duyệt các đặc tả của USB 3.1 mới với tốc độ trao đổi dữ liệu lên đến 10 Gb/giây
– gấp đôi chuẩn USB 3.0 trước đó. USB 3.1 vẫn có khả năng tương thích ngược

với các chuẩn USB 1.1, USB 2.0, USB 3.0 trước đó.
2.7.8. Bus FireWire.
Firewire hay còn gọi là IEE-1394 là Bus cho phép thiết bị ngoại vi trao đổi
dữ liệu với máy tính theo kiểu nối tiếp.
Băng thông tối đa đạt 400Mbps, Bus nối tiếp nhanh sau USB 2.0.