TIỂU LUẬN TƯƠNG THÍCH ĐIỆN TỪ Bộ điều chỉnh nguồn OnChip giảm nhiễu chuyển mạch

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
VIỆN ĐÀO TẠO SAU ĐẠI HỌC
TIỂU LUẬN
TƯƠNG THÍCH ĐIỆN TỪ
ĐỀ TÀI : Bộ điều chỉnh nguồn On-Chip
giảm nhiễu chuyển mạch

Hà Nội, tháng 12/2011
Bộ điều chỉnh nguồn On-Chip
giảm nhiễu chuyển mạch.
Viết tắt:
1
Giảng viên hướng dẫn : PGS-TS. ĐÀO NGỌC CHIẾN
Học viên cao học
SHHV
:
:
TRẦN QUANG HÀO
110838
Lớp : KTTT1B
EME : Electromagnetic Emissions .
EME-SR : EME-suppressing regulator .
Clock FM
Tóm tắt: Trong mạng tự động đồng bộ phân phối nhịp thông thường, mạch kỹ thuật số
mô phỏng trên cạnh của xung; do đó, họ tạo ra nhiễu mức cao (hoặc di / dt) trên đường
mạch cấp do các đỉnh nhọn của dòng điện, đó là nguồn phát điện từ (EME).
Trong bài báo này, chúng tôi chứng minh sự kết hợp hiệu quả của hai kỹ thuật
thiết kế giảm tiếng ồn di / dt dựa trên nguồn cấp hình thành kỹ thuật: 1) giới thiệu một
EME điều chỉnh (EME-SR) với một vòng phản hồi kỹ thuật số và 2) FM của các EME-
SR thời gian rời rạc xung. Kỹ thuật giảm đỉnh miền thời gian cũng như nguồn trong miền
tần số bằng cách rời rạc thời gian EME-SR. Loại thứ hai là kỹ thuật làm giảm đỉnh của

nguồn trong miền tần số bằng cách trải nguồn này vào miền sidelobes.
I. Giới thiệu.
Thiết bị điện tử tự động đang phát triển và các module càng trở nên phức tạp. Tần
số sử dụng cũng ngày càng tăng. Do đó khả năng tương thích điện từ (EMC) trở thành
vấn đề thách thức cho các kỹ sư. Về cơ bản có ba vấn đề cần được giải quyết.
Đầu tiên là để giảm thiểu nhạy cảm điện tính (EMS) để các thiết bị điện tử được
bảo vệ chống lạikhông mong muốn nhiễu điện từ (EMI) gây ra bởi khác hệ thống điện tử.
Vấn đề EMS chủ yếu cho các mạch tương tự. Thứ hai, bảo vệ các thiết bị điện tử chống
lại một môi trường khắc nghiệt bao gồm nguồn cấp lớn hoặc nhiễu gây ra bằng cách
chuyển đổi của switch hoặc tải cảm ứng, chẳng hạn như đèn, khởi động động cơ, quạt
làm mát, vv . Cuối cùng, giảm thiểu bức xạ điện từ được tích hợp vào trong các mạch tự
động, đó là chủ đề của bài báo này.
Những thay đổi biên độ của dòng điện trong kĩ thuật số, chuyển mạch vào ra trong
các mạch tích hợp làm nguyên nhân phát sinh EME. Trường điện từ phát sinh trực tiếp từ
các gói khung và mạch định tuyến ở cấp độ silicon được coi là bức xạ (30–100 MHz).
Các xung dòng điện tại chân của IC hoạt động như ăng-ten phát, được gọi bức xạ điện
dẫn (150 kHz-30 MHz).Vì vậy, việc làm giá trị của di / dt (dao động điện) nhỏ đi, do đó
làm cho các dòng không đổi, rất cần thiết để giảm EME ở cấp độ chip.
Kĩ thuật số tạp âm thấp đã được thiết kế trong đó giảm đáng kể nhiễu di/dt. Tuy
nhiên tốc độ và bờ tạp âm thấp là những hạn chế của logic tạp âm thấp. Đặc biệt việc tăng
nguồn tiêu thụ là hạn chế lớn, thường không được chấp nhận với hệ thống số lớn. Trải
2
phổ xung (SSC) được đề xuất để giảm EME của hệ thống xung. Nhưng không may, SSC
có kiến trúc phức tạp nó không được dùng khi mà xung của hệ thống cần được đồng bộ
với tín hiệu đồng bộ thời gian. Tuy nhiên nó được lưu ý bởi nhà thiết kế chip và hệ thống.
. Một kỹ thuật hữu ích hơn là thêm một khối, trong khi vấn đề thiết kế và thời gian của
các khối IP nội bộ vẫn như cũ, vì thế đồng nghĩa mạch được duy trì mà không có bất kỳ
mạch giao diện. Đó là phương pháp EME điều tiết (EME-SR), sẽ được thảo luận tiếp
theo.
Bài viết này được tổ chức như sau.Mục II giới thiệu nguyên tắc của các ý tưởng đề

xuất, trong khi tại Mục III trình bày mối quan hệ giữa chức năng chuyển dòng (TF) và
thông số của mạch được thảo luận. Phần IV thảo luận về một thời gian liên tục của EME-
SR. Trong phần V, một thời gian rời rạc EME-SR được đề xuất dựa trên tuyến tính và
xấp xỉ bậc, tại mục VI, FMof EME SR rời rạc thời gian để giảm mức độ EME trong một
phạm vi tần số rộng được thảo luận. Tại mục VII, một so sánh giữaEME-SR và kỹ thuật
thiết kế khác được đưa ra. Cuối cùng, mục VIII trình bày tóm tắt.
II Tiếp cận
Các cơ sở kỹ thuật được đề xuất là thay thế vị trí của một mạch trung gian, tức là,
EME-SR, giữa pin VBAT và VREG nút của các mạch kỹ thuật số (xem hình 1). Phần
độc đáo trong thiết kế này là cách tiếp cận hai bước. Như có thể nhìn thấy từ dòng tải I
EME
Hình 1: Nguyên lý của EME-SR.
Hình 2: Sơ đồ khối chung của EME-SR.
3
Đầu tiên ta sử dụng bộ điều chỉnh thấp cổ điển (LDO). Sau đó, ta sử dụng EME-
SR từ thực tếrằng các đầu vào của LDO có thể thay đổi từ VBAT (12 V) giảm điện áp
của LDO trên điện áp lõi kỹ thuật số (3,3 V). Tụ điện giảm nhiễu bằng cách cung cấp
dòng. Trong phương pháp này, Ctank cũng cung cấp năng lượng cho dòng, nhưng ta cho
phép một ΔV lớn trên Ctank để tránh biến đổi dòng lớn đối với VBAT.
Zhou và Dehaene chỉ ra rằng việc sử dụng của nguồn dòng có thể giảm di / dt lớn.
Điều này ngụ ý rằng nếu chúng ta có thể tìm thấy một cách thông minh để kiểm soát
dòng trong lõi kỹ thuật số, EME cũng sẽ được điều khiển dưới sự kiểm soát. Sơ đồ khối
chung của mạch được hiển thị trong hình. 2. Nó bao gồm của một nguồn dòng điều
khiển, một mạch điều khiển, một tụ Ctank, và một LDO. Ctank được kết nối với các đầu
vào của LDO. LDO chuyển đổi một điện áp Vout cao đến 3,3 V lõi trong kỹ thuật số.
Ctank được tích điện dưới kiểm soát nguồn dòng. EME-SR được hiển thị bên trong trong
hình. 2. Sự xuất hiện của di / dt lớn có nghĩa là dòng thay đổi đột ngột. Sự thay đổi này
đầu tiên được thu nhận bởi Ctank . Do đó, các thay đổi Vout.
Điều này được cảm nhận bởi các mạch điều khiển dòng thích nghi của nguồn dòng để
thiết lập một trạng thái dòng ổn định tương ứng. Đây là phản ứng chậm của vòng điều

khiển làm giảm di / dt trên mạch điện. Ctank cung cấp cho dòng ban đầu, sao cho nó đủ
lớn. Nếu không phải là trường hợp như vậy, một khối chuyển đổi khẩn cấp tham gia để
cung cấp dòng ngay lập tức. Những thay đổi tương đối lớn của Vout không thấy được
trong kỹ thuật số bởi LDO.
Hình 3: Tuyến tính xấp xỉ của xung dòng điển hình trong IC.
Trong kĩ thuật số đỉnh của dòng điện tồn tại trong thời gian ngắn, dạng và thời
gian đáp ứng sẽ quyết định độ rộng phổ tần số. Để ước lượng giá trị của EME-SR ta xác
định tỉ số di/dt (dòng điện) theo:
4
EME EME EME
Laplace[(di/dt) ] sI (s) I (s)
( )
Laplace[(di/dt) ] sI (s) I (s)
IBAT BAT BAT
I
I
H s = = =
(1).
Đó là tỉ số của dòng I
BAT
tại V
BAT
và dòng xoay chiều I
EME
tại V
REG
.
III. Xác định I
EME
bởi di/dt TF.

A. Xấp xỉ bậc đầu của TF di / dt
Đáp ứng tổng của di/dt TF là để thấp hơn tần số EME bắt đầu từ 150 kHz.
1
( )
1 ( / 2 )
I
H s
s fc
π
=
+
(2)
s và FC là các tham số phức và cắt -3 dB tần số, tương ứng.
1) Ước lượng phổ EME: nguồn dòng xung trong mạch số được tính xấp xỉ như
hình 3. (IEME) đó là xấp xỉ tuyến tính của xung. Có một công thức tính chính xác cho
dòng xung có thể thực hiện bằng biến đổi Fourier. (giả sử rằng tr = tf), kết quả
EME
exp[ ( ( / 2) / 2)]
( ) sin ( ( / 2))(1 exp[ ( )])
r
p r r p
j w t
I jw I c w t jw t t
w
π
+
= − +
(3)
Trong đó sinc (x) = sin (x) / x, tr, tf, tp, và I
P

là thời gian tăng,thời gian xuống, độ rộng
xung và biên độ của I
EME
; k và ω là đơn vị ảo và tần số góc (radian trên giây), tương ứng.
2) Trạng thái động của EME-SR: Đầu ra lớn nhất của hiệu điện thế xuất hiện khi
dòng nhảy từ mức 0 đến mức cao.
tan tan
p
OUT
k k
I t
Q
V
C C
∆
∆
∆ = =
(4)
Sự nạp của tụ C
tank
tới mạch đáp ứng theo hiệu điện thế đầu ra như hình 4. Δt là
thời gian điều chỉnh và là xấp xỉ với điều chỉnh tần số vòng lặp đóng. Hiệu điện thế đầu
tại tải được giảm bởi tăng dung lượng của C
tank
và băng thông vòng lặp. Quan hệ này
càng rõ ràng khi dòng I
EME
xuất hiện nhanh hơn độ lợi băng tần (GBW) của bộ điều
chỉnh, hình 4 chứng minh cho trường hợp này. Độ lợi băng tần chậm hơn nhiều với dòng
I

EME
điện áp gate của transistor coi như không đổi. Vì EME-SR không có nhiều lợi thế
của một tụ có điện áp lớn mà dựa vào các đặc tính của chip. Nó sẽ tạo dòng từ V
BAT
,
5
nguồn dòng không đổi phải được thay thế bởi nguồn dòng thích nghi, hình 4. Dòng I
BAT

dễ dàng được tính toán theo:
Hình 4:(a) thông tin phản hồi chậm vòng EME-SR. (b) tương đương mạch cho tải nhanh
I
EME
.
EME
( ) ( ) ( )
BAT I
I jw H jw I jw=
(5)
Biến đổi Laplace của KCL tại nút Vout, ta có:
tan EME
( ) ( ) ( ) 0.
OUT k BAT
V jw jwC I jw I jw+ − =
(6)
Kết hợp (2),(5) và (6) ta có:
EME
tan
( )
( )

(2 )
OUT
k
I jw
V jw
fc jw C
π
=
+
(7)
Rõ ràng thấy từ (3) và (7), điện áp đầu ra là một hàm của Ip, tp, tr, Ctank, và FC.
Ngoài ra, có là hạn chếvề giảm điện áp. Để đảm bảo LDO điều chỉnh điện áp cung cấp
phù hợp với mạch số, có một yêu cầu tối thiểu đối với điện áp đầu ra của EME-SR:
( ax) (min)
OUT OUT OUT
V V m V∆ −p
(8)
Dựa trên mối quan hệ nói trên, chúng ta có thể tìm thấy Ctank giá trị tối thiểu để
đạt được các yêu cầu FC IEME và tối đa I
EME
cho phép dựa trên Ctank và FC.
6
Hình5.ΔVOUT là hàm của Ctank và tần số cắt fc, dòng xung i.e, IP, tp, và tr.
Hình 6: Đồ thị của ΔVOUT so với IP và tp.
B. ΔVOUT với Ctank và FC
Hình 5 thể hiện ΔVOUT như một hàm của Ctank và FC. I
EME
được tính, IP = 35
mA, tp = 15 ns, và tr = tf = 8 ns. Về cơ bản, FC thấp , ΔVOUT điện áp giảm và Ctank
lớn.

C. ΔVOUT với IP và tp
Cho Ctank = 100 pF kHz fc = 150, và tr = 8 ns phụ thuộc ΔVOUT trên IP và tp
được thể hiện trong hình. 6. Rõ ràng thấy từ đường đồng mức, đó là một ΔVOUT mong
muốn, sản phẩm của IP và tp là hằng số, ví dụ:
Constant = Ip tp (9)
Điều đó nghĩa là có một sự cân bằng giữa tp và Ip cho FC, Ctank, và ΔVOUT.
Bảng 1
7
Hình7.Sơ đồ của EME-SR.
D. Tính toán Ctank tối thiểu
Bảng I cung cấp cho một số giá trị tính toán của Ctank tối thiểu cần thiết cho FC
mong muốn, I
EME
, và ΔVOUT lớn nhất có thể (5 V trong trường hợp này). Nếu độ rộng
xung I
EME
rộng, ví dụ, trong phạm vi của một vài micro giây, sau đó Ctank rất lớn, tức là,
hàng chục nanofarad. Mặt khác, một xung ngắn cần một nhiều giá trị tụ điện nhỏ hơn, ví
dụ, hàng trăm picofarad FC và ΔVOUT. May mắn thay, trong một CMOS hiện đại mạch
kỹ thuật số, xung hiện nay là bình thường ngắn [12], [13].Tuy nhiên, giá trị của Ctank
được giới hạn trong phạm vi của một vài trăm picofarad để làm cho nó tích hợp đầy đủ
trên chip.
Vì vậy, trong trường hợp này, aCtank với khoảng 230 pF là lựa chọn hợp lý.
IV. THỰC HIỆN THỜI GIAN LIÊN TỤC CỦA EME-SR
A. Mạch thực hiện
Hình 7 cho thấy sơ đồ thời gian liên tục của EME-SR trên cơ sở đầu tiên để Gm-C
tích hợp [14]. Cấu trúc M1 và M2, đảm bảo giảm tạp âm di / dt, vì từ Vout đến V
BAT

cung cấp điện giảm đáng kể. Cấu trúc theo điện áp đảm bảo Vbias là cực như một nút trở

kháng thấp, làm giảm từ Vbias đến nguồn của nút M2 và tới V
BAT
. Các Caux và Raux
hoạt động như đường bù tần số để đảm bảo sự ổn định. P1 cực chi phối, P2 cực thứ hai,
cực 0 Z, và GBW được đặt tại các tần số sau đây [14]:
2 aux
1
1
( )
OTA V
P
R A C
=
(10)
0, ow tan
1
2
( / / )
p er Load k
P
r R C
=
(11)
aux , ow aux
1
((1/ ) )
m p er
Z
C g R
=

−
(12)
aux
m
g OTA
GBW
C
=
(13)
8
Hình 8.Đơn giản hóa mô hình tín hiệu nhỏ cho di / dt TF analysis.re
aux
2
0, ow tan
1
( / / )
m p er Load k
C
P
GBW g OTA r R C
=
(14)
1V mOTA OTA
A g R=
(15)
2 , 0, ow
( / / )
V m power p er Load
A g r R
=

(16)
Rota và gmOTA là trở kháng đầu ra và điện đẫn của bộ khuếch đại điện dẫn
(OTA, gm, nguồn và ro, điện dẫn và trở kháng của nguồn dòng cascoded, tương ứng, AV
1 là đạt được của giai đoạn trung, và AV 2 là đạt được giai đoạn nguồn hiện tại. Để làm
cho hệ thống ổn định, (P2 / GBW) nên được lớn hơn 3 lần với 72 ◦ pha. Như có thể thấy
từ (14), cho tải gm, OTA, RLoad, và ro, năng lượng, tỷ lệ Caux / Ctank xác định sự ổn
định.
B. di / dt TF Phân tích liên tục thời gian EME-SR
Đơn giản hóa di / dt TF mô hình tín hiệu nhỏ của EME-SR được hiển thị trong
hình. 8. Theo hình. 8, chúng ta có được:
(17)
ωz1 ≈ gmOTA / Caux, ωz2 nằm ở tần số cao, ωp1 ≈ gmOTA / Caux là cực Vctrl,
ωp2 ≈ gm, nguồn / Ctank tại Vout, và ωp3 cực gây ra bởi bù khi mà nằm ở tần số cao.
1) Dòng 1 chiều với tạp âm tần số thấp di / dt: Bất kỳ điều ảnh hưởng đến độ lợi
của các vòng phản hồi cũng ảnh hưởng đến di / dt trong khu vực có tần số thấp. Trong số
đó, quan trọng nhất là tải dòng bộ điều tiết, vì nó rất khác nhau. Khi tải tăng hiện nay,
vòng lặp output là vòng mở giảm EME-SR (kể từ khi một trở kháng đầu ra MOSFETs tỉ
lệ nghịch với dòng tải). Tăng tải hiện nay cũng đẩy cực đầu ra ωp2 đến một tần số cao
hơn, làm tăng vòng phản hồi băng thông. Hiệu quả là tải tăng, do đó, giảm di / dt tại tần
số thấp. Do đó, di / dt TF ở tần số thấp phải được phân khác.
9
Hình 9.Ví dụ về di / dt TF EME-SCR. (a) dòng từ thấp đến trung bình. (b) dòng từ thấp
đến cao
a) dòng từ thấp đến trung bình: Hình 9 (a) mô tả di / dt TF HI (s). Các đáp ứng HI
(s) như mong đợi. Trong trường hợp này gm rất nhỏ, năng lượng Ctank lớn hơn so Caux
Miller tụ điện bù, làm cho các ωp2chiếm ưu thế cực trong TF di / dt, vì thế ωp2 xác định
tần số cắt -3 dB. Cực dò (ωp1) và cực không (ωz1)thể hiện trong (17), TF di / dt có thể
được tính xấp xỉ như cực hệ thống.
b) dòng từ thấp đến cao: Hình. 9 (b) cho một ví dụ về di / dt TF HI (s) trong dòng
từ thấp đến cao. Kết quả là điểm 0 và cực vẫn vậy, cực thứ hai ωp2, cắt -3 dB tần số của

TF di / dt. Vì vậy, nó vẫn có thể được xem như là một một cực của hệ thống. Tuy nhiên,
thời gian này, sự khác biệt là tần số cắt được chuyển sang một tần số cao hơn so với ωp1,
vì g
m
được tăng lên rất nhiều do sự tăng của dòng. Do đó, tạp âm động di / dt trên đường
truyền là phụ thuộc và điểm dò 0.
2) Chặn di / dt tần số cao: Khi nhiễu tần số tác động nhiều độ lợi tần số của EME
SR, vòng phản hồi không tác dụng, vì vậy Ctank vượt trội với các tụ kí sinh từ VBAT để
Vout. Độ chặn tối đa di/dt được đưa ra:
,
ax
, tan
| ( ) | 20log( )
db power
I m
db power k
C
H s
C C
=
+
(18)
10
Hình 10. Tạp âm EME nối từ Vout đến VBAT.
C
db,power
là điện dung thoát của bóng bán dẫn. Điều này nghĩa là tạp âm tần số cao
di / dt yêu cầu Ctank lớn và C
db
nhỏ, năng lượng. Tuy nhiên, giá trị của Ctank được giới

hạn trong phạm vi của một vài trăm picofarad để làm cho nó được tích hợp trên chip.
C. Tính liên tục về thời gian.
EME-SR thời gian liên tục có thể ngăn tối đa 35 dB di / dt tạp âm ở tần số cao với
30 μA và 100 pF điện dung tích hợp trên chip. Tần số cắt khoảng 1.6MHz và suy giảm là
bão hòa ở 30 MHz [14]. Để đạt được mức giảm tạp âm -3 dB thấp hơn tần số cắt, chúng
ta phải phân tích mạch một lần nữa.
Hình10 cho thấy tạp âm nối từ đầu ra cho các VBAT. Cdb,power được giảm M1
và M2 thể hiện trong hình. 7, mà sẽ giảm tạp âm được hiển thị trong hình. 10.
Như đã đề cập trước đó, kể từ khi ωz1 hủy bỏ ωp1, các tần số cắt là chuyển sang
tần số cao hơn và tần số không cho các cấu trúc liên kết thông tin phản hồi, do đó di / dt
động, tạp trên đường dây cung cấp điện bị triệt tiêu. Trở kháng của tụ bù Caux trở thành
thấp khi tần số tăng, vì vậy cửa và cống của dòng transistor phụ thuộc nhau. Do đó, bất
kỳ thay đổi Vout sẽ được truyền Caux Vctrl, tạo dòng từ VBAT.
Sự bù theo Miller từ quan điểm giảm diện tích và nó cũng là tương đối đơn giản,
nhưng phân tích trước đây, bù Miller cũng là gốc rễ của phiền hà cho tạp âm. Để tránh
những vấn đề được đề cập, chúng ta phải loại bỏ các bù Miller và bù EME-SR theo cách
khác nhau. Một lựa chọn là để bù với một tụ lớn giữa Vctrl và mặt đất, và bằng cách sử
dụng một bộ khuếch đại thông tin phản hồi với trở kháng cao đầu ra.
Bằng việc phân chia các kết nối giữa Vout và Vctrl, tạp âm EME đường B hiển thị
trong hình 10 là hoàn toàn biến mất, do đó một di / dt của tần số cắt thấp hơn có thể đạt
được. Sử dụng một băng thông thấp và thông tin phản hồi thu được thấp-bộ khuếch đại,
tạp âm EME đến đường A có thể giảm.
11
Do đó, để đạt được một tần số di / dt cắt thấp hơn,t sử dụng cho một trong hai kỹ
thuật tiên tiến bù hoặc phương pháp tiếp cận. Sau này sẽ được thảo luận trong phần tiếp
theo.
Hình11.Nguyên tắc của xấp xỉ tuyến tính và bậc của nguồn cấp hiện nay.
V. Thời gian thực hiện rời rạc - kỹ thuật vòng lặp phản hồi EME-SR số
A. xấp xỉ tuyến tính và nhảy bậc của dòng bậc.
Giả sử bước dòng đầu vào lin (t). Đáp ứng của dòng sau khi đi qua hệ thống

profile thấp (ví dụ, EME-SR) được:
( ) ( )
es
1
( ) ( )
1 (1/ 2 )
r ponse in I in
I s I s H s I s
s fc
π
= =
+
(19)
HI (s) là TF-pass thấp của hệ thống và fc là tần số cắt mong muốn.Biến đổi Laplace
ngược
( )
2
es
( ) (1 )
c
f t
r ponse in
I t I t e
π
−
= −
(20)
Dạng miền thời gian của dòng bậc được hiển thị trong hình 11. Dòng tiêu tán
trong hình 11 thể hiện xấp xỉ tuyến tính theo chiều tăng của dòng điện và thu được bằng
cách lấy đạo hàm đầu tiên Iresponse (t) như sau:

max
0
( ( ))
2
response
t
d I t
I fc
dt
π
=
=
(21)
Imax là biên độ của dòng nhảy bậc. Mức dạng sóng thể hiện trong hình 11 là xấp
xỉ tuyến tính đáp ứng dòng nhảy bậc. Các Istep và Tstep được xác định bằng (22) để có
cùng một độ dốc
12
max max
I 2
,(1 5)
step
step
I
I fc
k
T kT k
π
= = < <
(22)
τ = 1/fC là hằng số thời gian của phản ứng và k là độ dốc kiểm soát factor.When k

= 1, phản ứng dòng nhảy bậc thay đổi 63,2% của từ 0 đối với giá trị cuối cùng của nó.
Hình 12.Nguyên tắc của hệ thống thông tin phản hồi điều chỉnh số vòng lặp.
Dòng đạt đến 99,3% sau 5τ, khi k = 5. Ví dụ, dòng đáp ứng trong mười bước và
3τ (tức là, k = 3), và FC mong muốn =150 kHz, sau đó Tstep được đưa ra như sau:
5
3 1
0.318us
10 2 (1.5 10 )
step
T
π
= ≈
×
(23)
Vấn đề tiềm nói đến dòng nhảy bậc xấp xỉ là tạp âm. Do các bước hiện hành, di /
dt của dòng cấp có đỉnh ở mỗi Tstep. Trong miền tần số, nó là tương đương với sự dịch
dòng tới phạm vi tần số cao. Tuy nhiên, vì Istep là nhỏ hơn nhiều so với dòng ban đầu
Imax, vì vậy themaximum di / dt giá trị nhỏ hơn . Mặt khác, do các tụ điện tăng trên chip
và điện dung cổng ở các bóng bán dẫn điện tạp âm tần số cao sẽ bị giảm hoặc lọc
B. Phản hồi điều khiển vòng số.
Dạng sóng đầu ra của bộ chuyển đổi kỹ thuật số-to-analog (DAC) theo lý thuyết
có dạng bậc thang. Căn cứ vào đặc tính này, các nấc của dòng được coi như những mẫu
của dòng điện bậc với chu kì lấy mẫu 1/T
step
. Một cấu trúc đơn giản với một mẫu và thông
tin phản hồi quantizer-DAC theo vòng, như trong hình12.
Ở đây, điện áp đầu ra Vout là liên tục so sánh với điện áp tham chiếu Vref. Sai
khác giữa Vout và Vref được chuyển thành tín hiệu số đến bộ quantizer. Bộ DAC sẽ
chuyển các thông tin số thành các dạng tương tự, tỉ lệ thuân với sự sai khác giữa Vout và
Vref.

13
Điều quan trọng của kiến trúc này là đơn giản, quantizer băng thông thấp, và DAC
có độ phân giải thấp được sử dụng điều khiển số vòng lặp điện áp. Một điều quan trọng
khác là sự ổn định phụ thuộc vào vòng lặp điệp áp số. Một điều cần lưu ý là do các đặc
tính của phản hồi số, mức cấp điện áp ra Vout không cố định như điện áp liên tục theo
thời gian. Cơ bản nó không phù hợp giữa dòng cấp I
BAT
và dòng tải I
EME
. Thực tế Vout
thay đổi từ V
BAT
đến V
min
, V
min
được tính bằng điện áp cung cấp (3,3V) cộng với điện áp
LDO (thông thường là 200mV). Đó là dao động không thể tránh và có thể được giải
quyết với 1 bộ LDO sau EME-SR.
Cách làm băng thông của vòng số thấp là điều chỉnh xung của bộ quantizer chậm,
nó sẽ làm cho đầu ra Vout chính xác trong LSB của bộ DAC ( bộ DAC 5-6 bit là đủ ).
Băng thông thấp là cần thiết để giảm nhiễu của nguồn cấp. Đặc biệt trong trường hợp tần
số thấp. Điều này được chứng minh bằng mô phỏng MATLAB với mạch tích hợp tốc độ
cao với tín hiệu tương tự và mạch phần cứng VHDL-AMS.

Hình 13: Sơ đồ khối của mạch thời gian rời rạc EME-SR.
Hình 14.Sơ đồ hoạt động mạch thời gian rời rạc EME-SR.
C. Mô phỏng mạch cấp cao.
Bộ quantizer trong hình 12 thực hiện bằng kết hợp bộ so sánh với bộ đếm lên
xuống. Hình 13 là sơ đồ triển khai. Cửa sổ bộ so sánh có 2 mức điện áp tham chiếu

Vhigh và Vlow. Vout cảm nhận và so sánh với 2 mức Vhigh và Vlow. Như trong hình 14
14
khi Vout nhỏ hơn Vlow, tín hiệu cao và bộ đếm nhanh do đó dòng cũng tăng. Khi Vout
đã lớn hơn Vhigh ( vùng C), sau đó tín hiệu thấp là cao và bộ đếm chậm nên dòng cấp
giảm. Khi Vout nằm giưa khoảng Vhigh và Vlow ( vùng B) thì bộ đếm giữ nguyên. Để
giảm nhiễu chuyển mạch các nhiệt kế được sử dụng tại đầu ra của bộ đếm. Bộ nhiệt kế
chuyển trạng thái on off của dòng DAC theo sự sai khác giữa Vout và điện áp tham
chiếu.
Hình 15: So sánh phổ của dòng tải (IEME) và dòng nguồn I
BAT.
Dòng tải tức thời được tính theo thông số:
1) tr = tf = 1ns;
2) tp = 1 μs;
3) Imax = 15 mA;
4) T
IEME
= 10 μs (chu kì của I
EME
).
Tần số xung của bộ đếm là 1MHz với tụ Ctank là 230pF được tính như mục III.
Tổng cộng có 3 nguồn được dùng trong DAC. Mô phỏng phổ của dòng tải I
EME
và dòng
nguồn I
BAT
trong hình 15. Rõ ràng, phổ của nguồn cấp số có nhiều thành phần, chủ yếu
trong khoảng 100KHz. Đó là điều đáng chú ý khi phân tích về tác động tới vòng lặp số
để giảm mức đỉnh của dòng. Rõ ràng tại tần số 100KHz nhiễu bị không đáng kể, do vậy
việc giảm nhiễu đạt như mong muốn.
Lưu ý rằng do chu kỳ xung đồng hồ, thông thường chu kỳ của dòng I

BAT
lớn hơn
I
EME
, do đó năng lượng tập trung ở tần số thấp (trong trường hợp này là < 100KHz).
Nhưng điều đó không phải là vấn đề nghiêm trọng, vì thông thường hiện tượng EMC bắt
đầu từ tần số 150KHz. Thực tế với tần số 150KHz tương ứng với bước sóng 2000m,
nó lớn hơn toàn bộ dây dẫn trong thiết bị.
VI. Giảm EME dựa trên kỹ thuật định hình dòng điện FM của xung EME-SR rời
rạc.
15
A. Dựa trên FM.
Theo quy tắc Carson, tổng công suất của tín hiệu FM xấp xỉ bằng công suất trong
biên độ BP = 2(m+1)fm , trong đó m = Δf/fm là Fmindex. Do đó tác dụng của FM là để
trải công suất không được điều chế trên băng thông [f0 − BP /2, f0 +BP /2]. Do đó làm
giảm cường độ sóng hài tại tần số f0. Vì chỉ số điều chế của hài thứ n là n lần của hài đầu
tiên, biên độ của băng Bn là P = 2(nm + 1)fm ≈ nBP. Nhìn chung tác động của FM là
tăng công suất của mỗi hài.
B. Đình hình dòng I
BAT
với xung FM.
Tần số xung của EME-SR rời rạc xác định băng thông của vòng lặp số, tương
đương bước thời gian I
BAT
. Tuy nhiên xung của tần số không nhất thiết phải liên tục.
Thực tế FM của xung EME-SR rời rạc, dòng I
BAT
đã được điều chế. Trong miền tần số,
đỉnh của phổ I
BAT

được trải ra trên nhiều phần. Tuy nhiên tổng công suất của I
BAT
không
đổi. Trong miền thời gian, FM hướng I
BAT
khác nhau trong mỗi một chu kì.
IBAT được điều chế trong một khoảng thời gian của chu kỳ đồng hồ R.
Thời gian đồng hồ của mỗi chu kỳ là Tclk + d (r), trong đó d (r) là chu kỳ thêm trong chu
kỳ đồng hồ r. Công thức tính dòng I
BAT
của một tần số:
1
1 0
( ) ( ( ( )))
R r
BAT r clk
r j
I t i t T d j
−
= =
= − +
∑ ∑
(24)
Giả sử I
BAT
hoàn thành trong 1 chu kỳ NT
clk
và nó tính theo công thức:
[ ]
0

1 1
( ) ( ( ) ) ( ( ))
2 2
one cycle
N
BAT clk clk
n
I t u t n T u t n T
−
=
= + + − − +
∑
(25)
Dòng dự đoán I
BAT
được tính theo công thức:
0 0
1 1
( ) ( [u(t+(n+ )T -(2N+1))-u(t-(n+ )T -(2N+1)iT )])
2 2
N
BAT clk clk clk
i n
I t
∞
= =
=
∑ ∑
(26)
Ta có thế xác định dạng điều chế khi dòng hoàn thành 1 chu kỳ MT

clk
16
Hình 16: Chu kỳ của bộ jitter điều chế theo tần số SSC với dạng tam giác.
Hình 17: Dạng dòng điện bậc được điều chế với dạng tam giác.
Do đó công thức tần số điều chế được cho bởi:
1
m
clk
f
MT
=
(27)
Hình 16 biểu diễn chu kỳ của tín hiệu điều chế dạng tam giác
( )t
σ
, trong đó γ là
thời gian trải tối đa tỷ lệ tương đối với Tclk, do đó toàn bộ tần số trải phổ tỷ lệ tương đối
với tần số f
clk
như sau:
1
γ
β
γ
=
+
(28)
Sau đó, chu kỳ điều chế tại r vòng clock được xác định:
T
clk,modulated

(r)= Tclk + δ(r) (29)
0 0
1 1
( ) ( [u(t+(n+ -(2N+1) )(T + (t))-u(t-(n+ )T -(2N+1)i)(T + (t))])
2 2
N
BAT clk clk clk
i n
I t i
σ σ
∞
= =
=
∑ ∑
(30)
Dòng I
BAT
điều chế tần số tính theo công thức (30) được biểu diễn như hình 17.
Hình 18 thể hiện so sánh giữa dòng I
BAT
có điều chế và không điều chế. Thông số và kết
quả điều chế được đưa ra:
17
Hình 18: so sánh giữa dòng điện không điều chế và dòng được trải phổ (fm = 25 kHz và
β = 10%).
Hình 19: so sánh về phổ, có và không có điều chế trải phổ (fm = 25 kHz và β = 10%).
1) fclock = 2,5 MHz;
2) fm = 25 kHz;
3) β = 10%, trung tâm;
4) dạng sóng hình tam giác được sử dụng cho điều chế;

5) Imax = 15 mA, trong 16 bước;
6) TI = 10 ms (thời gian của IBAT).
Cần 16 bước để dòng điện cấp hoàn thành 1 cycle. Tần số tối đa là 2.75MHz và
tần số tối thiểu là 2.25MHz . Tỉ số trải là β =10% và tần số điều chế fm = 25kHz. Hình
19 thể hiện sự so sánh giữa dòng không và được điều chế. Hình 20: Giảm tương ứng
decibel từ 100 kHz đến 40 MHz (fm = 25 kHz và β = 10%).
18
Hình 20: Giảm tương ứng decibel từ 100 kHz đến 40 MHz (fm = 25 kHz và β = 10%).
Hình 21: So sánh phổ, giữa dòng có và không có điều chế trải phổ (fm = 5kHz và β =
20%).
Áp dụng FM cho EME-SR với các IC số sẽ làm điều chỉnh EME linh hoạt hơn.
Trước tiên , ta điều chỉnh đồng hồ phụ trợ trong bộ điều chỉnh. Kĩ thuật điều chế SSC cơ
bản sẽ thay đổi đồng hồ hệ thống của mạch số. Thứ hai, dải tần của EME-SR nhìn chung
nằm dưới 20MHz. Thứ ba, xung đồng hồ không được dùng như xung của hệ thống, điều
này cho phép thực hiện FM mà không có lỗi. Ví dụ như một tần số lớn được trải phổ,
mức năng lượng được trải đều (như hình 21). Kết quả điều chế và dòng tải được xác định:
1) fclock = 2.5 MHz;
2) fm = 5kHz;
3) β = 20%, trung tâm trải phổ;
4) dạng điều chế tam giác;
5) Imax = 15 mA, 16 bước;
6) TI = 10 μs (chu kỳ của I
BAT
).
19
Hình 22: Tương ứng giảm theo decibel từ 100 kHz đến 40 MHz (fm = 5kHzand β =
20%).
Do tần số điều chế thấp và tỉ số trải lớn nên hài đầu tiên của dòng tải I
EME
giảm tới

4 dB so với 1dB so với trường hợp trước. Tương ứng giảm theo decibel từ 100 kHz đến
40 MHz (fm = 5kHzand β = 20%) được thể hiện trong hình 22. Hiệu quả của việc giảm
tần số fm và β lớn được xác định rõ ràng nếu ta so sánh hình 22 với hình 20.
VI So sánh EME-SR rời rạc với kỹ thuật hiện tại.
Kết quả mô phỏng cho thấy rằng bộ điều chỉnh nguồn EME-SR là giải pháp phù
hợp cho việc giảm nhiễu phát sinh trên chip trong quá trình switching. FM của bộ EME-
SR thời gian rời rạc tiếp tục làm giảm đỉnh những hài ở tần số cao hơn. Bằng cách điều
chỉnh xung của vòng lặp, nguồn cấp cũng được điều chế trực tiếp. Về cơ bản đó là do sự
khác nhau giữa FM của xung hệ thống. Do đó lợi ích là vấn đề thời gian của các core
không ảnh hưởng, nó làm cho hệ thống linh hoạt và phù hợp với các kiến trúc khác nhau.
Một chi tiết nữa về so sánh giữa EME-SR và các kiến trúc giảm nhiễu switching trước
đây nữa được liệt kê trong bảng II. So sánh ấy được tổng kết lại như sau:
A. So sánh giữa EME-SR rời rạc thời gian và On-Chip đơn lẻ.
Nhìn chung, việc tăng các tụ tách rời sẽ làm giảm nhiễu switching. Tuy nhiên, các
tụ tách rời chỉ giúp cho EME nếu như có điện trở trên mạch cấp. Điều đó được giải thích
tại (31) và hình 23. Nếu ta giả sử rằng fC = 100 kHz, Ctank = 100 pF và trở kháng hoàn
toàn cảm ứng (25.33mH). Điều này đòi hỏi một offchip lớn và có chất lượng cao. Cũng
cần lưu ý rằng điện dẫn bên ngoài không giống như anten. Nếu trở kháng hoàn toàn là
điện trở thì giá trị điện trở 15.9 kΩ là tương ứng với cùng một fc và Ctank.
Hình 23: Tụ tách rời và giảm EME.
20
EME sup
1
1
BAT
decap plyline
I
I sC Z
=
+

(31)
Điều này rõ ràng là không thực tế do sự sụt giảm điện áp lớn:
Mặt khác kỹ thuật On-chip tách biệt chỉ hiệu quả trên tần số 100MHz và mạch số lớn, nơi
mà lớp silicon lớn và là cần thiết cho các điện dung nhúng (10-50 nF). Do đó để làm
giảm phát xạ dẫn (150 kHz–30 MHz), một tụ tách biệt phải có dung lượng lớn hơn. Tuy
nhiên bộ EME-SR thời gian rời rạc giải quyết được vấn đề này. Nó như trở kháng điều
chỉnh mạch trên đường cấp, làm giảm dung lượng Ctank -3dB tại tần số cắt.
B So sánh giữa EME-SR thời gian rời rạc và Cell logic nhiễu thấp.
Kỹ thuật thiết kế nhiễu số thấp làm giảm đáng kể nhiễu switching. Tuy nhiên nó
hiệu quả trong trong thiết kế số nhỏ bởi vấn đề nguồn tĩnh. Nó cũng không được thực
hiện tại những mạch thông thường. Tuy nhiên, bộ EME-SR thời gian rời rạc được đề xuất
bởi có thể thực thi dễ dàng với chi phí thấp và sử dụng nguồn thấp. Ta có thể điều chỉnh
độ rộng của dây Chip và mức tiêu thụ điện năng mà không làm ảnh hưởng đến thiết kế
LDO và core logic bên trong.
C. So sánh giữa bộ EME-SR thời gian rời rạc và bộ chuyển đổi điện áp xuống.
Vấn đề của biến đổi đột ngột và những dao động trong của nguồn gây bởi những
điện cảm kí sinh được loại bỏ bởi EME-SR. Vòng lặp điện áp là tín hiệu số với bộ so
sánh cửa sổ, bộ đếm lên xuống, và bộ DAC thấp. Tín hiệu phản hồi số có ưu điểm là đơn
giản khi so sánh với tín hiệu liên tục. Băng thông của tín hiệu số có thể thay đổi dễ dàng
nhờ điều chỉnh tần số xung nhịp của đồng hồ. Đặc tính này cho phép làm giảm kích
thước vùng silicon dành cho tụ Ctank. Do đó EME-SR được đề xuất để thực hiện đơn
giản, chi phí thấp, tiêu thụ nguồn thấp, thiết kế đều nhỏ hơn.
Loại kỹ thuật Dạng và cách giảm Ưu nhược điểm, tính phụ
thuộc và cân bằng.
Tụ On-chip riêng biệt Mức giảm tuyến tính với tỉ
dung lượng tụ riêng biệt.
Thực hiện với điện dung tích
hợp lớn (1-50nF).
Hiệu quả trên 100MHz.
Hiệu quả với mạch số lớn.

Kích thước silicon lớn.
Cộng hưởng tụ kí sinh
Là điều không mong muốn.
Thiết kế số nhiễu thấp Mô phỏng giảm 44dB giá trị
đỉnh. Mô phỏng giảm 33dB
giá trị di/dt.
Chỉ thích hợp với hệ thống
nhỏ. Nguồn cấp tĩnh.
Bộ chuyển đổi điện áp thấp Giảm nhiễu khoảng 20%. Diện tích vùng silicon lớn.
21
Giảm 29.8%-66.4% nguồn
cấp.
(thời gian liên tục và rời rạc)
Giảm 35dB phổ của dòng
cấp với f
C
= 1.6MHz C
tank
=
100pF trường hợp thời gian
liên tục. Thời gian rời rạc
EME-SR giảm tới 30dB với
C
tank
= 230pF.
Tránh sự nhảy của điện áp
và dao động bởi sự cảm ứng.
VI. Kết luận:
Trong bài báo này, chúng tôi lần đầu đề cập chi tiết EME-SR. Dựa vào điểm cực
và điểm không của dòng điện, di/dt trên vùng tần số thấp. Để giảm phát xạ dẫn trên chip,

có 2 kiến trúc được đưa ra dựa trên tuyến tính và xấp xỉ theo nấc: 1) vòng lặp số EME-SR
và 2) FM của dòng cấp làm giảm các đỉnh trong vùng tần số rộng. Cả hai kĩ thuật này đều
làm giảm -3dB tần số cắt với điện dung của Ctank nhỏ. Khi kết hợp cả hai kĩ thuật này sẽ
cho hiệu quả tốt hơn những thiết kế khác.
22