Nghiên cứu thiết kế chế tạo hệ trùng phùng kỹ thuật số đa ứng dụng sử dụng kỹ thuật DSP đo phổ biên độ - thời gian

BỘ KHOA HỌC VÀ CÔNG NGHỆ
VIỆN NĂNG LƯỢNG NGUYÊN TỬ VIỆT NAM









BÁO CÁO TỔNG KẾT
ĐỀ TÀI KHOA HỌC CÔNG NGHỆ CẤP BỘ
NĂM 2010-2011






NGHIÊN CỨU THIẾT KẾ CHẾ TẠO HỆ TRÙNG PHÙNG KỸ
THUẬT SỐ ĐA ỨNG DỤNG SỬ DỤNG KỸ THUẬT DSP
ĐO PHỔ BIÊN ĐỘ-THỜI GIAN
(MÃ SỐ: ĐT.02/10/NLNT )

Cơ quan chủ trì: Viện Nghiên cứu hạt nhân
Chủ nhiệm đề tài: KS. Phạm Ngọc Tuấn







9455


LÂM ĐỒNG, THÁNG 3/2012

1
DANH SÁCH NHỮNG NGƯỜI THAM GIA THỰC HIỆN ĐỀ TÀI

STT Họ và tên
Học hàm,
học vị
Cơ quan công tác
1 Trần Tuấn Anh ThS. NCV
Phòng Vật lý - Điện tử hạt nhân,
Viện NCHN
2 Trương Văn Đạt CN. NCV
Phòng Vật lý - Điện tử hạt nhân
Viện NCHN
3 Tưởng Thị Thu Hường CN. NCV
Phòng Vật lý - Điện tử hạt nhân

Viện NCHN
4 Trịnh Đình Hải KS. NCV
Trung tâm Lò phản ứng
Viện NCHN
5 Đặng Lành ThS. NCV
Phòng Vật lý - Điện tử hạt nhân
Viện NCHN
6 Nguyễn Xuân Hải TS. NCV
Phòng Vật lý - Điện tử hạt nhân
Viện NCHN
7 Hồ Hữu Thắng ThS. NCV
Phòng Vật lý - Điện tử hạt nhân
Viện NCHN
8 Huỳnh Văn Minh
KTV.
Phòng Vật lý - Điện tử hạt nhân
Viện NCHN

2
MỤC LỤC

ABSTRACT 5
DANH MỤC CÁC CHỮ VIẾT TẮT 6
MỞ ĐẦU 7
PHẦN 1: TỔNG QUAN 11
CHƯƠNG 1: TỔNG QUAN VỀ MÁY PHÂN TÍCH BIÊN ĐỘ ĐA KÊNH VÀ HỆ
TRÙNG PHÙNG 11

1.1. So sánh hệ phân tích đa kênh dựa trên kỹ thuật tương tự và hệ phân tích đa kênh ứng
dụng kỹ thuật xử lý tín hiệu số (DSP) 11

1.2. Giới thiệu bộ lọc kỹ thuật số 12
1.3. Cơ sở và phương pháp thiết kế hệ trùng phùng 18
CHƯƠNG 2: PHƯƠNG PHÁP, THUẬT TOÁN XÂY DỰNG BỘ LỌC KỸ THUẬT
SỐ 21

2.1. Cơ sở lý thuyết để xây dựng mạch tạo dạng xung từ lối ra đầu dò bức xạ 21
2.2. Phép chập với các hàm truyền dạng hình chữ nhật và răng cưa 23
2.3. Xây dựng đáp ứng xung tổng cho bộ tạo dạng xung hình thang đối xứng trong miền thời
gian liên tục 24

2.4. Phương pháp, thuật toán chuyển dạng đáp tuyến xung trong miền thời gian liên tục sang
miền rời rạc để tổng hợp bộ tạo dạng xung hình thang đối xứng bằng kỹ thuật số 26

CHƯƠNG 3: XÂY DỰNG CÁC MẠCH ĐIỆN CHO HỆ PHỔ KẾ KỸ THUẬT SỐ 30
3.1. Tổng hợp bộ tạo dạng xung số nhảy bậc từ xung ra tiền khuếch đại 30
3.2. Tổng hợp bộ tạo dạng xung hình tam giác từ xung nhảy bậc 31
3.3. Tổng hợp các thành phần xử lý tín hiệu cho hệ phổ kế kỹ thuật số 33
3.4. Nguyên lý hoạt động của các mạch thành phần 36
PHẦN 2: NGHIÊN CỨU, THIẾT KẾ, CHẾ TẠO 54
CHƯƠNG 4: THIẾT KẾ, CHẾ TẠO KHỐI PHÂN TÍCH ĐA KÊNH (MCA) 54
4.1. Khối phân tích biên độ đa kênh kỹ thuật số 54
4.2. Thiết kế mạch Pre-filter 55
4.3. Bộ biến đổi tương tự - số lấy mẫu tín hiệu (Fast Sample ADC) 56
4.4. Thiết kế các khối chức năng MCA kỹ thuật số 58
CHƯƠNG 5: THIẾT KẾ, CHẾ TẠO HỆ TRÙNG PHÙNG KỸ THUẬT SỐ 71
5.1. Cấu trúc hệ trùng phùng 71
5.2. Mạch so sánh nhanh 72
5.3. Thiết kế các khối chức năng cho phép đo trùng phùng 73
5.4. Bộ nhớ lưu trữ thông tin phép đo trùng phùng 73
CHƯƠNG 6: THIẾT KẾ CHƯƠNG TRÌNH ĐIỀU KHIỂN, THU NHẬN DỮ LIỆU,
HIỆN VÀ LƯU PHỔ 77

6.1. Chương trình điều khiển, thu nhận dữ liệu, hiện và lưu phổ 77
6.2. Kết nối thiết bị và các hàm điều khiển 77

6.3. Giao diện điều khiển thiết bị 78
CHƯƠNG 7: XÂY DỰNG CHƯƠNG TRÌNH XỬ LÝ SỐ LIỆU TRÙNG PHÙNG 85
7.1. Xây dựng thuật toán 85
7.2. Viết chương trình xử lý số liệu cho hệ trùng phùng hai kênh 89
CHƯƠNG 8: LẮP RÁP, KẾT NỐI PHẦN CỨNG HỆ ĐO 93
8.1 Lắp ráp, kết nối các module kỹ thuật số tạo mạch tổng thể cho toàn hệ 93
8.2. Cấu trúc chương trình VHDL 94
3
8.3. Cấu hình phần cứng thiết bị 95
8.4. Chế tạo, lắp ráp và kiểm tra hiệu chỉnh mạch Pre-filter và ADC nhanh 96
8.5. Cấu hình thiết bị 99
8.6. Biên dịch, chạy thử, gỡ rối chương trình điều hành và xử lý số liệu trùng phùng 101
PHẦN 3: KẾT QUẢ NGHIÊN CỨU VÀ THẢO LUẬN 103
CHƯƠNG 9: CÁC KẾT QUẢ ĐO, KIỂM TRA, ĐÁNH GIÁ VÀ ĐẶC TRƯNG
HỆ ĐO 103

9.1. Đo các đặc trưng hệ MCA với thiết bị kiểm chuẩn trong phòng thí nghiệm 103
9.2. Kết quả đo, kiểm tra, đánh giá hoạt động của hệ với nguồn
60
Co 111
9.3. Các kết quả đo, phân tích, đánh giá 113
9.4. Các đặc trưng kỹ thuật chính 116
PHẦN 4: KẾT LUẬN 118
GIẢI TRÌNH CHI TIÊU KINH PHÍ 122
TÀI LIỆU THAM KHẢO 124
PHẦN PHỤ LỤC 126
PHỤ LỤC A: MÃ CHƯƠNG TRÌNH NGUỒN VHDL 126
PHỤ LỤC B: SƠ ĐỒ KHỐI VÀ SƠ ĐỒ NGUYÊN LÝ CÁC MẠCH ĐIỆN 147
PHỤ LỤC C: HƯỚNG DẪN SỬ DỤNG CHƯƠNG TRÌNH XỬ LÝ SỐ LIỆU 157

4
TÓM TẮT

Ứng dụng kỹ thuật xử lý tín hiệu số nhằm phát triển các hệ phổ kế bức xạ, về
thực chất, là thiết kế và xây dựng các bộ lọc số cùng các mạch logic điều khiển có

khả năng thay thế cho hầu hết các mạch tương tự trong các hệ phổ kế dựa trên kỹ
thuật truyền thống.
Sản phẩm chính của đề tài là một module chu
ẩn NIM được đặt tên “DSP-
based Coincidence” và hai chương trình ứng dụng đi kèm.
+ Module đề cập ở trên bao gồm hai kênh phân tích biên độ và một kênh
phân biệt thời gian, được thiết kế và chế tạo sử dụng kỹ thuật xử lý tín hiệu số.
+ Các chương trình ứng dụng dùng để điều khiển thiết bị, thu nhận và xử lý
số liệu được viết và chạy trên nền Window XP.
Thiết bị “DSP-based Coincidence” và các chương trình
ứng dụng đi kèm có
thể dùng để định cấu hình phép đo phổ biên độ cho hai kênh đo độc lập với dải đo
8K trên mỗi kênh hoặc định cấu hình phổ kế cho phép đo trùng phùng.

5
ABSTRACT

The essence of the application of DSP technique for development of the
radiation spectrometers is design and construction of a number of digital filters and
logic controllers, that can be used in place of almost the analog circuits in the
conventional spectrometers.
The main product of this project is one NIM module named “DSP-Based
coincidence” and two accompanied application software tools.
+ This above-mentioned electronic module, which consists of two DSP-
based Multi-Analyzer channels and one DSP-based channel of timing discriminator,
has been designed and manufactured by using the digital signal processing
technique.
+ The application software tools for control of the instrument, data
acquisition and processing was written under Window XP.
The “DSP-Based coincidence” module and its application software tools can
be used to build up the two 8K MCAs or coincidence spectrometer.

6
DANH MỤC CÁC CHỮ VIẾT TẮT

CHỮ VIẾT TẮT TIẾNG ANH TIẾNG VIỆT
DSP Digital Signal Processing Xử lý tín hiệu số
VHDL Very high speed integrated
circuit Hardware
Description Language
Ngôn ngữ mô tả phần cứng
mạch tích hợp tốc độ rất cao
FPGA Field Programmable Gate
Array
Mảng các phần tử logic lập
trình được
ISE Integrated Software
Environment
Môi trường phần mềm tích hợp
ADC Analog to Digital Converter Bộ biến đổi tương tự - số
DAC Digital to Analog Converter Bộ biến đổi số- tương tự
MCA Multi-Channel Analyzer Bộ phân tích biên độ đa kênh

MA Moving Average Phép dịch chuyển trung bình
HPF High Pass Filter Bộ lọc thông cao
LPF Low Pass Filter Bộ lọc thông thấp
HPD High Pass filter
Deconvolver
Bộ giải lọc thông cao
MCB Memory Controller Block Khối điều khiển bộ nhớ
PLL Phase Look Loop Mạch chỉnh sai pha
DS Delay Subtraction Mạch trừ, làm trễ
FIFO First In First Out Bộ nhớ vào trước ra trước
DL Delay Line Dây trễ
DRP Dual RAM Port Bộ nhớ có thể truy cập đồng
thời hai cổng
RAM Random Access Memory Bộ nhớ thâm nhập ngẫu nhiên
SPI Serial Peripheral Interface Cổng giao diện nối tiếp
USB Universal Serial Bus Giao diện nố
i tiếp đa năng
HSKĐ Hệ số khuếch đại
TKĐ Tiền khuếch đại
NCHN Nghiên cứu hạt nhân
Pre- filter Bộ tiền lọc
MSPS Million Samples Per Second Triệu mẫu trên giây


7
MỞ ĐẦU

Kỹ thuật xử lý tín hiệu số (DSP) và kỹ thuật mạch tích hợp mật độ cao lập
trình được (FPGA) đã được ứng dụng vào chế tạo các thiết bị điện tử hạt nhân từ
những năm cuối của thế kỷ trước. Nhờ ứng dụng kỹ thuật này, các hệ phổ kế đa

kênh theo phương pháp truyền thống đã được thay bằng các thi
ết bị ứng dụng kỹ
thuật mới gọn nhẹ đơn giản và dễ sử dụng hơn. Một số hệ phổ kế gamma dựa trên
kỹ thuật DSP đã được phát triển và thương mại hoá bởi các hãng nổi tiếng như
ORTEC, CANBERRA. Nhờ ứng dụng DSP nên các hệ thiết bị sử dụng công nghệ
này có nhiều ưu điểm nổi trội hơn như
: nhanh, gọn, đa năng, hiệu quả; và một trong
những hệ phổ kế như vậy là Dspec
JR
, ORTEC. Hãng FastComtec đã phát triển thiết
bị MPA3 để làm thiết bị giao diện cho một hệ phân tích đa tham số có khả năng thu
nhận số liệu trùng phùng cho 4÷16 kênh đo. Tuy nhiên, hệ thống này vẫn phải sử
dụng các ADC rời và các khuếch đại phổ. Các nghiên cứu công bố gần đây cho thấy
một số phòng thí nghiệm lớn trên thế giới (Nhật, Mỹ, Hungary) đã bắt đầu ứng dụng
kỹ
thuật này để thiết kế chế tạo các hệ trùng phùng với mức độ tích hợp cao cho
phép kết nối trực tiếp tín hiệu từ các detector mà không sử dụng các khuếch đại phổ
và ADC ngoài [1,2,3]. Tuy nhiên cho đến thời điểm hiện nay vẫn chưa có sản phẩm
thương mại về các hệ trùng phùng kỹ thuật số như vậy.
Ở Việt Nam, kỹ thuật DSP và kỹ thuật FPGA đã bắt
đầu được ứng dụng vào
thiết kế chế tạo một số các thiết bị điện tử hạt nhân tại Viện Nghiên cứu hạt nhân và
Viện Khoa học kỹ thuật hạt nhân. Tại Viện nghiên cứu hạt nhân, thông qua đề tài
cấp cơ sở “ Ứng dụng phương pháp xử lý tín hiệu số (DSP) để thiết kế chế tạo khối
MCA 8k dùng cho hệ phổ kế Gamma” (mã số
: CS/09/02-02). Các kết quả chính của
đề tài đạt được là tìm hiểu phương pháp xử lý tín hiệu số, khai thác các ứng dụng
ngôn ngữ lập trình VHDL và các tính năng của vi mạch FPGA, mô phỏng các bộ lọc
và thiết kế thử nghiệm khối MCA có các bộ lọc thông cao và thông thấp đơn giản
dựa trên các mạch kỹ thuật số thay cho các mạch tương tự dùng ngôn ngữ VHDL.

Đề tài chưa xây dựng được phương pháp về mặt hệ thố
ng và cách thức tổng hợp các
mạch logic/số học khả dĩ thực thi được theo các hàm đáp tuyến của các bộ lọc. Mặt
khác, do bộ công cụ ISE dùng cho thiết kế, biên dịch, mô phỏng và lập trình FPGA
chưa được trang bị (dùng bản chạy thử miễn phí) nên hầu hết các mạch chế tạo được
8
còn đơn giản, chưa tối ưu về tốc độ, không đủ để tạo nên một hệ phổ kế biên độ
hoàn chỉnh áp dụng kỹ thuật số. Như vậy, có thể kết luận các nghiên cứu mới chỉ ở
mức tìm hiểu phương pháp DSP và khả năng ứng dụng của FPGA. Trong thời gian
từ năm 2004 trở lại đây, tại Viện NCHN đã ứng dụ
ng các bảng mạch dựa trên kỹ
thuật DSP để chế tạo các hệ phân tích đa kênh dùng trong phân tích huỳnh quang tia
X, các bảng mạch này được nước ngoài thiết kế chế tạo sẵn (card DP4, DP5), các
ứng dụng chỉ ở mức viết chương trình điều khiển và giao diện thu nhận dữ liệu với
card này, việc tìm hiểu kỹ thuật và phương pháp chế tạo phần cứng của card là
không thể. Như vậy tính cho
đến thời điểm hiện nay trong nước chưa có một cơ sở
nào sử dụng kỹ thuật DSP để thiết kế chế tạo phổ kế biên độ và hệ đo trùng phùng.
Mục tiêu của đề tài:
Từ các phân tích ở trên cho thấy ứng dụng kỹ thuật DSP và FPGA vào thiết
kế chế tạo các hệ phổ kế biên độ và trùng phùng cần được tiếp tục nghiên cứu phát
triển
để xây dựng được những hệ phổ kế phức tạp phục vụ các nghiên cứu vật lý.
Tại Việt Nam, vấn đề này vẫn còn khá mới mẻ. Để thiết kế chế tạo được một hệ
trùng phùng, người thiết kế chế tạo cần phải có hiểu biết sâu sắc về các lĩnh vực:
thực nghiệm vật lý hạt nhân, điện tử hạt nhân, k
ỹ thuật DSP và FPGA. Vì vậy các
mục tiêu nghiên cứu đặt ra cho đề tài là:
1. Nghiên cứu, tìm hiểu kỹ thuật DSP để ứng dụng vào việc xử lý xung bức xạ ra từ
đầu dò bán dẫn. Tìm hiểu, khai thác và ứng dụng các vi mạch lập trình FPGA và

ngôn ngữ VHDL.
2. Nghiên cứu, tìm hiểu cách thức, thuật toán, khả năng thay thế các mạch logic cho
các mạch tương tự phục vụ thiết kế hệ trùng phùng dùng kỹ thuật DSP.
3. Ứng dụng k
ỹ thuật DSP và FPGA để chế tạo hệ trùng phùng kỹ thuật số đa ứng
dụng đo phổ biên độ - thời gian.
Các nội dung nghiên cứu của đề tài:
Nội dung 1: Tìm hiểu phương pháp, ứng dụng kỹ thuật DSP để xử lý các tín hiệu
bức xạ hạt nhân, bao gồm : thuật toán, phương pháp, lấy mẫu tín hiệu, các hàm
truyền tạo bộ lọc số và dạng tín hiệu ra thích hợp cho các hệ
phổ kế ghi đo năng
lượng, thời gian của các sự kiện bức xạ.

Nội dung 2: Ứng dụng ngôn ngữ lập trình VHDL để xây dựng và mô phỏng các
module thành phần dùng tạo ra thiết bị. Bao gồm:
9
- Thiết kế các bộ vi xử lý chuyên dụng, bộ nhớ, các hàm lọc số, phân biệt thời gian,
biên độ, các hàm số học, logic mã nguồn và chạy mô phỏng.
- Thiết kế trình ứng dụng cho card giao diện EZUSB-FX2LP-128 Tinyboard
- Chọn lựa, tối ưu hoá thuật toán, hàm tính toán nhằm đạt độ chính xác và tốc độ xử
lý cao.
Nội dung 3: Nghiên cứu phương pháp xác định các tín hiệu trùng phùng bằng kỹ
thuật xử lý tín hiệu số, các giải thuật chọn l
ựa, đánh dấu thời điểm xuất hiện của các
sự kiện. Xây dựng thuật toán cho chương trình điều hành, thu nhận và xử lí số liệu
trên PC.
Nội dung 4: Xây dựng các chương trình thu nhận và xử lí các tín hiệu trùng phùng
trên PC.
Nội dung 5: Thiết kế, chế tạo hệ trùng phùng hai kênh ứng dụng kỹ thuật DSP và
mạch lập trình FPGA, ghép máy tính qua cổng USB tốc độ cao.

Hệ bao gồm các module phần cứng chính sau đây:
- 02 kênh phân tích biên độ độc lập, độ phân giải 8K/ kênh, lối vào nhận xung ra từ
tiền khuếch đại đầu dò bán dẫn, hình thành xung số kiểu tuyến tính, sử dụng kỹ
thuật DSP.
- 01 kênh ghi, đo gốc thời gian, điều hành chung, ghép máy tính qua cổng USB 2.0,
độ phân giải thời gian 5ns.
Nội dung 6: Thử nghiệm và hiệu chuẩn hệ trùng phùng trên nguồn.
Ý nghĩa khoa học và thực tiễn của đề tài:
Các hệ thống phân tích
đa kênh và trùng phùng đã được chế tạo trong nước
dựa trên kỹ thuật tương tự, xử lý các xung theo kiểu tương tự và chọn lựa sự kiện
dựa vào các khối trùng phùng hoặc TAC nên hiệu suất ghi thấp, lượng thông tin thu
được đồng thời trong một phép đo không cao, khó sử dụng và không linh hoạt khi
chuyển đổi giữa các cấu hình đo. Các kênh phân tích theo biên độ cũng theo phương
pháp tương tự nên cần nhiều khối như khuế
ch đại phổ, biến đổi tương tự số (ADC),
Phân tích đa kênh v.v. Các khối trên được loại bỏ khi dùng kỹ thuật DSP cho các
kênh phân tích biên độ.
Sản phẩm của đề tài hoàn toàn dựa trên kỹ thuật DSP và được phát triển lần
đầu tại Việt Nam. Việc ứng dụng thành công kỹ thuật DSP để thiết kế, chế tạo thiết
bị điện tử hạt nhân mở ra khả năng phát triển các thi
ết bị điện tử tiên tiến phục vụ
10
các nghiên cứu thực nghiệm vật lý hạt nhân có độ phức tạp cao tại Viện trong tương
lai.
Đơn vị thực hiện chính: Phòng Vật lý – Điện tử hạt nhân
Viện Nghiên cứu hạt nhân
Thời gian thực hiện: 3/2010 – 2/2012
Kinh phí: 400.000.000VNĐ từ ngân sách nhà nước.

11
PHẦN 1
TỔNG QUAN

CHƯƠNG 1
TỔNG QUAN VỀ MÁY PHÂN TÍCH BIÊN ĐỘ ĐA KÊNH
VÀ HỆ TRÙNG PHÙNG

1.1. So sánh hệ phân tích đa kênh dựa trên kỹ thuật tương tự và hệ phân tích
đa kênh ứng dụng kỹ thuật xử lý tín hiệu số (DSP)
Hệ phân tích đa kênh theo phương pháp xử lý tương tự bao gồm các thành
phần mô tả trên hình 1.1.

Hình 1.1. Sơ đồ các thành phần cấu hình khối MCA theo kiểu tương tự[18].
Khối phân tích đa kênh ứng dụng kỹ thuật số có cấu trúc mô tả trên hình 1.2.

Hình 1.2. Sơ đồ cấu trúc khối MCA ứng dụng kỹ thuật số[18].
12
Cả hai sơ đồ trên đều nhận xung ra từ mạch tiền khuếch đại và được xử lý
bởi khối khuếch đại, tạo dạng và sau đó tới khối phân tích đa kênh (MCA). Chức
năng chính của khối khuếch đại, tạo dạng là tạo các bộ lọc tạp âm giúp phép đo biên
độ đạt được độ chính xác cao nhờ loại bỏ các tạp âm can nhiễu. Bộ khuếch đại cũng
có chứ
c năng tạo dạng tín hiệu thích hợp cho tầng tiếp theo, loại bỏ xung chồng
chập, ổn định đường tín hiệu cơ bản v.v. Bộ khuếch đại được xây dựng từ các phần
tử tương tự thông thường gồm tầng khuếch đại vi phân, một số tầng khuếch đại tích
phân, mạch chỉnh và giữ ổn định đường “không”, mạch chống chồng xung và vài
mạch phụ tr
ợ khác. Xung ra từ khuếch đại tạo dạng được đưa tới khối biến đổi
tương tự - số (ADC), sau đó đến khối thu nhận và điều khiển, rồi đến đầu cuối là
mạch giao diện, ghép nối máy tính.
Khối phân tích biên độ đa kênh (MCA) thiết kế dựa trên các mạch tương tự,
giá trị biên độ đỉnh xung được lưu giữ trên một phần tử tương tự

(tụ điện), giá trị
này được giữ cho tới khi được số hóa bởi mạch biến đổi số - tương tự (ADC), sau
đó giá trị đã số hóa này được cập nhật, phân loại và dùng để tạo dựng phổ biên độ
đa kênh. Trong quá trình lưu giữ, số hóa thì hệ thống là “chết” với các sự kiện theo
sau mà xảy ra trong khoảng thời gian hệ đang bận xử lý xung hiện tại, do đó t
ốc độ
xử lý xung của hệ bị hạn chế.
Khối phân tích biên độ đa kênh dựa trên kỹ thuật xử lý tín hiệu số (DSP)
cũng bao gồm các thành phần như hệ tương tự, tuy nhiên điều khác biệt chính đó là
phép biến đổi tương tự - số được thực hiện ngay với tín hiệu lối ra của tiền khuếch
đại, toàn bộ quy trình tạo các phin lọc, tạo dạng, hình thành xung, dò tìm đỉ
nh,
chống chồng chập v.v được xử lý hoàn toàn bằng kỹ thuật số trong thời gian thực,
giá trị đỉnh dò được là giá trị số và thường được xác định ngay khi kết thúc mặt tăng
xung lối ra của bộ lọc.
Tóm lại, sự khác biệt chính là khối xử lí tương tự (khuếch đại, tạo dạng phổ)
dựa trên các linh kiện tương tự truyền thống được thay thế, thực thi bở
i các tổ hợp
logic kỹ thuật số.

1.2. Giới thiệu bộ lọc kỹ thuật số
Các bộ lọc kỹ thuật số có nguyên lý hoạt động tương tự như các bộ lọc thông
cao (High pass Filter) và thông thấp (Low Pass Filter). Trong các mạch tương tự
13
truyền thống, các bộ lọc này dựa trên các tổ hợp trở-tụ (RC) và tụ-trở (CR) tương
ứng. Tổ hợp CR cho phép lấy vi phân tín hiệu lối vào, trong khi RC lấy tích phân tín
hiệu lối vào. Dựa trên nguyên lý hoạt động của chúng, người ta nghiên cứu, phát
triển và tìm cách thay thế các tổ hợp linh kiện tương tự bằng các mạch logic và
mạch máy tính tổ hợp. Một trong số các bộ lọc thông thấp được ưa thích được giới
thi

ệu và phân tích dưới đây giúp cho việc xây dựng giải thuật và giải pháp thực hiện
với các mạch tổ hợp kỹ thuật số.
1.2.1. Bộ lọc kiểu dịch chuyển trung bình tích lũy (Moving Average)


Hình 1.3. Nguyên lý bộ lọc kiểu MA.
Bộ lọc kiểu dịch chuyển trung bình tích lũy (MA) [6] được sử dụng khá phổ
biến trong kỹ thuật số vì lý do đây là bộ lọc số dễ hiểu và dễ ứng dụng nhất trong số
các bộ lọc số đã và đang tiếp tục được phát triển. Mặc dù nó khá đơn giản song lại
rất hữu hiệu vì các lý do sau:
Bộ lọc có khả n
ăng làm suy giảm tạp âm đáng kể. Các bước tính toán không
đòi hỏi lặp lại quá nhiều, tập số liệu cần cho tính toán hữu hạn, thời gian đáp ứng
nhanh, sử dụng ít các mạch điện tử và dễ thực hiện.
Như tên gọi đã đề cập cách thức mà bộ lọc thực thi trên tập các tín hiệu số
rời rạc ở lối vào. Nó lấy trung bình một số các tín hiệu s
ố rời rạc bởi quá trình lấy
mẫu tín hiệu tương tự lối vào để tạo ra mỗi điểm ảnh trên lối ra, dạng tổng quát có
thể biểu diễn như sau:

∑
−
=
+=
1
0
][
1
)(
M

j
jix
M
iy (1.1)
Với x[] là tín hiệu lối vào, y[] là tín hiệu ra, M là số điểm lấy mẫu sử dụng
cho bộ lọc.

14
1.2.2. Nguyên lý hoạt động của bộ lọc kiểu MA
Nguyên lý làm việc của bộ lọc được giới thiệu trên hình 1.3. Tín hiệu lối ra
được tính bằng cách lấy tích phân tín hiệu lối vào trong khoảng thời gian xác định
T, tín hiệu ra được đánh giá tại thời điểm ‘t’ ở cận trên của phép lấy tích phân.
1.2.2.1. Tính tích phân tín hiệu lối vào
Hàm tích phân lối ra s(t) có thể biểu diễn như là phép chập của một xung
vuông với tín hiệu lố
i vào v(t). Tích phân chập lối ra có dạng:
s(t) =
∫
−
t
Tt
dv
ττ
)(
(1.2)
Với T là độ rộng của xung vuông. Phương trình (1.2) có thể viết lại thành
hiệu hai tích phân sau:
s(t) =
∫
t

dv
0
)(
ττ
-
∫
−Tt
dv
0
)(
ττ
(1.3)
Với điều kiện:
ν(t)=0 khi -T ≤ t <0 (1.4)

Khi đó phương trình (1.3) được viết lại như sau:

s(t) =
∫
t
dv
0
)(
ττ
-
∫
−
−
Tt
T

dv
ττ
)(
(1.5)
Sau khi thay các cận của tích phân thứ (2) trong phương trình (1.5), phương
trình (1.5) được viết lại như sau:
s(t) =
∫
−−
t
dTvv
0
)]()([
τττ
(1.6)
Khi khoảng thời gian T bằng hoặc lớn hơn độ rộng xung vào, giá trị cực đại
của hàm số s(t) biểu diễn tổng diện tích xung lối vào; khi T nhỏ hơn độ rộng xung
lối vào thì s(t) trả về diện tích vùng có giới hạn nằm giữa các cận lấy tích phân.
Hàm số s(t) mô tả theo (1.6) có giá trị cực đại nếu ds(t)/dt = 0 hay ν(t)-ν(t-T)
= 0; do vậy mà s(t) đạt
đến cực đại (đỉnh) khi tín hiệu ν(t)-ν(t-T) đi qua điểm Zero
và đổi dấu từ dương sang âm. Giá trị s(t) đạt cực tiểu khi ν(t)-ν(t-T) đi qua điểm
Zero và đổi dấu âm sang dương.

15
1.2.2.2. Thuật toán và giải pháp thực hiện bộ lọc số MA kỹ thuật số
Trong trường hợp các tín hiệu lối vào được lấy mẫu và số hóa theo thời gian
(tập các tín hiệu rời rạc), phương trình (1.6) có thể tính như là tổng của các tín hiệu
rời rạc lấy mẫu lối vào trong các khoảng thời gian bằng nhau của tín hiệu vào v(t).
Lối ra của bộ lọc tính cho lần lấy mẫu thứ n có thể th

ực hiện như sau:
s(n) =
∑
=
−−
n
i
kiviv
0
]}[][{
(1.7)
Trong đó n là số mẫu lấy và i chạy từ 0 đến n, hằng số k biểu thị số mẫu
tương ứng theo độ rộng cửa sổ thời gian lấy tích phân, nếu t
c
là chu kỳ lấy mẫu khi
đó cửa sổ thời gian phép lấy tích phân T = t
c
*k.
s(n) đạt cực đại tại lần lấy mẫu n
p
nếu:
s[n
p
]-s[n
p
-k] ≥ 0 (1.8)
s[n
p
+1]-s[n
p

+1-k] < 0
Từ phương trình (1.7) và (1.8) ta thấy là để xây dựng bộ lọc số theo kiểu MA
và tìm đỉnh của xung đã được tạo dạng trên lối ra của bộ lọc cần phải tính toán hiệu
số của lần lấy mẫu hiện tại của tín hiệu xung lối vào với lần lấy mẫu đánh trễ k vị
trí, sau đó các hiệu này được cộng lũy tiến tạo ra các mẫu lối ra cho b
ộ lọc.
1.2.2.3. Xây dựng bộ lọc số cho xung ra từ mạch tiền khuếch đại dùng bộ lọc
MA
Các đầu dò bức xạ gamma dùng tinh thể bán dẫn như SI(Li), HPGe, HgI
2
,
CdTe và CZT thông thường được trang bị bộ tiền khuếch đại nhạy điện tích chỉ ra
trên hình 1.4.
Đầu dò được cấp cao áp nuôi V và nối tới lối vào của bộ tiền khuếch đại A
có các tụ và trở phản hồi C
f
và R
f
.
Giả sử năng lượng bức xạ gamma rơi vào đầu dò và được hấp thụ bởi đầu dò
là E
x
, tạo ra trên lối ra tiền khuếch đại một xung nhảy bậc có biên độ V
x
(hình 1.4a).
Khi tia gamma bị hấp thụ trong lớp vật liệu của đầu dò, tạo ra một lượng điện tích
Q
x
= E
x

/ε trong đó ε là hằng số vật liệu. Q
x
được nạp vào tụ C
f
tạo ra điện áp V
x
=
Q
x
/C
f
= E
x
/(εC
f
). Từ đó ta thấy để đo năng lượng E
x
của bức xạ Gamma, chúng ta sẽ
đo mức điện áp V
x
của bước nhảy do bức xạ Gamma có năng lượng E
x
tương ứng
16
tạo ra. Mức V
x
bao gồm cả mức tạp âm của tiền khuếch đại mô tả bằng đại lượng σ
trên hình 1.4b.

Hình 1.4. Cấu trúc tiền khuếch đại và dạng xung lối ra[16].

Để phép đo V
x
cho kết quả tốt, cần xây dựng các bộ lọc để làm giảm thiểu
các mức gây bởi các tạp âm can nhiễu. Các bộ lọc kiểu tương tự dùng một tầng
khuếch đại vi phân (CR) kết hợp với một vài tầng khuếch đại tích phân (RC) để
biến đổi xung ra của mạch tiền khuếch đại thành dạng xung tam giác hoặc xung
theo phân bố bán Gauss (mặt tăng phân bố Gauss) mà biên độ của chúng tỉ lệ v
ới
V
x
. Giá trị V
x
này sẽ được biến đổi thành mã số tỉ lệ nhờ bộ biến đổi tín hiệu tương
tự - số (ADC).
Trong các bộ lọc kiểu số, tín hiệu ra từ tiền khuếch đại được mã hóa nhờ
ADC, lối ra ADC là tập hợp các giá trị số rời rạc có dạng bản sao hình dạng xung ra
từ tiền khuếch đại như mô tả trên hình 1.5. Chúng ta xem tập giá trị này như là tập
con của tậ
p các giá trị liên tục trên hình 1.4b. Từ tập các giá trị số rời rạc này, áp
dụng một số phép tính, thuật toán ta có thể tiệm cận phép đo chính xác giá trị V
x
.
Có thể thấy là để xác định V
x
ta có thể tính giá trị trung bình của một số điểm trước
và sau xung bước V
x
và trừ các kết quả tính được trên hai tập dữ liệu để cho ra kết
quả V
x

. Trên hình 1.5, các phép tính lấy trung bình thực hiện cho hai vùng đánh dấu
“Length”; vùng “Gap” được bỏ qua vì tín hiệu thay đổi quá nhanh trong vùng này.
17

Hình 1.5. Bộ dữ liệu số rời rạc được lấy mẫu trên hai vùng “Length” [16].
Giá trị V
x
có thể tính theo biểu thức sau:

i
afteri
ii
beforei
ikx
VWVWV
∑
∑
+−=
)()(
,

Trong đó W
i
là các trọng số cân và là các hằng số được xác định bởi cách lấy
trung bình. Khi các giá trị W
i
chọn khác nhau, ta có bộ lọc kiểu đệ qui (không tuyến
tính), ngược lại khi W
i
bằng nhau và là một hằng số duy nhất, khi đó ta có bộ lọc

kiểu tuyến tính (xung đáp tuyến ra của bộ lọc có dạng tam giác cân nếu Gap = 0
hoặc hình thang cân nếu Gap ≠ 0). Khi W
i
chọn giống nhau, phương trình (1.9)
được viết lại như sau:

∑∑
+−=
−−
+−−=
+−=
k
Lki
i
GLk
GLki
ikx
VVLV
112
,

Trong đó L là độ rộng của phin lọc và G là độ rộng đáy nhỏ (đỉnh) hình thang
cân. Kết quả đáp tuyến ra của bộ lọc sẽ là xung có dạng hình thang cân với mặt tăng
có độ dài L, đỉnh hình thang cân có độ rộng G và tổng độ rộng xung ra là 2L+G như
mô tả trên hình 1.6.
(1.9)
(1.10)
18
Biểu thức (1.10) giúp tạo các mạch số tổ hợp để thực hiện nó tương đối đơn
giản. Dạng xung lối ra của bộ lọc số có dạng xung tam giác (hình thang cân) cho kết

quả tương đồng với bộ lọc kiểu tuyến tính trong các hệ tương tự truyền thống, rất
được ưa chuộng khi dùng xử lý xung tốc độ cao.

Hình 1.6. Đáp tuyến xung ra bộ lọc hình thang cân với xung lối vào nhảy bậc [16].

1.3. Cơ sở và phương pháp thiết kế hệ trùng phùng
1.3.1. Cơ sở hoạt động của hệ trùng phùng dùng ghi “sự kiện-sự kiện”
Một hệ trùng phùng “sự kiện-sự kiện” xử lý tín hiệu dưới dạng số đơn giản
đang sử dụng tại Viện NCHN có thiết kế như hình 1.7.

Hình 1.7. Sơ đồ nguyên lý của hệ phổ kế trùng phùng sử dụng tại Viện NCHN [5].
19
Từ sơ đồ trên hình 1.7, nguyên tắc hoạt động của hệ như sau: Các tín hiệu xuất
hiện ở lối ra năng lượng (Energy) từ hai đầu dò được đưa tới lối vào của hai khuếch đại
phổ. Đồng thời tín hiệu từ hai lối ra T (Timing) cũng được đưa vào hai khối khuếch đại
lọc lựa thời gian nhanh. Tín hiệu ở lối ra của hai khối khuếch đại lọc lự
a thời gian
nhanh được tiếp tục đưa vào hai khối phân biệt ngưỡng nhanh. Tín hiệu ở lối ra của hai
khối phân biệt ngưỡng nhanh được đưa đến hai lối vào (START và STOP) của khối
biến đổi thời gian thành biên độ. Đường tín hiệu đưa vào lối STOP của TAC được
làm trễ nhằm nâng cao biên độ tín hiệu ở lối ra của TAC với các sự kiện xuất hiện
đồng thời ở hai đầu dò. Khi khối giao di
ện nhận được tín hiệu Valid Convert từ
TAC, khối giao diện sẽ gửi tín hiệu đến Gate của các ADC để cho phép các ADC
thu nhận và biến đổi các tín hiệu ở lối vào của các ADC thành các giá trị code biên
độ ở lối ra. Sau khi các ADC biến đổi xong tín hiệu, thiết bị giao diện sẽ đọc các số
liệu này và lưu trữ chúng vào bộ nhớ hoặc trong các tập tin trên đĩa cứng.
Sau khi ghi xong số liệu, các ADC trở về trạng thái chờ tín hiệ
u mở gate từ
tín hiệu Valid Convert tiếp theo. Các ADC sẽ không làm việc khi chưa có tín hiệu

tác động vào Gate cho dù có xung đến ở lối vào của các ADC. Trong tập tin số liệu,
số liệu được ghi thành ba cột E
1
(n), E
2
(n) và E
3
(n) tương ứng với biên độ của các
cặp xung trùng phùng và độ chênh thời gian giữa hai sự kiện. Các giá trị E
1
(n) và
E
2
(n) lần lượt là các code biên độ của hai xung tới từ các đầu dò 1 và đầu dò 2
tương ứng, E
3
(n) là giá trị tương ứng với độ chênh thời gian giữa hai sự kiện, n là số
thứ tự của các cặp sự kiện trùng phùng tính từ thời điểm bắt đầu đo. Số liệu được xử
lý sau khi đo bằng các chương trình xử lý thống kê đa biến để thu được thông tin về
năng lượng, cường độ dịch chuyển và sơ đồ phân rã của hạt nhân nghiên cứu.
Th
ời gian chết của hệ được tính là khoảng thời gian ngắn nhất giữa hai cặp code
biên độ liên tiếp được phổ kế ghi nhận. Khoảng thời gian chết của hệ thống tùy
thuộc vào tốc độ làm việc của ADC và giao diện. Nếu ADC và giao diện làm việc
chậm thì thời gian chết dài và ngược lại. Nhưng để khỏi mất dữ liệu thì thời gian
chết càng ngắn càng tốt vì đây là mộ
t trong những nguyên nhân ảnh hưởng đến hiệu
suất ghi.

τ

tối thiểu
=
τ
1
+
τ
2
+
τ
3
+
τ
4
(1.11)

20
Trong đó: τ
1
độ trễ của khuếch đại phổ, τ
2
thời gian hình thành xung (shaping time), τ
3
thời
gian biến đổi của ADC, τ
4
thời gian đọc và lưu trữ số liệu của giao diện.
1.3.2. Thiết kế nguyên tắc cho hệ trùng phùng kỹ thuật số ghi “sự kiện-sự kiện”

Hình 1.8. Thiết kế sơ đồ nguyên lý của hệ trùng phùng “sự kiện-sự kiện” dạng số.
Hình 1.8 là sơ đồ thiết kế nguyên lý của hệ trùng phùng sử dụng kỹ thuật số.
Nguyên tắc hoạt độ
ng của hệ như sau: Khi có tín hiệu ghi nhận bức xạ từ đầu dò 1
hoặc 2, các khối xử lý tín hiệu số (DSP) sẽ phân tích biên độ của xung và đưa ra các
giá trị tương ứng A
1
(A
2
). Đồng thời khi có tín hiệu vượt ngưỡng dưới, các khối
DSP sẽ đọc thêm các giá trị tương ứng với thời điểm xung vượt ngưỡng t
1
(t
2
). Khối
kiểm tra thời gian sẽ xác định độ chênh thời gian giữa hai sự kiện ∆t = |t
1
-t
2
|. Nếu
gọi ∆W là cửa sổ thời gian trùng phùng của hệ, sẽ có một số trường hợp sau xảy ra:
- ∆t ≤ ∆W tương ứng xảy ra trùng phùng, chương trình sẽ ghi lại cặp sự kiện vào bộ
nhớ với nội dung A
1
, A
2
và ∆t.
- ∆t ≥ ∆W tương ứng không xảy ra trùng phùng, chương trình sẽ loại bỏ cặp sự

kiện.
Trong trường hợp không xảy ra trùng phùng, giả sử như kênh thứ nhất xuất
hiện sự kiện trước, chương trình sẽ loại bỏ giá trị A
1
và t
1
ra khỏi bộ nhớ tạm thời và
đợi sự kiện tiếp theo xuất hiện trên kênh thứ nhất. Giá trị t
1
sẽ được so sánh với giá
trị t
2
để xác định cặp sự kiện trùng phùng tiếp theo. Quá trình như vậy được tiếp tục
cho đến khi phép đo kết thúc.









DSP1 A
1
,t
1
Đầu dò 1
|
t

1
-t
2
|

DSP: Khối xử
lý tín hiệu số.

DSP2 A
2
,t
2
Đầu dò 2
G
I
A
O
D
I
Ệ
N
M
Á
Y
T
Í
N
H
Phát xung
21

CHƯƠNG 2
PHƯƠNG PHÁP, THUẬT TOÁN XÂY DỰNG BỘ LỌC KỸ
THUẬT SỐ

Các bộ lọc, hình thành xung cho các phổ kế biên độ thông dụng sử dụng một
trong hai kiểu xung ra có dạng Gauss hoặc tam giác (hình thang cân). Mạch hình
thành xung kiểu Gauss là lý tưởng để cho tỉ số tín hiệu trên tạp âm tốt nhất, tuy
nhiên việc tổng hợp mạch hình thành xung kiểu này không khả thi khi triển khai
theo sơ đồ kỹ thuật số vì thời gian mặt sau kéo dài vô hạn của nó khi trả về đường
cơ bản. Trong cấu hình hệ phổ kế thông th
ường có khả năng phân tích các xung
ngắn với tốc độ đếm cao, bộ lọc được lựa chọn là loại cho xung ra có dạng hình tam
giác đối xứng với thời gian hình thành xung hữu hạn, sử dụng các thuật toán đệ quy
kỹ thuật số nhanh. Các thuật toán được thực hiện trong thời gian thực, yêu cầu phần
cứng đơn giản có thể thực hiện được và cung cấp độ linh hoạt trong việc điề
u chỉnh
hình dạng xung lối ra.

2.1. Cơ sở lý thuyết để xây dựng mạch tạo dạng xung từ lối ra đầu dò bức xạ[2]
Trong các hệ thống phổ kế hạt nhân, mạch tiền khuếch đại tạo ra trên lối ra
một xung với thời gian mặt tăng ngắn, mặt sau suy giảm theo hàm mũ cơ số tự
nhiên, thời gian mặt tăng của xung được coi là rất ngắn, dạng xung ra mô t
ả ở hình
2.1a. Trong nghiên cứu xây dựng phương pháp, thuật toán đề cập dưới đây, chúng
ta giả định tín hiệu đầu ra của mạch lọc nói trên có biên độ bằng 1 đơn vị và hằng số
thời gian suy giảm τ.
22

Hình 2.1. Phép chập xung suy giảm theo hàm mũ với xung hình chữ nhật.
Vấn đề đặt ra là cần phát triển một thuật toán hiệu quả để chuyển xung có

dạng suy giảm theo hàm mũ thành xung có dạng hình thang đối xứng. Trước tiên,
chúng ta sẽ tiến hành các phân tích trong miền thời gian liên tục, và sau đó áp dụng
các kết quả thu được vào miền thời gian rời rạc.
Đầu ra s (t) của một hệ thống tuyến tính bất biến theo th
ời gian được cho bởi
tích phân chập sau:

()
∫
+∞
∞−
−= ')'()'( dttthtts
ν
(2.1)
ν(t) là tín hiệu đầu vào và h(t) là đáp ứng xung (hàm truyền) của hệ thống.
Đối với hệ thống dùng cho xử lý tín hiệu thời gian thực phải là hệ thống quan hệ
nhân quả, tức là sản phẩm đầu ra tại một thời điểm chỉ phụ thuộc vào giá trị hiện tại
và các giá trị trước nó của tín hiệu đầu vào. Kết quả là giới hạn trên củ
a tích phân
trong phương trình (2.1) có thể được cắt ngắn tại thời điểm t mà tại đó đầu ra của hệ
thống được đánh giá. Mục tiêu của chúng ta là tìm một hệ thống quan hệ nhân quả
với đáp ứng xung hữu hạn, khi sử dụng phương trình (2.1), sẽ biến đổi một tín hiệu
đầu vào suy giảm theo hàm mũ thành một hình thang đối xứng. Hàm đáp tuyến
cũng c
ần được phân tích và đơn giản tối ưu để có thể thực hiện được trong thực tế.

23
2.2. Phép chập với các hàm truyền dạng hình chữ nhật và răng cưa[2]
Trước tiên chúng ta sẽ xem xét một hệ thống với một đáp ứng xung hình chữ
nhật. Một ví dụ về hàm đáp tuyến hình chữ nhật có biên độ đơn vị được hiển thị

trong hình 2.1b.
Đáp ứng xung hình chữ nhật (hình 2.1b) với một tín hiệu đầu vào suy giảm
theo hàm mũ hình (2.1a) cho kết quả trên hình (2.1c). Kết quả của phép chập c
ủa
một tín hiệu đầu vào suy giảm theo hàm mũ với một hàm truyền đơn vị hình chữ
nhật được mô tả bởi các phương trình sau đây:

)1(')(
/
0
/)'(
ττ
τ
t
t
tt
edtetp
−−
−==
∫
, 0 ≤ t ≤ T
2
(2.2)
Và

)1(')(
/
/
0
/)'(

2
2
−==
−−
∫
τ
ττ
τ
T
t
T
tt
eedtetp , t > T
2
(2.3)
Hệ thống không đáp ứng khi t<0. Lưu ý rằng trong phương trình (2.2) và (2.3) chỉ
có một số hạng biến đổi theo thời gian (
e
-t/τ
). Một đặc tính quan trọng của tín hiệu đầu ra đó
là sau khi đạt giá trị cực đại, nó suy giảm với cùng một thời hằng suy giảm không đổi là
hằng số
thời gian suy giảm của tín hiệu đầu vào τ.

Hình 2.2. Chập xung (a) với xung răng cưa (b) cho xung hình thành trên lối ra (c).
24
Hình 2.2 minh họa phép chập một hàm truyền dạng răng cưa (b) có độ rộng
T
1
với xung lối vào suy giảm theo hàm mũ (a), cho xung lối ra có dạng (c).

Phản ứng đầu ra của hệ thống được cho bởi:

()
()
()
ττ
ττ
/2
0
/
1
t
t
tt
ettdettr
−−
′
−−=
′′
=
∫
, 0 ≤ t ≤ T
1
(2.4)

()
()
()
()
τττ

τ
ττ
−+=
′′
=
−−
′
∫
1
0
1
1
Teetdettr
T
t
T
tt
, t >T
1
(2.5)
Hệ thống không phản ứng khi t<0. Lưu ý rằng trong phương trình (2.4) có
hai số hạng biến đổi theo thời gian, một số hạng tuyến tính (τt) và một suy giảm
theo hàm mũ (e
-t/τ
).

2.3. Xây dựng đáp ứng xung tổng cho bộ tạo dạng xung hình thang đối xứng
trong miền thời gian liên tục[2]
Tiếp theo,chúng ta sẽ triển khai và xác lập các điều kiện, theo đó để xung ra
có dạng hình thang đối xứng có thể tổng hợp được. Theo các định nghĩa của r(t) và

p(t) ở trên, chúng ta hãy xem xét một hàm f(t) được định nghĩa như sau:
f (t) = r (t) + τp (t) + ap (t-T
1
) (2.6)
Với a là một tham số. Giả định là T
1
≤ T
2
. Hơn nữa, để đơn giản hóa, các
chức năng mô tả các tín hiệu đầu ra của hệ thống trong khoảng thời gian nhất định
được chỉ định sử dụng hai chỉ số đề cập đến sự bắt đầu và kết thúc khoảng thời gian,
ví dụ: f
0l
(t) biểu thị f(t) trong khoảng thời gian 0 ≤ t < T
1
, F
12
(t) bao hàm f(t) cho T
1

≤ t < T
2
, v.v. Sử dụng qui ước này và xác định một thời điểm T
3
= T
2
+ T
1
, phương
trình (2.6) có thể được viết lại thành ba phương trình riêng biệt:

f
01
(t) = τt (2.7)
f
12
(t) = τ
2
(1-e
-t/τ
) + τe
-t/τ
(τ + e
T1/τ
(T
1
-τ)) + aτ(1-e
–(t-T
1
)/τ
)
= τ
2
+aτ +τe
–(t-T
1
)/τ
(T
1
–τ –a) (2.8)
f

23
(t) = τ
2
e
-t/τ
(e
T
2
/τ
– 1)+τe
-t/τ
(τ+e
T
1
/τ
(T
1
-τ)) + aτ(1-e
–(t-T
1
)/τ
) (2.9)
Phương trình (2.7) đại diện cho độ dốc tăng tuyến tính của các cạnh bên hình
thang. Bước tiếp theo là tìm các điều kiện theo đó f(t) là không đổi trong khoảng
T
1
≤ t ≤ T
2
. Tình trạng này có thể được xác định từ phương trình (2.8). Theo đó f
12

(t)
phải không phụ thuộc biến thời gian t, điều kiện cần là T
1
-τ - a = 0 hay a = T
1
-τ.
Đối với trường hợp ở đó a = T
1
-τ, phương trình (2.8) và (2.9) rút gọn thành